BÁO CÁO SẢN PHẨM DỰ THI

IP AES-256-GCM

Hiệu năng cao trên ASIC cho mã hóa và xác thực dữ liệu

Nhóm dự thi: VLATsemi

Đơn vị: Trường Đại học Bách Khoa - Đại học Đà Nẵng

Liên hệ: chauquoctuan160306@gmail.com

TÓM TẮT SẢN PHẨM

Sản phẩm là IP Core AES-256-GCM Pipeline ở mức phần cứng, hướng tới bảo vệ dữ liệu camera và cảm biến khi truyền trong các hệ thống đô thị thông minh, IoT và Edge Computing. Thiết kế xử lý dữ liệu 128 bit với khóa 256 bit, sử dụng AES-CTR để tạo keystream và GHASH để sinh/xác thực Authentication Tag. Kiến trúc gồm Key Expansion, AES Encryption, Counter Generator, FIFO, Tag Processing, Length Block Counter, GHASH, GF(2^128) Multiply và Control Unit. Pipeline cho phép các block dữ liệu đi qua các giai đoạn khác nhau đồng thời, với định hướng ưu tiên High Throughput khi triển khai ASIC. Thiết kế hỗ trợ cả mã hóa và giải mã, có cơ chế verify_pass để phát hiện dữ liệu bị thay đổi đường truyền. Khả năng ứng dụng tập trung vào camera an ninh và giao thông thông minh (4K/8K, 60 fps), hệ thống xe tự hành và giao thông kết nối (ADAS / V2X: LiDAR, Radar), mạng cảm biến công nghiệp và cơ sở hạ tầng trọng yếu (IIoT / SCADA), phương tiện bay không người lái (UAV), thiết bị y tế kỹ thuật số (IoMT) và hệ thống kiểm soát truy cập bằng cảm biến sinh trắc học. Hiện nay, dự án đã hoàn thành toàn diện từ thiết kế RTL, kiểm thử phân tầng đạt 100% độ bao phủ, thực nghiệm thành công trên kit FPGA PolarFire SoC (đạt thông lượng 6.4 Gbps tại 50 MHz), đến hoàn tất thiết kế vật lý RTL-to-GDSII trên tiến trình Nangate 45nm với tần số 400 MHz, thông lượng 51.2 Gbps, diện tích khuôn chip 0.295 mm² (mật độ nén lõi 50.1%, tiết kiệm 21.58% diện tích die so với baseline), thỏa mãn 100% Timing Closure và vượt qua toàn bộ các kiểm định Signoff DRC (0 lỗi / 383 rules) và Signoff LVS (trùng khớp).

1 MỞ ĐẦU VÀ BÀI TOÁN

Trong các hệ thống camera, cảm biến và thiết bị Edge, dữ liệu hình ảnh, video và dữ liệu đo đạc cần được bảo vệ trước nguy cơ nghe lén, chỉnh sửa hoặc giả mạo khi truyền tới trung tâm điều hành. IP AES-256-GCM được xây dựng nhằm cung cấp đồng thời hai thuộc tính: bảo mật dữ liệu bằng mã hóa và kiểm tra tính toàn vẹn bằng Authentication Tag. Khác với xử lý thuần phần mềm, việc đưa chức năng bảo mật xuống mức IP phần cứng giúp tổ chức datapath, bộ đệm và điều khiển theo chu kỳ clock, phù hợp với mục tiêu thông lượng cao. Thiết kế sử dụng AES-CTR để tạo keystream; dữ liệu được XOR với keystream trong cả hai hướng mã hóa và giải mã. Song song với luồng dữ liệu, AAD và Ciphertext được xử lý qua GHASH trên GF(2^128), sau đó kết hợp với E = AES_K(J0) để tạo Tag. Bài toán của sản phẩm là tổ chức các khối này thành một kiến trúc pipeline có giao diện rõ ràng, có điều khiển phiên xử lý và có khả năng tái sử dụng

trong hệ thống SoC, đáp ứng các tiêu chuẩn bảo mật khắt khe cho camera giám sát giao thông 4K/8K (60 fps), xe tự hành (ADAS/V2X), mạng cảm biến công nghiệp (IIoT/SCADA), phương tiện bay không người lái (UAV), thiết bị y tế số (IoMT) và hệ thống định danh sinh trắc học.


2 MỤC TIÊU NGHIÊN CỨU VÀ PHẠM VI

- Xây dựng kiến trúc IP phần cứng AES-256-GCM Pipeline xử lý dữ liệu theo khối 128 bit với khóa 256 bit.
- Hỗ trợ mã hóa, giải mã và sinh/xác thực Authentication Tag theo chuẩn NIST SP 800-38D.
- Tổ chức pipeline 14 tầng hướng tới High Throughput (thông lượng 51.2 Gbps tại tần số 400 MHz), đồng thời tối ưu hóa diện tích (mật độ nén lõi 50.1%, diện tích khuôn 0.295 mm^2)khi triển khai trên tiến trình ASIC Nangate 45nm.
- Phạm vi: bảo vệ dữ liệu camera/cảm biến; quản lý khóa AES-256 (sinh 15 khóa vòng), IV 96 bit, AAD, Ciphertext và Tag tham chiếu 128 bit; kiểm chứng toàn diện mô hình an ninh và các chỉ số bảo mật thực nghiệm (phát hiện tấn công giả mạo dữ liệu Tampering Attack, tràn bộ đếm CTR 32-bit, phục hồi sau reset bất đồng bộ, cách ly an toàn trạng thái bất định X) đạt 100% độ bao phủ kiểm thử.

3 NGHIÊN CỨU LIÊN QUAN VÀ ĐIỂM MỚI

Tài liệu nguồn tập trung vào đặc tả và tổ chức kiến trúc IP thay vì trình bày tổng quan dài về các công trình liên quan. Điểm đóng góp được thể hiện ở việc tích hợp AES-CTR, GHASH, quản lý IV/J0, FIFO và Control Unit vào một luồng xử lý thống nhất. Thiết kế phân loại dữ liệu trong pipeline bằng NONE_TYPE, H_TYPE, CTR_TYPE và J0_TYPE để các khối AES có thể nhận biết mục đích của dữ liệu và dùng chung một đường ống 14 tầng duy nhất. Khối S-Box được tối ưu hóa diện tích bằng số học trường phức hợp GF(((2^2)^2)^2), khối nhân GHASH Galois GF(2^128) được hiện thực hóa bằng cấu trúc Karatsuba phân cấp 4 tầng hoàn thành trong 1 chu kỳ clock. Ngoài ra, thiết kế tích hợp cơ chế tái sử dụng khóa (Key Reuse) giúp tiết kiệm chính xác 15 chu kỳ xung nhịp giữa các phiên truyền dùng chung khóa. Control Unit sử dụng máy trạng thái 11 trạng thái từ IDLE đến FINISH để điều phối quá trình nạp khóa, tính H, nhận AAD/dữ liệu, chờ pipeline hoàn tất và xác thực Tag. Đây là cơ sở vững chắc để phát triển IP có khả năng tích hợp linh hoạt vào hệ thống SoC thông qua các giao tiếp bus chuẩn AMBA APB4 và AXI4-Stream kết hợp Scatter-Gather DMA.

4 GIẢI PHÁP VÀ KIẾN TRÚC PHẦN CỨNG




Hình 1. Kiến trúc mức cao của IP AES-256-GCM.

Kiến trúc tổng thể gồm hai nhánh xử lý chính. Nhánh AES-CTR tạo keystream từ counter block và thực hiện XOR với dữ liệu. Nhánh Tag Processing tiếp nhận AAD, Ciphertext, H và E để thực hiện GHASH và sinh/xác thực Tag. FIFO được dùng làm bộ đệm để duy trì luồng dữ liệu cho pipeline.

4.1 Cơ chế kỹ thuật

- AES-256: dữ liệu 128 bit, khóa 256 bit, 14 vòng; vòng cuối bỏ qua MixColumns.
- Key Expansion: khóa gốc 256 bit được chia thành 8 word 32 bit và sinh 15 khóa vòng (round_key[0:14]) bằng RotWord, SubWord, Rcon và XOR, trong đó các vòng lẻ sử dụng nhánh SubWord sub_only theo đúng chuẩn NIST FIPS 197; hỗ trợ cơ chế Key Reuse tiết kiệm 15 chu kỳ.
- AES-CTR: ghép IV 96 bit với Counter 32 bit thành khối 128 bit; AES Encryption Core tổ chức pipeline 14 tầng tạo keystream rồi XOR với Plaintext/Ciphertext đạt thông lượng 1 block/chu kỳ.
- GCM Tag: H = AES_K(0), E = AES_K(J0); GHASH xử lý AAD, Ciphertext và Length Block trên GF(2^128) thông qua bộ nhân Karatsuba phân cấp 4 tầng chỉ trong 1 chu kỳ clock, sau đó kết hợp với E để tạo Tag.

4.2 Kiến trúc RTL và giao diện



Hình 2. Giao diện Top của IP AES-256-GCM.

Giao diện Top nhận clk, tín hiệu reset, mode, cipher_key, IV, AAD, data_in và tag_ref cùng các tín hiệu load/last. Đầu ra gồm data_out, Authentication Tag, các cờ data_valid, tag_valid, verify_pass, finish và các tín hiệu ready. rst_n là reset bất đồng bộ tích cực mức thấp. IV có độ rộng 96 bit; khóa có độ rộng 256 bit; dữ liệu và Tag đều có độ rộng 128 bit.

4.3 LUỒNG XỬ LÝ MÃ HÓA VÀ GIẢI MÃ


Mã hóa: nạp khóa → Key Expansion → tạo H và IV → tạo J0/keystream → XOR tạo Ciphertext → GHASH AAD/Ciphertext/Length Block → kết hợp với E để sinh Tag.

Giải mã: tái tạo keystream, XOR với Ciphertext để lấy Plaintext, đồng thời tính lại Tag và so sánh tag_ref để tạo verify_pass.

4.4 CÁC KHỐI PHẦN CỨNG CHÍNH

Khối	Chức năng	Thông số / tín hiệu chính
Key Expansion	Sinh 15 khóa vòng AES-256 (round_key[0:14]), hỗ trợ cơ chế tái sử dụng khóa (Key Reuse).	256 bit; expansion_en, expansion_finish, round_key[0:14]
AES Encryption	Thực hiện 14 vòng biến đổi AES-256 để tạo keystream (pipeline 14 tầng, trễ 15 chu kỳ clock cho block đầu, thông lượng 1 block/chu kỳ).	128 bit; SubBytes, ShiftRows, MixColumns, AddRoundKey
Counter Generator	Quản lý IV, Counter và J0; phát hiện tràn bộ đếm Counter 32-bit.	IV 96 bit; Counter 32 bit; CTR_counter_overflow
FIFO	Đệm dữ liệu cho pipeline, chống nghẽn và chịu áp lực truyền thông (Backpressure).	129 bit × 16 phần tử ({data_in_last, data_in})
Tag Processing	Sinh/xác thực Authentication Tag, so khớp Tag tham chiếu và xuất cờ an ninh verify_pass.	AAD, CT, H, E, tag_ref, verify_pass, tag_process_valid
GHASH / GF128 Multiply	Tính băm xác thực trên GF(2^128) bằng khối nhân Karatsuba phân cấp 4 tầng trong đúng 1 chu kỳ clock.	128 bit input/output; 1 chu kỳ tính toán
Control Unit	Điều khiển toàn bộ trình tự hoạt động của IP thông qua máy trạng thái hữu hạn FSM 11 trạng thái.	IDLE → KEY_EXPANSION → … → FINISH

4.5 CONTROL UNIT VÀ PIPELINE



Hình 3. Máy trạng thái Control Unit.


Control Unit bắt đầu tại IDLE, sau đó điều phối KEY_EXPANSION, WAIT_H_CAL, WAIT_TAG_REF (khi giải mã), WAIT_AAD, LOAD_AAD, WAIT_DATA, LOAD_DATA, WAIT_PROCESS_FINISH, VERIFY_PASS và FINISH. Kiến trúc pipeline cho phép các block dữ liệu ở các giai đoạn khác nhau được xử lý đồng thời; mục tiêu hướng đến là High Throughput (đạt 51.2 Gbps ở 400 MHz) đồng thời tối ưu hóa diện tích khuôn chip hợp lý (Core Utilization đạt 50.1%, diện tích die 0.295 mm²).

5 THỰC NGHIỆM, KIỂM CHỨNG VÀ KẾT QUẢ

5.1 THIẾT LẬP THỰC NGHIỆM

Hạng mục	Thông số thiết lập & Kết quả đo đạc
FPGA / board	PolarFire® SoC Discovery Kit MPFS095T-1FCSG325E FPGA
ASIC flow	FreePDK45 / Nangate 45nm / OpenROAD Flow Scripts (ORFS 26Q2)
Frequency / constraints on ASIC	400 MHz / Tclk = 2.5 ns (Fmax post-layout: 401.6 MHz)
Frequency on FPGA	50 MHz
Area / Core Util / Throughput	294,784 µm² (0.295 mm²) / Mật độ nén 50.1% / Thông lượng 51.2 Gbps (ASIC)
Timing Slack / Signoff Status	Setup WNS = +0.0100 ns (+10 ps), Hold WNS = +0.0450 ns / DRC Clean, LVS Clean (Tape-out Ready GDSII)

5.2 KIỂM CHỨNG CHỨC NĂNG



Hình 4. Waveform của quá trình AES-GCM mã hóa, giải mã nối tiếp nhau.

Waveform được dùng để quan sát trình tự hoạt động của khối AES Encryption và sự phối hợp giữa dữ liệu, khóa vòng và tín hiệu điều khiển. Ở mức hệ thống, các tín hiệu valid/last/finish và verify_pass được xác minh chặt chẽ. Hệ thống kiểm thử phân tầng hướng đối tượng thuần SystemVerilog (Layered OOP Testbench) kết hợp mô hình tham chiếu C Golden Reference Model thông qua giao diện DPI-C trên trình mô phỏng QuestaSim-64 10.7c đã thực thi toàn diện 14 kịch bản kiểm thử: từ kiểm thử tuân thủ chuẩn NIST SP 800-38D (KAT TC14, TC16), chuỗi mã hóa - giải mã liên tiếp, kiểm tra an ninh phát hiện gói tin/Tag bị giả mạo (Tampering Attack), kiểm tra tính năng tái sử dụng khóa (tiết kiệm 15 clock), khả năng chịu trễ giao tiếp (Backpressure & FIFO Handling), phát hiện tràn bộ đếm Counter (Overflow Handling), phục hồi khi gặp reset bất đồng bộ đột ngột, đến cách ly an toàn trạng thái bất định (X-Propagation) khi hở mạch. Kết quả thực nghiệm ghi nhận: 32/32 giao dịch kiểm định PASS 100% (0 mismatches), đạt 100% Functional Coverage (7/7 coverpoints), 100% Cross Coverage (5/5 nhóm), 100% FSM State & Transition Coverage (11/11 trạng thái), và 0 vi phạm trên toàn bộ 12 luật ràng buộc thời gian thực SVA.

5.3 KẾT QUẢ TRIỂN KHAI PHẦN CỨNG

Thiết kế	Nền tảng / Công nghệ	Tần số	Tài nguyên / Diện tích	Latency	Thông lượng
AES-128 [1]	FPGA	155.7 MHz	1,382 LUTs, 557 FFs	11 cycles	1.812 Gbps
THIS WORK (FPGA)	PolarFire MPFS095T	50 MHz	35,897 LUTs, 8,233 FFs	18 cycles	6.4 Gbps
THIS WORK (ASIC Baseline)	Nangate 45nm	250 MHz	375,922 µm² (41.0% util)	18 cycles	32.0 Gbps
THIS WORK (ASIC Final)	Nangate 45nm	400 MHz	294,784 µm² (0.295 mm², 50.1% util)	18 cycles	51.2 Gbps

Nhận xét:

1. **Thông lượng vượt trội (51.2 Gbps)**: Nhờ hiện thực hóa đường ống 14 tầng hoàn chỉnh cho khối AES kết hợp cấu trúc nhân Galois Karatsuba phân cấp một chu kỳ, thiết kế đạt thông lượng mã hóa liên tục.
2. **Tối ưu đồng thời khối mã hóa và xác thực:** Khác với các bộ tăng tốc chỉ triển khai AES, AES-256-GCM kết hợp mã hóa AES-256 ở chế độ CTR với cơ chế xác thực GHASH. Việc sử dụng S-Box dựa trên Composite Field và bộ nhân Galois dựa trên Karatsuba hướng đến giảm chi phí tính toán tổ hợp và cải thiện khả năng đáp ứng thời gian.
3. **Đánh đổi giữa thông lượng và diện tích phần cứng:** Thiết kế VLATsemi có diện tích 186,6 kGE, lớn hơn các bộ tăng tốc AES hướng đến thiết bị IoT tài nguyên hạn chế. Đây là đặc điểm phù hợp với định hướng ưu tiên thông lượng cao thông qua kiến trúc pipeline.
4. **Ý nghĩa của kết quả triển khai ASIC:** Việc đánh giá thiết kế qua các bước tổng hợp, bố trí standard cells, xây dựng cây clock và định tuyến giúp cung cấp góc nhìn thực tế hơn so với chỉ mô phỏng RTL. Đặc biệt, các chỉ số như tần số đáp ứng timing, diện tích standard cells, diện tích die, công suất và mức độ hoàn thành các kiểm tra thiết kế vật lý sẽ giúp xác định khả năng hiện thực hóa của kiến trúc.

5.4 ĐÁNH GIÁ MỨC ĐỘ BẢO MẬT

Tài sản cần bảo vệ: Dữ liệu camera giám sát đô thị 4K/8K, dữ liệu cảm biến xe tự hành ADAS/V2X (LiDAR, Radar), số liệu đo đạc trạm năng lượng IIoT/SCADA, thông tin viễn thám UAV, hình ảnh y tế số IoMT và dữ liệu sinh trắc học cá nhân.

Cơ chế bảo vệ: AES-256-CTR đảm bảo tính bí mật của dữ liệu; GHASH kết hợp với Authentication Tag 128-bit đảm bảo xác thực và phát hiện dữ liệu bị thay đổi.

Cơ chế phát hiện tấn công: So sánh Authentication Tag nhận được với Tag được tính lại. Nếu có bất kỳ sự can thiệp làm sai lệch dù chỉ 1 bit của Ciphertext, AAD hoặc Tag tham chiếu, khối

GHASH nhận diện được sai lệch, hạ cờ verify_pass = 0 và khóa đầu ra, ngăn chặn triệt để nguy cơ rò rỉ dữ liệu khi xác thực thất bại.

Kiểm chứng bảo mật: Đã kiểm chứng thực nghiệm bằng các bộ vector NIST SP 800-38D và vượt qua 100% các kịch bản tấn công giả mạo (TC_KAT_03, TC_SEC_01), kiểm tra tràn counter (TC_OFL_01) để tránh trùng Keystream, và kiểm tra triệt tiêu trạng thái bất định X (TC_XP_01) bảo đảm an toàn khi hở mạch vật lý.

6 MỨC ĐỘ HOÀN THIỆN, DEMO VÀ KẾT LUẬN

6.1 HỒ SƠ SẢN PHẨM VÀ VIDEO DEMO

Hạng mục Hồ sơ	Đường dẫn Minh chứng & Trạng thái
VIDEO DEMO / QR	Video demo AES-256-GCM on FPGA kit
ASIC Layout và ASIC Report	ASIC Layout GDSII (6_final.gds) & Báo cáo Signoff OpenSTA (Timing Closed, DRC 0 lỗi, LVS 100% Match)
TRẠNG THÁI HOÀN THIỆN	[RTL: ✓] [Waveform & Coverage 100%: ✓] [FPGA: ✓] [Synthesis: ✓] [STA Post-Layout: ✓] [Layout PnR: ✓] [Signoff DRC/LVS: ✓] [GDSII Tape-out Ready: ✓]

6.2 KẾT LUẬN VÀ KHẢ NĂNG ỨNG DỤNG

IP AES-256-GCM Pipeline đã được tổ chức thành kiến trúc phần cứng hoàn chỉnh gồm AES-CTR, Key Expansion, Counter Generator, FIFO, Tag Processing, Length Block Counter, GHASH/GF(2^128) Multiply và Control Unit. Thiết kế xử lý khối dữ liệu 128 bit với khóa 256 bit, sử dụng IV 96 bit và Counter 32 bit; hỗ trợ cả mã hóa và giải mã, đồng thời tạo/xác thực Authentication Tag.

Về PPA, thiết kế đạt bước tiến đột phá trên tiến trình Nangate 45nm: vận hành ổn định tại 400 MHz, thông lượng đạt 51.2 Gbps với độ trễ 15 chu kỳ clock (37.5 ns), diện tích khuôn chip thu nhỏ còn 0.295 mm² (mật độ nén lõi 50.1%, tiết kiệm 21.58% diện tích die), tổng công suất 8.12 W, thỏa mãn 100% Timing Closure và vượt qua toàn bộ các bài kiểm tra Signoff DRC/LVS.

Về khả năng ứng dụng thực tiễn, sản phẩm được thiết kế tối ưu và đồng bộ cho các lĩnh vực trọng yếu:

- Camera an ninh và giao thông thông minh đô thị (4K/8K, 60 fps): Băng thông 51.2 Gbps đáp ứng mã hóa và xác thực đồng thời hàng chục luồng video độ nét cao, bảo vệ tính riêng tư và bảo chứng tính toàn vẹn của bằng chứng pháp lý trước nguy cơ cắt ghép, chỉnh sửa trái phép.
- Hệ thống xe tự hành và giao thông kết nối (ADAS / V2X): Bảo vệ các luồng dữ liệu thời gian thực từ cảm biến LiDAR, Radar và camera nhận diện vật cản với độ trễ cực thấp 37.5 ns, bảo đảm an toàn phản hồi phanh khẩn cấp.

- Mạng cảm biến công nghiệp và cơ sở hạ tầng trọng yếu (IIoT / SCADA): Bảo vệ số liệu đo đạc (nhiệt độ, áp suất lò phản ứng, điện áp lưới điện thông minh), ngăn chặn tin tặc chèn dữ liệu sai lệch phá hoại các dây chuyền tự động hóa.
- Phương tiện bay không người lái (UAV) và thiết bị viễn thám: Bảo mật kênh truyền telemetry vô tuyến, tọa độ bay GPS và hình ảnh viễn thám trinh sát, loại bỏ nguy cơ bị nghe lén hoặc chiếm quyền điều khiển.
- Thiết bị y tế kỹ thuật số (IoMT): Bảo đảm tính riêng tư và toàn vẹn của tín hiệu sinh tồn, hồ sơ sinh trắc học và hình ảnh nội soi trong phẫu thuật từ xa theo chuẩn y tế HIPAA.
- Bảo mật dữ liệu sinh trắc học trong hệ thống xác thực thông minh: Mã hóa dữ liệu vân tay, khuôn mặt, mống mắt tại các thiết bị đầu cuối biên trước khi truyền về cơ sở dữ liệu định danh số.
- Khả năng tích hợp SoC chuẩn AMBA: Đề xuất kiến trúc Bus Wrapper kép gồm AMBA APB4 cho kênh thanh ghi điều khiển cấu hình (CSRs) tốc độ thấp và AMBA AXI4-Stream với Scatter-Gather DMA cho luồng truyền dữ liệu tốc độ cao.

DANH SÁCH TÁC GIẢ

Châu Quốc Tuấn (Nhóm trưởng) – Design Verification

Lê Quốc Việt – RTL Design

Lê Quang Long – RTL Design

Trần Tuấn Anh – Synthesis & STA

TÀI LIỆU THAM KHẢO

[1] I. Algredo-Badillo, K. A. Ramírez-Gutiérrez, L. A. Morales-Rosales, D. Pacheco Bautista, và C. Feregrino-Uribe, "Hybrid pipeline hardware architecture based on error detection and correction for AES," Sensors, tập 21, số 16, tr. 5655, Tháng 8, 2021, doi: 10.3390/s21165655.

[2] A. Sobhy, A. Amr, A. Waleed, và A. Ibrahem, "AES-Verilog: An implementation of the Advanced Encryption Standard (AES) encryption algorithm using Verilog," GitHub repository, 2024. [Trực tuyến]. Khả thi tại: https://github.com/AhmedSobhy01/AES-Verilog.

[3] N. Quân, "[AES] Bài 7 - Lõi IP AES128 hỗ trợ chế độ mã hóa ECB, CBC, CFB, OFB và CTR," VLSI Technology, 25-Tháng-10-2019. [Trực tuyến]. Khả thi tại: https://nguyenquanicd.blogspot.com/2019/10/aes-bai-7-loi-ip-aes128-ho-tro-che-o-ma.html.

[4] P. Visconti, S. Capoccia, E. Venere, R. Velázquez, và R. de Fazio, "10 Clock-Periods Pipelined Implementation of AES-128 Encryption-Decryption Algorithm up to 28 Gbit/s Real Throughput by Xilinx Zynq UltraScale+ MPSoC ZCU102 Platform," Tạp chí Electronics, tập 9, số 10, tr. 1665, Tháng 10, 2020. [Trực tuyến]. Khả thi tại: doi: 10.3390/electronics9101665.

[5] L. Berghella, "AES-GCM-128-192-256-bits: Configurable AES-GCM IP (128, 192, 256 bits)," GitHub repository, 2021. [Trực tuyến]. Khả thi tại: https://github.com/BLu85/AES-GCM-128-192-256-bits.

[6] D. A. McGrew và J. Viega, "The Galois/Counter Mode of Operation (GCM)," Viện Tiêu chuẩn và Công nghệ Quốc gia Hoa Kỳ (NIST), Báo cáo kỹ thuật (Specification), 2004. [Trực tuyến]. Khả thi tại: https://csrc.nist.rip/groups/ST/toolkit/BCM/documents/proposedmodes/gcm/gcm-spec.pdf.

[7] S. Ahmed, N. Ahmad, N. A. Shah, G. E. M. Abro, A. Wijayanto, A. Hirsi, và A. R. Altaf, "Lightweight AES Design for IoT Applications: Optimizations in FPGA and ASIC With DFA Countermeasure Strategies," IEEE Access, tập 13, tr. 22489–22509, tháng 1, 2025, doi: 10.1109/ACCESS.2025.3533611.

[8] N. Ahmad và M. A. R. Shakir, "A new ASIC implementation of an advanced encryption standard (AES) crypto-hardware accelerator," Microelectronics Journal, tập 117, tr. 105255, tháng 11, 2021, doi: 10.1016/j.mejo.2021.105255.

[9] E. AbdelBary, M. A. Sharaf, A. Hussein, A. M. Nassar, và H. Mostafa, "Efficient ASIC Implementation for Satellite-IoT Security Co-processor," trong Kỷ yếu Hội nghị Quốc tế về Công nghệ Mạch và Hệ thống Hiện đại lần thứ 12 (MOCAST 2023), Athens, Hy Lạp, 2023, tr. 1–4, doi: 10.1109/MOCAST57943.2023.10176968.

[10] J.-Q. Wang, Y.-C. Li, W. Zhang, và H.-L. Lu, "Low-Power Design Implementation of AES-128-CCM Coprocessor for Secure Chip," Electronics, tập 15, số 13, tr. 2793, tháng 6, 2026, doi: 10.3390/electronics15132793.