

MC733


Simulando Várias Configurações do Processador MIPS

Pipeline de 5 Estágios






Pipeline de 7 Estágios



≠ 5 LSA LSA Novo LSA Χ Χ LSA LSA J/B J/B LSA J/B J/B Χ J/B Χ J/B Χ Χ Χ Χ J/B J/B Novo

Pipeline de 13 Estágios



Pipeline de 13 Estágios

E0: Reg

E1

E2

E3

E4

E5: WB

J/B


L

Estágio em que cada tipo é resolvido

LSA

Todas são resolvidas no começo de WB







Branch Prediction


Always Taken

Always not Taken



Pipeline de 5 Estágios Superescalar






Dinero IV

d4-7/d4.h

Funções doread e dowrite




Configurações de Cache

Configuração 1 Configuração 2 Configuração 3 Configuração	Configuração 1	Configuração 2	Configuração 3	Configuração 4
---	----------------	----------------	----------------	----------------

	5 3	3 3	3 3	5 3
L1i ou L1d size	14	14	15	15
L1 assoc	2	4	2	4
L1 block size	4	4	4	4
L2 size	18	18	19	19
L2 assoc	2	4	2	4
L2 block size	5	5	5	5

Resultados Cache

Config. Relevantes de Cache



Resultados Simulações

