

ELEKTRONIKA DIGITALEKO ULERMEN ARIKETAK

### 1. Nola definituko zenuke zure hitzekin zer den Elektronika Digitala.

Sistema elektronikoak lantzen duen elektronikaren adarra non informazioa kodifikatua dago bi estadoetan bakarrik, 0 edo 1.

### 2. Osatu ondorengo taula



|  |  |  |
| --- | --- | --- |
| Kodigo dezimala | Kodigo binarioa | Kodigo hexadezimala |
| 7 | 0111 | 0x0007 |
| 5 | 0101 | 5 |
| 11 | 1011 | B |
| 14 | 1110 | E |
| 44 | 0010 1100 | 2C |
| 86 | 0101 0110 | 55 |
| 170 | 1010 1010 | AA |
| 4268 | 0001 0000 1010 1100 | 10AC |
| 237 | 1110 1101 | ED |

### 3. Oinarrizko ate logikoak erabiliaz, AND, OR eta NOT, sortu ondorengo ateen baliokideak.

Ate digitalak sistematikoki edo logika bat jarraituz ireki eta ixten diren ateak edo pasabideak dira. Hau da karga bat sistematikoki aktibatzeko edo desaktibatzeko balio du. Bakarra edo bi sarrera eduki ditzake ate logiko batek. Bai sarreran bai irteeran 1 edo 0 egongo da.



**AND**

“Eta” konjuntzio kopulatiboa da. “Gehiketa” edo biderketa modukoa da, bi kondizio bete behar dira zerbait gerta dadin. BETI “0” azaltzen bada emaitza “0” izango da. Berez sistema honekin egiten dena zera da, bariable (emaitza) bakarra kontrolatuz bi bariable (sarrerak) kontrolatzen dira; errezagoa.





**OR**

“Edo” konjuntzio disiuntiboa modukoan da, hau da, bi aukeratako bat betzea zerbait gerta dadin nahikoa da. Kasu honetan “1” bat dagoen bakoitzean emaitza beti “1” izango da.





**NOT**

Ukoa edo “EZ”. Ate honek egiten duena inbertsioa da, 1 zero batengatik aldatzen du eta 0 bat batengatik. Eskubiko puntan azaltzen del borobiltxoa da ukoa adierazten duena


****


* 1. **NAND**

****





* 1. **NOR**







* 1. XOR






* 1. XNOR









4. Ondorengo diseinuen egiaren taulak atera.

a. diseinua:





|  |  |  |  |
| --- | --- | --- | --- |
| **A** | **B** | **C** | **IRTEERA** |
| 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 1 |
| 0 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 1 | 1 | 1 |
| 0 | 0 | 0 | 0 |

b. diseinua:




|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| **A** | **B** | **C** | **D** | **IRTEERA** |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 1 |
| 0 | 0 | 1 | 0 | 1 |
| 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |





c. diseinua:




|  |  |  |  |
| --- | --- | --- | --- |
| **A** | **B** | **C** | **IRTEERA** |
| 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 |

5. Ondorengo problemei eman soluzioa ate logikoak erabiliz.

* 1. problema:

Bi alarma argidun sistema bat inplementatu nahi da. Sistemako argiei A eta B deituko diegu. Sistemak hiru sarrera izango ditu x, y eta z. Sistema ondorengo logikaren arabera ibili behar du:

* A alarma x sarrera esklusiboki aktibatzean pizten da.
* B alarma z sarrera esklusiboki aktibatzean pizten da.
* Bi alarmak pizten dira edozein bi sarrera batera aktibatzean.



|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| **X** | **Y** | **Z** | **A** | **B** |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 |
| 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 1 | 1 |

x = A1

x + y = A1 + B1

z = B1




z + y = A1 + B1

x +y + z = A1 + B1

* 1. problema:


Diseinatu sistema bat non sarrera 15 edo zenbaki oso txikiago bat den eta bere irteera sarreraren erro karratuaren zati osoa den. Gainera beste irteera batez adierazi beharko da ia sarrerak karratu perfektua duen.

|  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- |
| **ZENB** | **A** | **B** | **C** | **D** |  | **20S1** | **21 S2** | **OSOA** |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 1 |
| 2 | 0 | 0 | 1 | 0 | 1.4 | 1 | 0 | 0 |
| 3 | 0 | 0 | 1 | 1 | 1.7 | 1 | 0 | 0 |
| 4 | 0 | 1 | 0 | 0 | 2 | 0 | 1 | 1 |
| 5 | 0 | 1 | 0 | 1 | 2.2 | 0 | 1 | 0 |
| 6 | 0 | 1 | 1 | 0 | 2.4 | 0 | 1 | 0 |
| 7 | 0 | 1 | 1 | 1 | 2.7 | 0 | 1 | 0 |
| 8 | 1 | 0 | 0 | 0 | 2.8 | 0 | 1 | 0 |
| 9 | 1 | 0 | 0 | 1 | 3 | 1 | 1 | 1 |
| 10 | 1 | 0 | 1 | 0 | 3.1 | 1 | 1 | 0 |
| 11 | 1 | 0 | 1 | 1 | 3.3 | 1 | 1 | 0 |
| 12 | 1 | 1 | 0 | 0 | 3.4 | 1 | 1 | 0 |
| 13 | 1 | 1 | 0 | 1 | 3.6 | 1 | 1 | 0 |
| 14 | 1 | 1 | 1 | 0 | 3.7 | 1 | 1 | 0 |
| 15 | 1 | 1 | 1 | 1 | 3.8 | 1 | 1 | 0 |



* 1. problema:

Bending makina batek lau produktu ematen ditu prezio ezberdinetan: ur botila bat 0,5€ ; sagar bat 1€ ; edateko yogurt-a 1,5€ ; laranja zukua 2€. Makinak hiru txanpon mota onartzen ditu 0,5€-koa, 1€-koa eta 2€-koa. Bueltak eman behar baditu, txanpon bakarra eman dezake makinak. Ezin bada buelta txanpon bakarrarekin itzuli, sarrerako txanpona itzuliko du makinak produkturik eman gabe.





|  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- |
|  | Sarrerak | | | | Irteerak | | |
| Produktuak | | Txanpona | | Produktuak | Txanpona | |
|  | A | B | C | D | X | Y | Z |
|  | P 1 | P 0 | T 1 | T 0 |  | T 1 | T 0 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 |
| 2 | 0 | 0 | 1 | 0 | 1 | 0 | 1 |
| 3 | 0 | 0 | 1 | 1 | 0 | 1 | 1 |
| 4 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 5 | 0 | 1 | 0 | 1 | 0 | 0 | 1 |
| 6 | 0 | 1 | 1 | 0 | 1 | 0 | 0 |
| 7 | 0 | 1 | 1 | 1 | 1 | 1 | 0 |
| 8 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 9 | 1 | 0 | 0 | 1 | 0 | 0 | 1 |
| 10 | 1 | 0 | 1 | 0 | 0 | 1 | 0 |
| 11 | 1 | 0 | 1 | 1 | 1 | 0 | 1 |
| 12 | 1 | 1 | 0 | 0 | 0 | 0 | 0 |
| 13 | 1 | 1 | 0 | 1 | 0 | 0 | 1 |
| 14 | 1 | 1 | 1 | 0 | 0 | 1 | 0 |
| 15 | 1 | 1 | 1 | 1 | 1 | 0 | 0 |

6. Ba al dago aurreko ataleko emaitzak sinplifikatzeko modurik. Aztertu Karnaugh-en mapak zer diren.

Karnaugh taula egiazko taularen laburpen modukoa da. Irteera bakoitzagatik taula bat osatu behar da egiazko taulan azaltzen diren sarrerekin. Karnaugh taulako box.en kopurua sarreren bariableen edo lerroen kopurua da.

|  |  |
| --- | --- |
| **X irteera** | **Y irteera** |
|  |  |
| **Z irteera** |  |
|  |  |







|  |  |
| --- | --- |
|  |  |
| De binario a decimal |

7. Nola gauzatuko zenuke azken problemari bilatu diozun soluzioa? Zer da zirkuitu integratu bat (CI)? Ze teknologia desberdinekoak daude? Zeintzuk dira erabilienak? Eta zeintzuk beraien ezaugarriak?

Ate logikoak konplikatzen juten direnean FPGA sistema erabiltzen da horretarako zirkuitu integratuak erabiltzen dira FPGA hardwera erabiliz gure ate logiko sistema eraikitzeko.


**Zer da zirkuitu integratua?:** Zirkuitu integratua elementu elektronikoen konbinazio bat da, baina miniatura bat da, eta chip batean sartuta dago.

8. NAND ateak erabiliaz lortu ondorengo ateen baliokideak.


* 1. NOT



* 1. AND




* 1. OR




9. NOR ateak erabiliaz lortu ondorengo ateen baliokideak.


* 1. NOT



* 1. AND




* 1. OR




10. Lortu 4. ariketako adibideen baliokideak NAND ateak bakarrik erabiliaz.

1. diseinua


|AB|C + A|B + AC






b. diseinua

C + D + A + B



c. diseinua

|C + |B + |A



11. Ondorengo enuntziaturai eman soluzioa ondorengo pausuak jarraituz.

* 1. Egiaren taula atera
  2. Funtzioak idatzi
  3. NAND-era konbertzioa egin
  4. CI-a aukeratu
  5. Muntaia egin
  6. Emaitza balidatu

Enuntziatua:

Zizaia baten kontrola egin nahi da ate logikoak erabiliz. Zizaiaren kontrol sistemak ondorengo sarrera-irteerak ditu:

**Sarrerak:**

* Emergentzia botoia: 1 pultsaturik dagoenean / 0 pultsatu gabe dagoenean
* Martxako pedala: 1 pultsaturik dagoenean / 0 pultsatu gabe dagoenean
* Haserako posiziora itzultzeko pedala: 1 pultsaturik dagoenean / 0 pultsatu gabe dagoenean
* Presentziazko sensorea: 1 presentzia detektaturik / 0 presentziarik eza
* Segurtasun esparrua itxiera: 1 esparru itxia, segurua / 0 esparru itxi gabea
* Goi ibilbide amaierako sensorea: 1 zizaia goian dago / 0 zizaia ez dago goian
* Behe ibilbide amaierako sensorea: 1 zizaia behean dago / 0 zizaia ez dago behean
* Ibilbide erdiko sensorea: 1 zizaia beheko ibilbide zatian dago / 0 zizaia ez dago beheko ibilbide zatian

**Irteerak:**

* Bariadorearen kontrolerako
  + B1: 1 Motorea martxan / 0 motorea geldirik
  + B2: 1 Motorea beheruntz / 0 motorea goruntz
  + B3: 1 Motorea mantxo / 0 motorea bizkor
* Indikazio argiak
  + Berdea: 1 pizturik / 0 itzalirik
  + Laranja: 1 pizturik / 0 itzalirik
  + Gorria: 1 pizturik / 0 itzalirik

Kontrolak honako **logika** gauzatu behar du:

Zizaia bi pedalekin kontrolatzen da, non martxakoari sakatzean zizaia behera jeisten den pieza mozteko, eta haserako posiziora bueltatzekoarekin zizaia goruntz joaten den. Biak sakaturik izatean bigarren du lehentasuna.

Zizaiaren mugimenduak bi abiadura ditu beheranzkoan eta bakarra goranzkoan. Beheranzkoan azkar jeisten hasten da ondoren abiadura motelean mozteko pieza, eta igoeranzkoa beti abiadura azkarrean egiten da.

Segurtasun sistema bezala hiru elementu ditu zizaiak. Hiru elementuetako edozein segurtasun egoeran egotean zizaia geldirik egon behar du.

Egoera indikazio gisa hiru argi ditu sistemak. Argi berdeak sistema prest dagoela adierazten du, geldirik dagoen bitartean. Argi laranjak sistema martxan dagoela adierazten du, zizaia mugimenduan dagoela adieraziz. Argi gorriak segurtasun sistema aktibaturik dagoela adierazten du.

12. Diseinatu bi sarrera dun multiplexadore bat ate logikoak erabiliaz.

|  |  |
| --- | --- |
|  |  |

13. 4. ariketako hiru diseinuen egiaren taulak diseinatu, adibide bakoitzean behar duzun tamainako multiplexadore bat erabiliaz.

A diseinua

B diseinua

C diseinua

14. 11. ariketako soluzioa gauzatu, behar duzun tamainako multiplexadore bat erabiliaz.

15. Azaldu zure hitzekin sistema sekuentzialen eta konbinazionalen arteko diferentzia.

Sistema konbizionalak ate konjuntzioz osatutaz beraien artean interkonektatuta daude sistema hauek memoria ez dakatela esaten da.

Sistema sekuentziala beraien irteerak ez dira bakarrik aldatzen bere barruko estatuen bidez, hau esaten zaio memoria dakatelako.

16. Ze elementu dira beharrezkoak sistema sekuentzialetan? Biestable mota desberdinak aurkeztu (sinbologia eta funtzionamendua)


Sistema sekuentzialetan erabiltzen diren elementuak:

* Sarrera aldakorrak.
* Barneko estadoak, beste izen batez ere deituak **“Automatas finitos”.**
* Irteeren funtzioak.

Biestable mota desberdinak:

**Biestable RS(Asinkronoa):**


R eta S sarrerak ditu, eta bi ate logikoz konposatua dago, NAND edo NOR, irudian ikusgai:



**Biestable RS(Sinkronoa):**

Zirkuitu biestable RS sinkronoa a) Eskema normala b)


R eta S entradaz gainera C entrada du eta C entradak egiten duena da egoeraz aldatzea.



**Biestable D:**


a)Nibel altuagatik aktibatua b) Flankoaren igoeragatik aktibatuta

Flip-Flop D oso erabilgarria da bit bat behar dugunean (1 edo 0). Flip-Flop S-R bati inbertsore bat gehitzen badiogu, Flip-Flop D basikoa lortzen dugu.




**Biestable T:**

Sinbolo normalizatua: T biestablea igoeraren flankoaz aktibatuta. 2 egoeraz osatua dago (Altua eta bajua). T biestablea egoeraz aldatzen da, T entrada nibel altuan dagoenean. T entrada nibel bajuan badago, biestableak lenagoko nibela mantentzen du.



**Biestable JK:**

Flip-Flop erabiliena da. Bere funtzionamendua S-R flip-floparen berdina da SET-RESET kondizioetan. Diferentzia da, JK flip flopak ez dauka kondizio ez balidoa S-R an gertatzen den bezala.

****

17. Zer da FPGA bat? Ze abantaila ditu? Zer erabilpen izan ditzake?

FPGA silizioz osatutako chipak dira, logika bloke pre-fabrikatuta erabiltzen ditu, chip hauek badira konfiguratu funtzioak inplementatzeko, honek ate logikoen sistema konplexuak egitea errazten du, zeren edozein momentuak aldaketak badira egin.


Bost abantai hauek ditu:

* Errendimendua
* Prezioa
* Fidagarritasuna
* Merkatura iristeko denbora
* Mantenimendu denbora luzerako

18. Zer da openHardware-a?


Software libreko filosofia berari egokitzen zaio. Osagaien diagramak eta espezifikazioak edonoren eskura daude Aparatu informatikoak osatu ahal izateko. Aske, open edo libre izateak ez du esan nahi dohainik dela, kasu batzuetan bai, besteetan ez.. Arazo bat badauka, osagaien ekoizleek beraien produktuak zerekin eta nola funtziona dezaketen prestatu dezakete hauen erabilpena baldintzatuz. Gehiago ikus ahal izateko klikatu [hemen](http://www.consumer.es/web/es/tecnologia/hardware/2007/11/20/171514.php).



*Ondorengo ariketak gauzatzeko erabili ICEZUM txartela*




Icezum txartela: ate logikoak erabiltzeko mikroprozesagailu bat duen txartel bat da, sarrera-irteera pinak eta frogak egin ahal izateko beste osagai batzuk ditu

Link honetan sakatuz [(hemen)](https://fidestec.com/blog/revolucion-del-hardware-libre/) informazio orokorra eta link gehiago aurkituko dituzu.







Open FPGAei buruzko informazioa [hemen](http://obijuan.github.io/intro-fpga.html)

19. 7 segmentuko display bat kontrolatu 4 switch erabiliz. 4 switch-en bitartez kodifikazio binario bat irudikatu behar duzue.

|  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| **Konbinazioak** | **Sarrerak** | | | | **Irteerak** | | | | | | |
|  | **1** | **2** | **3** | **4** | **A-0** | **B-1** | **C-2** | **D-3** | **E-4** | **F-5** | **G-6** |
| 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 |
| 2 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| 3 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 |
| 4 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
| 5 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 6 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
| 7 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 |
| 8 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 9 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 |
| A | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |
| B | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 |
| C | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 0 |
| D | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 1 |
| E | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 1 |
| F | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 1 |

<http://www.oasistek.com/pdf/TOS-4131AMY-N4.pdf>

20. Sortu sirena bat zunbagailu bat erabiliaz.

21. Sortu frekuentzi zatitzaile bat 200 Hz-ko seinale batetik abiatuz 8 Hz-ko seinale bat lortzeko. Azaldu diseinaturiko frekuentzi zatitzailearen funtzionamendua.

22. Diseinatu multiplexadore eta demultiplexadore bat Arduinorentzat.

23. “Zenbatzaile” bat diseinatu pultsagailu bat eta 7 segmentuko display bat erabiliz.

[Biestable 1](http://www.profesormolina.com.ar/electronica/componentes/int/biest.htm)

[Biestable 2](http://www.esi.uclm.es/www/isanchez/teco0910/tema9.pdf)

Biestable T [Toggle]

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| ZENBAKIA | IN | A | B | C | D |
| 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 1 | 1 |
| 2 | 0 | 1 | 1 | 1 | 1 |
| 3 | 1 | 0 | 1 | 1 | 1 |
| 4 | 0 | 0 | 1 | 1 | 1 |
| 5 | 1 | 1 | 0 | 1 | 1 |
| 6 | 0 | 1 | 0 | 1 | 1 |
| 7 | 1 | 0 | 0 | 1 | 1 |
| 8 | 0 | 0 | 0 | 1 | 1 |
| 9 | 1 | 1 | 1 | 0 | 1 |
| 10 | 0 | 1 | 1 | 0 | 1 |
| 11 | 1 | 0 | 1 | 0 | 1 |
| 12 | 0 | 0 | 1 | 0 | 1 |
| 13 | 1 | 1 | 0 | 0 | 1 |
| 14 | 0 | 1 | 0 | 0 | 1 |
| 15 | 1 | 0 | 0 | 0 | 1 |
| 16 | 0 | 0 | 0 | 0 | 1 |