

BÁO CÁO THỰC HÀNH

Họ tên	Lương Toàn Bách	Lớp: KHTN2021
MSSV	21521845	STT: 23
Bài Thực Hành	LAB01	
CBHD	Trương Văn Cường	

1 Yêu cầu thực hành

Về phần trình bày:

- Sinh viên trình bày đúng theo định dạng báo cáo mà CBHD đưa ra.
- Cần chú thích bảng, hình (nếu có).
- Sử dụng chức năng Insert Caption và Cross-reference cho chú thích Bảng, Hình
- Sử dụng tính năng Screenshot để chụp kết quả mô phỏng.

Quy trình thực hành:

- Sinh viên chuẩn bị bài ở nhà, và có mặt đúng giờ tại phòng LAB.
- Sinh viên thực hành theo hướng dẫn, và nộp bài đúng hạn.
- Hoàn thành bài tập về nhà (nếu có)
- Tất cả các bài báo cáo có hành vi sao chép của nhau sẽ bị **điểm 0**

Điểm buổi thực hành

Chuyên cần (20%)		
Trình bày (20%)		
Nội dung thực hành (60%)		
Câu 1:		
Câu 2:		
Tổng (100%)		

Bài tập thực hành:


- 1 Khảo sát hoạt động của cổng logic AND, OR, NOT
- 2 Mô phỏng mạch tổ hợp

2 Thực hành

Kết quả khảo sát cổng logic AND

IN1	IN2	OUT
0	0	0
0	1	0
1	0	0
1	1	1

Bảng 1




Hình 1

Nhận xét: **Error! Reference source not found.** là kết quả chụp màn hình mô phỏng cổng logic AND, và **Error! Reference source not found.** là bảng sự thật kết quả mô phỏng. Kết quả đúng với lý thuyết cổng logic AND.

Kết quả khảo sát cổng logic OR

IN1	IN2	OUT
0	0	0
0	1	1
1	0	1
1	1	1

Bảng 2



Hình 2

Nhận xét: Hình 2 là kết quả chụp màn hình mô phỏng cổng logic OR, và Bảng 2 là bảng sự thật kết quả mô phỏng. Kết quả đúng với lý thuyết cổng logic OR.

Kết quả khảo sát cổng logic NOT

IN	OUT
0	1



1	0
---	---

Bảng 3


Hình 3

Nhận xét: Hình 3 là kết quả chụp màn hình mô phỏng công logic NOT, và Bảng 3 là bảng sự thật kết quả mô phỏng. Kết quả đúng với lý thuyết công logic NOT.

Kết quả khảo sát cổng logic XOR

IN1	IN2	OUT
0	0	0
0	1	1
1	0	1
1	1	1

Bảng 4




Hình 4

Nhận xét: Hình 4 là kết quả chụp màn hình mô phỏng công logic XOR, và Bảng 4 là bảng sự thật kết quả mô phỏng. Kết quả đúng với lý thuyết cổng logic XOR.

Kết quả khảo sát cổng logic XNOR

IN1	IN2	OUT
0	0	1
0	1	0
1	0	0
1	1	1

Bảng 5



Hình 5


Nhận xét: Hình 5 là kết quả chụp màn hình mô phỏng công logic XNOR, và Bảng 5 là bảng sự thật kết quả mô phỏng. Kết quả đúng với lý thuyết cổng logic XNOR.

Kết quả khảo sát cổng logic NAND

IN1	IN2	OUT
-----	-----	-----

0	0	1
0	1	1
1	0	1
1	1	0

Bảng 6




Hình 6

Nhận xét: Hình 6 là kết quả chụp màn hình mô phỏng công logic NAND, và Bảng 6 là bảng sự thật kết quả mô phỏng. Kết quả đúng với lý thuyết cổng logic NAND.

Kết quả khảo sát cổng logic NOR

IN1	IN2	OUT
0	0	1
0	1	0
1	0	0
1	1	0

Bảng 7




Hình 7

Nhận xét: Hình 7 là kết quả chụp màn hình mô phỏng công logic NOR, và Bảng 7 là bảng sự thật kết quả mô phỏng. Kết quả đúng với lý thuyết cổng logic NOR.

Kết quả khảo sát cổng logic MUX2

IN1	IN2	IN3	OUT
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

Bảng 8




Hình 8

Nhận xét: Hình 8 là kết quả chụp màn hình mô phỏng công logic MUX2, và Bảng 8 là bảng sự thật kết quả mô phỏng. Kết quả đúng với lý thuyết cổng logic MUX 2.

Kết quả khảo sát cổng logic MUX4

Select		Inputs				OUT
b	a	D	C	B	A	1
0	0	X	X	X	1	1
0	1	X	X	1	X	1
1	0	X	1	X	X	1
1	1	1	X	X	X	0
0	0	X	X	X	X	0
0	1	X	X	0	0	0
1	0	X	0	X	X	0
1	1	0	X	X	X	0
Còn lại						0


Bảng 9





Hình 9

Nhận xét: Hình 9 là kết quả chụp màn hình mô phỏng công logic MUX4, và Bảng 9 là bảng sự thật kết quả mô phỏng. Kết quả đúng với lý thuyết cổng logic MUX4.

Khảo sát mạch $F1 = \sum(1,3,5,7,12,13,14) = AB\bar{C} + AB\bar{D} + \bar{A}D$








A	B	C	D	F1
---	---	---	---	----


0	0	0	0	0
0	0	0	1	1
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

Khảo sát mạch

$$F2 = \prod(0,1,2,6,7,9,10,14) = \overline{B}\overline{C} + \overline{A}\overline{C}\overline{D} + \overline{A}CD + \overline{B}CD$$







A	B	C	D	F2
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	0
1	1	1	1	1