


LISTA SOBRE MEMÓRIA CACHE

1. Quais são as três formas básicas de mapeamento de memórias cache? Comente sobre vantagens e desvantagens das mesmas.
2. Explique como funciona o mapeamento direto. Para que serve a tag, e para que serve o bit de validade?
3. Porque o mapeamento direto é tão rápido para acessar um dado? Comente, descrevendo os mecanismos necessários para o seu funcionamento.
4. Qual a necessidade do multiplexador no mapeamento direto com blocos?
5. Comente a seguinte frase: “Depois de realizado vários testes, verificamos que cache, com mapeamento direto, somente é interessante se os dados que compartilham as mesmas áreas estiverem bastante distantes na memória física”.
6. Descreva o funcionamento do mapeamento associativo. Cite uma grande vantagem? Cite uma grande desvantagem?
7. Diga qua(l/is) a(s) diferença(s) básica(s) entre o acesso a dados em cache com mapeamento direto e mapeamento associativo.
8. Compare com relação a vantagens e desvantagens, o mapeamento direto e o mapeamento conjunto associativo.
9. Na figura abaixo, que relaciona taxa de associatividade com miss-rate, é mostrado que para, caches pequenas, o miss-rate reduz à medida que aumenta a associatividade (número de vias). Porque isto acontece? Porque o mesmo efeito não é verificado com caches maiores?



10. Em poucas palavras, defina os seguintes princípios, que são os fortes argumentos que justificam implementação de memória cache, e como se relacionam com a melhoria do desempenho do sistema computacional como um todo.

- Princípio da localidade espacial.
- Princípio da localidade temporal.

11. Considere a seguinte estrutura de memória:

- Memória principal: 1 MByte;
 - Memória cache: 16 Kbytes;
 - Tamanho do bloco na cache: 32 palavras;
 - Tamanho da palavra: 1 Byte.
- a. Quantos blocos têm a memória cache? Mostre o cálculo e explique.
 - b. Como é formado o endereço para o mapeamento direto? Explique com diagramas.
 - c. Qual a área necessária para armazenar os TAGs, em Bytes?
 - d. Qual a desvantagem do mapeamento direto?
 - e. Como seria a formação para o mapeamento conjunto associativo 4-way (4 blocos em cada conjunto)? Explique com diagramas.

12. O que pode ser alterado na arquitetura de memórias cache para diminuir o miss-rate? Explique as possibilidades que forem citadas

13. Fale brevemente sobre a relação que existe entre, capacidade, custo e tempo de acesso, quando se fala na hierarquia de memória.

14. Considere que em um determinado sistema computacional, 90% dos acessos à memória requeridos pelo processador resultem em acertos na memória cache. Considere, ainda, que cada acesso à memória cache custe $0,07\mu s$ enquanto cada acesso à memória principal demande $0,2\mu s$. Qual será o tempo médio de acesso, considerando que todo acesso à memória principal exige, antes, um acesso à memória cache?

15. Para cada questão a seguir, considere as características descritas da situação e responda à(s) pergunta(s) relacionadas. Considere que a unidade mínima endereçável na memória principal é uma palavra (1 byte).

- (a)
- Endereço de acesso à memória principal é formado por 40 bits;
 - Cada linha da memória cache tem 8 palavras;
 - Capacidade de armazenamento de palavras na memória cache é de 4MB.

Responda:

1. Qual o tamanho máximo da memória principal pode ser endereçável nesse sistema?
2. Quantas linhas existem na memória cache?
3. Mostre como o endereço de uma palavra da memória principal seria mapeado para a memória cache utilizando mapeamento direto.
4. Mostre como o endereço de uma palavra da memória principal seria mapeado para a memória cache utilizando mapeamento associativo.
5. Mostre como o endereço de uma palavra da memória principal seria mapeado para a memória cache utilizando mapeamento associativo em conjunto, considerando conjuntos de 4 linhas.

- (b)
- Endereço de acesso à memória principal é formado por 32 bits;
 - cada linha da memória cache tem 4 palavras;
 - capacidade de armazenamento de palavras na memória cache é de 512KB.

Responda:

1. Qual o tamanho máximo da memória principal pode ser endereçável nesse sistema?
2. Quantas linhas existem na memória cache?
3. Mostre como o endereço de uma palavra da memória principal seria mapeado para a memória cache utilizando mapeamento direto.
4. Mostre como o endereço de uma palavra da memória principal seria mapeado para a memória cache utilizando mapeamento associativo.
5. Mostre como o endereço de uma palavra da memória principal seria mapeado para a memória cache utilizando mapeamento associativo em conjunto, considerando conjuntos de 2 linhas.

- (c)
- Endereço de acesso à memória principal é formado por 20 bits;
 - cada linha da memória cache tem 4 palavras;
 - deseja-se disponibilizar 8K linhas na memória cache.

Responda:

1. Qual o tamanho máximo da memória principal pode ser endereçável nesse sistema?
2. Qual deveria ser o tamanho da memória cache?
3. Mostre como o endereço de uma palavra da memória principal seria mapeado para a memória cache utilizando mapeamento direto.
4. Mostre como o endereço de uma palavra da memória principal seria mapeado para a memória cache utilizando mapeamento associativo.
5. Mostre como o endereço de uma palavra da memória principal seria mapeado para a memória cache utilizando mapeamento associativo em conjunto, considerando conjuntos de 2 linhas.