Organização e Arquitetura de Computadores

Julio Cesar Goldner Vendramini




Memória Cache

Julio Cesar Goldner Vendramini




A localização lógica da *cache* é entre a CPU e a memória principal. Em termos físicos, há diversos lugares em que ela poderia estar localizada.





Hierarquia de memória de cinco níveis





O que é?


- É um tipo de memória SRAM muito rápida que fica entre o processador e a memória RAM.
- Sua latência é muito baixa comparada a memória Ram
- E sua taxa de transferência também é muito maior



Como é dividida?

- A memória cache atualmente é dividade em 3
- L1 ~64KB por núcleo (dividida em duas Cache pra dados e pra instruções)
- L2 ~256KB por núcleo
- L3 2MB até 64MB (compartilhado entre os núcleos)





Custo de acesso em ciclos de clock do processador:

- L1: 4 ciclos
- L2: 11 ciclos
- L3: 39 ciclos
- Memória RAM: 107 ciclos




Fonte: https://medium.com/software-design/why-software-developers-should-care-about-cpu-caches-8da04355bb8a

AIDA64 Cache & Memory Benchmark

Motherboard

BIOS Version



Gigabyte GA-AB350M-DS3H V2

F30 (AGESA: Combo-AM4 0.0.7.2)



×









Foto em alta qualidade do die do Ryzen série 5000


https://wccftech.com/amd-ryzen-5000-zen-3-vermeer-undressed-high-res-die-shots-close-ups-pictured-detailed/







Fonte: https://br.atsit.in/archives/44465



Fonte: https://gadgettendency.com/imagine-a-ryzen-9-5950x-with-192mb-of-l3-cache-amd-showed-an-easy-way-to-increase-cache-for-their-processors/

Como a memória cache funciona?

- Por nossa sorte, a execução e consequentimente o carregamento das instruções dos programas é em sua maioria sequencial ou repetitiva.
 - Isso n\(\tilde{a}\) acontece com os desvios e chamadas de procedimentos(fun\(\tilde{c}\))es
- Com isso, a ideia da memória cache é carregar os valores dos próximos endereços de memória, pois geralmente é o que é utilizado (Localidade espacial). Com isso, não precisamos esperar o tempo de acesso da memória RAM.
- Na repetição de código(loop), reutilizamos várias vezes as mesmas instruções e dados(Localidade temporal).

Técnicas pra ajudar no desempenho da memória RAM (paralelo e sequêncial)

Pré busca ajudar diminuir o tempo de acesso

Tecnologia	Tamanho da Pré-busca		
DDR	2		
DDR2	4		
DDR3	8		
DDR4	8		
DDR5	16		

- Largura em paralelo:
 - Cada módulo de memória possui largura de 64 bits
 - Existem atualmente 3 modos configuração de largura de memória pelos processadores:
 - Single Chanel (64 bits)
 - Dual Channel (128 bits)
 - Quad Channel (256 bits)



Exemplo:

- Clocks por instrução (CPI) = 2
- Penalidade (acesso a memória) = 40 ciclos(clocks)
- Taxa de instruções que acessam a memória (Load, Store) = 36%
- Qual a degradação de desempenho devido aos acessos à memória?



Exemplo:

- Qual a degradação de desempenho devido aos acessos à memória? (Vamos supor a falta de cache no sistema primeiro:)
- Supondo um programa com 1000 instruções;
 - Possui 1000 x 36% de instruções LOAD/STORE = 360
 - Teremos 640 instruções de acesso a registradores (execução rápida)
- Qual tempo total em ciclos?
 - $-640 \times 2(CPI) + 360 \times 40(penalidade) = 1280 + 14400 = 15680 Ciclos$



Exemplo (melhorando a arquitetura do processador):

- CPI = 1
- Qual a degradação de desempenho devido aos acessos à memória? (Vamos supor a falta de cache no sistema primeiro:)
- Supondo um programa com 1000 instruções;
 - Possui 1000 x 36% de instruções LOAD/STORE = 360
 - Teremos 640 instruções de acesso a registradores (execução rápida)
- Qual tempo total em ciclos?
 - $-640 \times 1(CPI) + 360 \times 40(penalidade) = 640 + 14400 = 15040 Ciclos$
- Ganho de desempenho entre os dois processadores :
- (15680 15040) / 15680 = 4% (4% mais rápido apenas)



Exemplo:

- Taxa de erro: 5%
- Clocks por instrução (CPI) = 2
- Penalidade (acesso a memória) = 40 ciclos(clocks)
- Penalidade (acesso a memória cache) = 4 ciclos (clocks)
- Taxa de instruções que acessam a memória (Load , Store) = 36%
- Qual a degradação de desempenho devido aos acessos à memória?



Exemplo:

- Qual a degradação de desempenho devido aos acessos à memória? (Agora possuimos cache com taxa de erro de 5%)
- Supondo um programa com 1000 instruções;
 - Possui 1000 x 36% de instruções LOAD/STORE = 360
 - Teremos 640 instruções de acesso a registradores (execução rápida)
- Qual tempo total em ciclos?
 - 640 x 2(CPI) + 360 x 95% x 4(penalidade cache) + 360 x 5% x 40(penalidade memória)
 - -1280 + 1368 + 720 = 3368 ciclos

Como a memória cache funciona?

- Cache de mapeamento direto
- Cache associativa
- Cache associativa de conjunto




Cache de mapeamento direto

- Mapeamento direto e Mapeamento direto em conjunto
- Implementação mais simples. Porém uma linha da memória pode ocupar apenas uma linha da cache.
- Apresentação dos professores Alexandre Amory e Edson Moreno



Cache de mapeamento direto

(a) Cache de mapeamento direto. (b) Endereço virtual de 32 bits.





Bits	16	11	3	2
	TAG	LINE	WORD	BYTE
		9,890.0		



Cache Mapeamento Associativo

Cada linha da cache pode armazenar qualquer linha da memória






Memória

Fonte: https://www.inf.pucrs.br/~emoreno/undergraduate/SI/orgarq/class_files/Aula13.pdf

Cache Mapeamento Associativo em blocos



Fonte: https://www.inf.pucrs.br/~emoreno/undergraduate/SI/orgarq/class_files/Aula13.pdf


Cache associativa de conjunto

- Une os dois conceitos de cache anteriores
- Utilizado nos processadores atualmente
- Uma linha da memória pode utilizar mais de um local da cache (n-vias)
- Técnicas de substituição na cache
 - Geralmente é utilizada a LRU (Menos utilizada recentemente)



Cache associativa de conjunto

Cache associativa de conjunto de quatro vias.



Gravação de dados de cache na memória

- Escrita Direta (Write Through)
- Escrita Retardada (Write deferred) ou Escrita Retroativa (Write Back)





Educação pública, gratuita e de qualidade