Microprocesador, memorias y circuitos secuenciales

Resumen para fijar conocimientos
Clase 8 · Clase 9 · Clase 10

> **Este material está hecho para practicar, no solo para leer.** Cada ficha tiene una pregunta que debes responder **de memoria antes** de mirar la respuesta. Los ejercicios de flip-flops y contadores se aprenden **haciéndolos**, no viéndolos resueltos.

Qué contiene

- **Mapa** que conecta las tres clases en una sola historia.
- **Tres unidades de fichas** con pregunta, respuesta, idea en una línea y recurso para fijarla.
- **Diagramas propios**: proceso de la CPU, jerarquía de memorias, modelo de máquina de estados y diagrama de tiempos de un contador.
- **Tablas para reconstruir**: biestables, latch frente a flip-flop, registros de CI, línea de tiempo y modelos de micro.
- **Ejemplo de diseño resuelto** de un contador síncrono con FF JK.
- **Práctica**: completar, verdadero o falso, trazas de flip-flops, contadores, registros y preguntas de desarrollo.
- **Tarjetas** de repaso, **control de repasos** y **solucionario**.

1. Cómo estudiar con este resumen

- **Recupera antes de leer.** Tapa la respuesta de cada ficha y contéstala en voz alta o por escrito. Equivocarse ahora ayuda a recordar.
- **Dibuja.** En la clase 10, reconstruir una tabla de verdad o un diagrama de tiempos fija mucho más que mirarlos.
- **Espacia los repasos.** Usa la tabla de control: día 1, día 3 y día 7, más un repaso el día antes del examen.
- **Conecta.** Los recuadros «Para fijarlo» señalan los puentes entre clases. Son las preguntas que mejor distinguen a quien entendió.

Plan sugerido

Sesión	Qué hacer	Tiempo
Día 1	Mapa + unidades 1 y 2 con el método de la ficha. Autoevaluaciones.	60 min
Día 2	Unidad 3. Reconstruye las tablas de biestables y el ejemplo de diseño sin mirar.	75 min
Día 3	Ejercicios de práctica 1 a 4. Corrige y vuelve a las fichas de los errores.	45 min
Día 5	Ejercicios 5 a 7 y tarjetas de repaso.	40 min
Día antes	Tarjetas marcadas como «parcial» o «no». Repite un diagrama de tiempos y la tabla de excitación.	30 min

2. Mapa: una sola historia en tres clases

Clase 8 · El que piensa. El microprocesador ejecuta instrucciones, pero va más rápido que todo lo que lo rodea.
→ **Clase 9 · Dónde guarda.** Necesita memoria para instrucciones y datos. Como la RAM es lenta, aparece la caché y una jerarquía completa.
→ **Clase 10 · Con qué se construye.** Registros, caché y contadores se hacen con circuitos secuenciales: flip-flops sincronizados por un reloj.

Concepto puente	Clase 8	Clase 9	Clase 10
Caché	Parte del micro: L1 y L2	SRAM entre CPU y RAM; fallo de caché	Sus celdas son biestables
Registros	Memoria pequeña del micro	Cima de la jerarquía	Grupos de flip-flops
Velocidad / reloj	Velocidad interna y FSB	La RAM no da abasto desde el 386	El reloj sincroniza todos los cambios
Memoria	Espacio de trabajo del procesador	Posiciones, direcciones, ROM y RAM	Elemento de memoria de una FSM

Unidad 1 · El microprocesador (Clase 8)

> Hilo conductor: el microprocesador es el **cerebro** que ejecuta los programas. Para entenderlo hay que saber **qué hace** (sus funciones), **de qué está hecho** (sus partes), **qué tan rápido va** (sus dos velocidades) y **cómo evolucionó** desde 1971.

Micro Definición

¿Qué es el microprocesador?

Respuesta: Es el **cerebro de la computadora**: ejecuta los programas y es imprescindible para su funcionamiento. Es un **chip o pastilla de silicio** con circuitos integrados y transistores, protegido por una cobertura de **cerámica y plástico**.

Idea en una línea: Chip de silicio + transistores = cerebro que ejecuta programas.

Para fijarlo: Tres materiales en orden de adentro hacia afuera: **silicio** (la oblea), **transistores** (los circuitos) y **cerámica/plástico** (la protección).

Micro Funciones

¿Cuáles son las funciones del microprocesador?

Respuesta: Recuperar, interpretar y cumplir instrucciones, y operar como **calculadora** del sistema: hace operaciones **aritméticas** y **lógicas**, como la unión (**OR**) o la intersección (**AND**).

Idea en una línea: Busca, entiende y ejecuta instrucciones; calcula y compara.

Para fijarlo: Secuencia **R-I-C**: Recupera, Interpreta, Cumple. Recuerda la pareja lógica: **OR = unión**, **AND = intersección**.

Parte Caché

¿Qué es la memoria caché del micro y qué niveles tiene?

Respuesta: Una memoria **ultrarrápida** donde el micro guarda datos que **probablemente usará** en las siguientes operaciones, para no tener que ir a la RAM. La **L1** (primer nivel) está encapsulada junto al micro. Los micros más modernos incluyen una **L2**, más grande pero algo menos rápida.

Idea en una línea: Caché = atajo para no esperar a la RAM. L1 más rápida y chica; L2 más grande y lenta.

Para fijarlo: Ejemplo de la clase: buscar un libro con la computadora de la biblioteca en vez de revisar el fichero de papel. Este concepto se repite en la clase 9: estúdialos juntos.

Parte FPU

¿Qué es el coprocesador matemático?

Respuesta: Su nombre correcto es **FPU (unidad de coma flotante)**. Es la parte especializada en cálculos matemáticos de coma flotante. **Antiguamente estaba fuera del micro**, en otro chip.

Idea en una línea: FPU = calculadora de decimales, hoy integrada en el micro.

Para fijarlo: «Coma flotante» = números con decimales. La pregunta típica: **¿dónde estaba antes?** En un chip externo.

Parte Encapsulado

¿Para qué sirve el encapsulado?

Respuesta: Rodea la oblea de silicio para **darle consistencia**, **impedir su deterioro** (por ejemplo, por oxidación con el aire) y **permitir el enlace con los conectores** externos que lo acoplan al zócalo de la placa base.

Idea en una línea: Protege, da firmeza y conecta.

Para fijarlo: Tres verbos: **proteger**, **sostener**, **conectar**. Piensa en la funda de un teléfono que además tuviera el cable de carga.

Parte
Disipador

¿Por qué es fundamental el disipador de calor?

Respuesta: En todo semiconductor el paso de la corriente produce una **pérdida de energía que se transforma en calor**. Si la temperatura sube en exceso, primero **reduce la vida útil** del micro y, en el peor caso, **lo destruye**.

Idea en una línea: Corriente → calor → menos vida útil → destrucción.

Para fijarlo: Aprende la cadena causa-efecto completa: es la forma en que suelen pedirla en el examen.

Parte
Registros

¿Qué son los registros?

Respuesta: Un tipo de **memoria pequeña con fines especiales** que el micro usa en operaciones particulares. Hay varios grupos: unos para control del programador y otros que usa la CPU internamente. La clase indica un total de **treinta y dos registros**.

Idea en una línea: Registros = la memoria más chica y rápida, dentro del micro.

Para fijarlo: Conecta con la clase 9 (están en la cima de la jerarquía de memorias) y con la clase 10 (un registro se construye con flip-flops).

Parte
Memoria

¿Qué función cumple la memoria para el procesador?

Respuesta: Es el lugar donde el procesador **encuentra sus instrucciones y sus datos**. Su función esencial es proporcionar un **espacio de trabajo** para el procesador.

Idea en una línea: La memoria es la mesa de trabajo del procesador.

Para fijarlo: Instrucciones **y** datos están en el mismo lugar: es la idea de la arquitectura de von Neumann que aparece en la clase 9.

Velocidad
Interna / FSB

¿Cuáles son las dos velocidades de un microprocesador?

Respuesta: Velocidad interna: a la que funciona el micro por dentro (ejemplos de la clase: 500, 600, 800 MHz). **Velocidad externa o de bus (FSB)**: a la que se comunican el micro y la placa base (generalmente 60, 66 o 100 MHz).

Idea en una línea: Interna = lo rápido que piensa. Externa (FSB) = lo rápido que habla con la placa.

Para fijarlo: FSB = Front Side Bus. La interna siempre es mucho mayor que la externa: por eso existe la caché, para no esperar.

Línea de tiempo esencial

No memorices las 40 fechas de la clase: fija estos **anclajes** y ubica el resto entre ellos.

Año	Hito	Para recordar
1971	**Intel 4004**	Primer microprocesador comercial
1972-1979	8008, 8080/8085, Z80 (1976), **8086** (1978), 8088 (1979)	Nace la familia «x86»
1982 · 1985 · 1989	**80286 · 80386 · 80486**	Uno cada 3-4 años: 286, 386, 486
1993 · 1995	**Pentium**, AMD K5 · Pentium Pro	Fin de los números: Intel pasa a nombres
1997 · 1999 · 2000	**Pentium II**, AMD K6 · **Pentium III**, K6-2 · **Pentium 4**, Athlon XP, Duron	II, III y 4 en tres años casi seguidos
2005 · 2006 · 2007	Pentium D, **Core Duo**, Athlon 64 X2 · **Core 2 Duo** · **Core 2 Quad**	Era multinúcleo: 2 y luego 4 núcleos
2008	Intel Core **Nehalem** · AMD **Phenom II** y Athlon II	1.ª generación Core

Año	Hito	Para recordar
2011 · 2012 · 2013	**Sandy Bridge**, AMD Fusion · **Ivy Bridge** · **Haswell**	2.ª, 3.ª y 4.ª generación Core

Modelos y su rasgo distintivo

Para cada modelo, aprende **un solo rasgo**: es lo que suelen preguntar («¿qué micro introdujo las instrucciones SSE?»).

Modelo	Rasgo que lo identifica
8086, 8088, 286	«Prehistóricos», de rendimiento similar
386, 386 SX	Más modernos, aunque aún del «Neolítico informático»
Pentium MMX	**MMX** = MultiMedia eXtensions. Doble de caché (**32 KB**), hasta **60 %** más rendimiento
Pentium II	Pentium Pro renovado, en cartucho **SEC** que se conecta al **Slot 1**
AMD K6	Mucho mejor que el K5, con MMX y caché interna de **64 KB**
Cyrix 6x86MX (M2)	Bueno para **oficina**; nunca para CAD ni juegos
AMD K6-2	K6 + capacidades 3D: tecnología **3DNow!** (un «MMX para 3D»)
AMD K6-III	Casi un K6-2 pero con **256 KB** de caché secundaria integrada
Celeron «A»	**128 KB** de caché secundaria, la cuarta parte que el Pentium II
Pentium III	Instrucciones nuevas **SSE** (Streaming SIMD Extensions): más rendimiento matemático y multimedia
AMD Athlon (K7)	**128 KB** de caché L1 (4 veces la del P-III), bus de 200 o 266 MHz, el mejor en cálculo matemático
AMD Duron	Casi un Athlon, con menos caché secundaria (**64 KB**) pero integrada
Pentium 4	Diseñado para altas frecuencias; competitivo desde **1,7 GHz**
Intel Core Duo	Doble y cuádruple núcleo, arquitectura Core: **menos frecuencia, más eficiencia** que NetBurst (P4/D)
AMD Phenom II / Athlon II	Multinúcleo en **45 nm**, soporte DDR3, caché L3 de 2 a **6 MiB**
Intel Core Haswell	**4.ª generación** Core, **22 nm**, menor consumo, socket **1150**

Contexto: la clase llama «actuales» a modelos de 1999 a 2013. Para el examen, estudia los modelos tal como los presenta la clase. Hoy existen generaciones mucho más nuevas.

Autoevaluación de la unidad 1 (respuestas en el solucionario)
1. Enumera las seis partes del microprocesador vistas en clase.
2. ¿Qué diferencia hay entre velocidad interna y FSB?
3. ¿Cuál fue el primer microprocesador comercial y en qué año salió?

Unidad 2 · Memorias (Clase 9)

Hilo conductor: la CPU necesita un lugar donde tener instrucciones y datos. Esa es la **memoria**. Se organiza en **posiciones con dirección**, hay de **dos tipos** (ROM y RAM) y se ordena en una **jerarquía** según velocidad, costo y capacidad.

Memoria
Definición

¿Qué es la memoria?

Respuesta: El **hardware que permite almacenar información temporalmente**, ya que **requiere energía constante** para mantenerla. Es un componente imprescindible que mantiene disponibles las instrucciones para que la **CPU pueda ejecutarlas** y almacena temporalmente el **resultado de los procesos**.

Idea en una línea: Almacén temporal de instrucciones y resultados para la CPU.

Para fijarlo: Dos funciones: **tener a mano** lo que la CPU va a ejecutar y **guardar** lo que ya calculó.

Memoria
Von Neumann

¿Qué papel cumple la memoria en el modelo de computadora?

Respuesta: Retiene datos durante algún intervalo de tiempo. Acoplada a la **CPU**, implementa lo fundamental del modelo de **arquitectura de von Neumann**, usado **desde los años 1940**.

Idea en una línea: CPU + memoria = arquitectura de von Neumann (desde 1940).

Para fijarlo: Dato y fecha van juntos: **von Neumann · década de 1940**.


Memoria
Funcionamiento

¿Cuál es el proceso completo para que la CPU realice una operación?

Respuesta: 1) La CPU **lee las instrucciones** desde un dispositivo de entrada, **las carga en la memoria** y las ejecuta. 2) El **resultado queda almacenado** de nuevo en la memoria. 3) Después se puede **visualizar** en un periférico de salida.

Idea en una línea: Entrada → memoria → ejecución → memoria → salida.

Para fijarlo: La memoria aparece **dos veces** en el proceso: antes de ejecutar y después de ejecutar. Mira el diagrama de abajo.



Proceso completo de una operación: la memoria interviene antes y después de ejecutar.

Memoria
Posiciones

¿Cómo se organiza internamente la memoria?

Respuesta: En un conjunto de casillas o células llamadas **posiciones de memoria**, donde se colocan instrucciones y datos. Cada posición se identifica por un número llamado **dirección de memoria** y **almacena un byte**. Para medir la cantidad de células se usan megabytes y gigabytes.

Idea en una línea: Cada casilla tiene una dirección y guarda 1 byte (8 bits).

Para fijarlo: Analogía: un edificio de departamentos. Cada departamento es una posición, su número es la dirección y adentro viven 8 bits.

Tipo
ROM

¿Qué es la memoria ROM?

Respuesta: Read Only Memory: memoria de **solo lectura**, no se puede escribir en ella. Su información la **grabó el fabricante** y **no desaparece al apagar** el ordenador. Es imprescindible y contiene instrucciones y datos técnicos de los componentes.

Idea en una línea: ROM: solo lectura, de fábrica, no se borra al apagar.

Para fijarlo: En la diapositiva aparece un chip **AMIBIOS**: la BIOS es el ejemplo típico de ROM.

Tipo
RAM

¿Qué es la memoria RAM?

Respuesta: Random Access Memory, memoria de **acceso aleatorio**. Es **volátil**: al apagar, los datos se pierden. Ahí se cargan los archivos y programas que abrimos y también el **sistema operativo** al encender. Para no perder datos hay que guardarlos en un almacenamiento permanente. Se instala en los **zócalos de la placa base**.

Idea en una línea: RAM: memoria de trabajo, volátil, se borra al apagar.

Para fijarlo: Volátil = se «evapora» sin energía. Contraste directo con el disco duro o el pendrive, que son permanentes.

Tipo
RAM: 3 tipos

¿En qué tres tipos se clasifica la RAM según la clase?

Respuesta: Memoria caché, **tarjeta de memoria RAM** y **memoria RAM de video**.

Idea en una línea: Caché, módulo RAM y RAM de video.

Para fijarlo: Ordénalas por cercanía al procesador: la caché está pegada al micro, la tarjeta en la placa y la de video en la tarjeta gráfica.

ROM frente a RAM

	ROM	RAM
Significado	Read Only Memory (solo lectura)	Random Access Memory (acceso aleatorio)
¿Se puede escribir?	No: la grabó el fabricante	Sí: es la memoria de trabajo
¿Al apagar?	Conserva la información	Pierde la información (volátil)
¿Qué guarda?	Instrucciones y datos técnicos de los componentes (BIOS)	Programas y archivos abiertos, y el sistema operativo
¿Dónde está?	Chip soldado en la placa base	Módulos en los zócalos de la placa base

Caché
Definición

¿Qué es la memoria caché y dónde se sitúa?

Respuesta: Una memoria de tipo **estático (SRAM)**, **rápida pero cara**, situada **entre el procesador y la memoria principal**. Su misión es **acelerar los accesos** del procesador a los datos que necesita, porque su tiempo de acceso es mucho menor que el de la RAM.

Idea en una línea: Caché = SRAM rápida y cara entre CPU y RAM.

Para fijarlo: SRAM: la S es de **estática**. Rápida y cara: por eso hay poca.

Caché
Fallo

¿Qué es un fallo de caché?

Respuesta: Ocurre cuando el procesador intenta acceder a un dato que **no está en la caché**. Se subsana **trasladando un bloque** de información desde la memoria principal a la caché.

Idea en una línea: No está en la caché → se trae un bloque desde la RAM.

Para fijarlo: Se trae un **bloque** y no un solo dato, porque es probable que se usen también los datos vecinos.

Caché
Para qué sirve

¿Por qué hace falta la caché si ya existe la RAM?

Respuesta: RAM y caché son parecidas; la diferencia está en el **uso**. Desde el **386**, los micros son tan rápidos que la RAM no da abasto y el micro tendría que esperar. Por eso se coloca una memoria muy rápida **estratégicamente entre el micro y la RAM**.

Idea en una línea: El micro es más rápido que la RAM; la caché evita que espere.

Para fijarlo: Dato concreto: el problema aparece **desde el 386**. Une esta idea con las dos velocidades de la clase 8.


Jerarquía
6 niveles

¿Cuál es la jerarquía de memorias?

Respuesta: De arriba abajo: **registros de la CPU**, **caché (L1, L2, L3)**, **memoria principal**, **memoria secundaria**, **memoria auxiliar** y **memoria en la red**. Hacia arriba aumentan la **velocidad y el costo**; hacia abajo aumenta la **capacidad** y disminuye el acceso a la CPU.

Idea en una línea: Arriba: rápido y caro. Abajo: grande y lejano.

Para fijarlo: Frase para el orden: «**R**osa **C**ome **P**an **S**in **A**zúcar **R**efinado» (Registros, Caché, Principal, Secundaria, Auxiliar, Red).



Jerarquía de memorias. Frase para el orden: «Rosa Come Pan Sin Azúcar Refinado».

Autoevaluación de la unidad 2 (respuestas en el solucionario)
1. ¿Por qué la RAM es volátil y la ROM no?
2. ¿Qué es un fallo de caché y cómo se resuelve?
3. Ordena la jerarquía de memorias de la más rápida a la más lenta.

Unidad 3 · Circuitos secuenciales (Clase 10)

Hilo conductor: un circuito secuencial **recuerda**. Para recordar necesita un **elemento de memoria** (latch o flip-flop) y un **reloj** que marque cuándo cambiar. Con flip-flops se construyen **contadores** y **registros**, que son la base de la caché y los registros del microprocesador.

Notación: como en las diapositivas (Q´), la comilla indica negación o señal activa en bajo. Q' es «Q negada» y LD' es una entrada LOAD que actúa con 0.

Dos imprecisiones de las diapositivas. La definición inicial dice «circuito combinacional», pero describe un circuito **secuencial**. La diapositiva del JK repite la frase del SR; la diferencia que debes saber es que el JK **conmuta con J = K = 1** en lugar de quedar ambiguo.

Secuencial
Definición

¿Qué es un circuito secuencial?

Respuesta: Un circuito cuya **salida depende de los valores actuales y pasados** de las entradas. Tiene **lazos de realimentación** (salidas que actúan como entradas), necesita una **señal de reloj** (onda cuadrada periódica), tiene **lógica combinacional** que determina la salida y el próximo estado, y un **elemento de memoria** que mantiene el estado actual.

Idea en una línea: Secuencial = combinacional + memoria + reloj.

Para fijarlo: La diapositiva lo llama «circuito combinacional», pero el concepto es **secuencial**: el combinacional solo depende de las entradas actuales. Esa diferencia, el **pasado**, es justo lo que define al secuencial.

Secuencial
Reloj

¿Qué función cumple la señal de reloj (CLK)?

Respuesta: Da la **sincronización** del sistema: define **en qué instantes se leen** las entradas y **cuándo deben cambiar** los circuitos. Convierte una entrada en una señal síncrona: **dato + CLK = secuencia de bits**.

Idea en una línea: El reloj es el director de orquesta: marca cuándo leer y cuándo cambiar.

Para fijarlo: Palabra clave: **sincronización**. Sin reloj, cada parte cambiaría cuando quisiera.

FSM
Elementos

¿Qué es una máquina de estados finitos y cuáles son sus elementos?

Respuesta: Una **FSM** (Finite State Machine) representa el comportamiento de un circuito síncrono como una secuencia de eventos en tiempos discretos. **No puede estar en más de un estado a la vez**; el cambio de estado se llama **transición** y ocurre en cada evento de reloj. Elementos: **X** entradas, **Y** salidas, **Z** estados, **δ** funciones de estado y **λ** funciones de salida.

Idea en una línea: X entra, Z recuerda, Y sale; δ calcula el próximo estado y λ la salida.

Para fijarlo: Orden alfabético X, Y, Z = entra, sale, se guarda. Las letras griegas: **δ** de «destino» (próximo estado) y **λ** de «luz» (lo que se ve: la salida).


FSM
Modelo general

¿Cuáles son los bloques del modelo general?

Respuesta: Decodificador de próximo estado (D.P.E.), **elemento de memoria (E.M.)** y **decodificador de salida (D.S.)**. Los decodificadores son **circuitos combinacionales** que pueden depender de las entradas y del estado actual. El reloj llega al elemento de memoria.

Idea en una línea: D.P.E. → E.M. → D.S.; solo el E.M. tiene reloj.

Para fijarlo: Los dos decodificadores son combinacionales; la memoria es lo único secuencial. Por eso el reloj entra solo ahí.



Modelo general (Mealy, clase A). D.P.E. y D.S. son combinacionales; solo el E.M. recibe el reloj. Moore (clase B) elimina la línea roja: las entradas no llegan a la salida.

FSM
Moore

¿Qué caracteriza a la máquina de Moore?

Respuesta: Las **salidas dependen únicamente del estado**, no de las entradas. En cada flanco de reloj hay una transición; las salidas están sincronizadas; el reset solo fija el estado inicial. **Z = δ(X, Z)** y **Y = λ(Z)**. Es la **clase B**.

Idea en una línea: Moore: salida = f(estado).

Para fijarlo: «M**oo**re → s**o**l**o** estad**o**». En un diagrama de Moore, la salida se escribe **dentro del círculo** del estado.


FSM
Mealy

¿Qué caracteriza a la máquina de Mealy?

Respuesta: Las **salidas dependen del estado y de las entradas**. **Z = δ(X, Z)** y **Y = λ(X, Z)**. Es la **clase A**, igual al modelo general.

Idea en una línea: Mealy: salida = f(entradas, estado).

Para fijarlo: «M**e**aly → m**e**zcla **e**ntradas». La única diferencia con Moore está en la función de salida λ. La **clase C** no tiene decodificador de salida: la salida es el propio estado.



Clase C: no hay decodificador de salida, la salida es el propio estado.

Clase	Máquina	Bloques	Salida
A	Mealy (modelo general)	D.P.E. + E.M. + D.S.	Y = λ(X, Z)
B	Moore	D.P.E. + E.M. + D.S.	Y = λ(Z)
C	Sin decodificador de salida	D.P.E. + E.M.	Y = Z

Memoria
Celda básica

¿Cómo se consigue almacenar un valor con lógica combinacional?

Respuesta: Con **retroalimentación** (feedback): la salida se conecta a la entrada y la señal se mantiene en el tiempo. Una sola compuerta no almacena, pero varias interconectadas sí. Ejemplo: la **celda básica RS con compuertas NAND**.

Idea en una línea: Memoria = compuertas realimentadas.

Para fijarlo: La realimentación es el «truco» que convierte lógica sin memoria en memoria.

Latch
SR

¿Cómo funcionan los latch SR con NAND y con NOR?

Respuesta: Son biestables de **dos compuertas**. El latch **NAND** tiene entradas **activas en bajo** (S', R'): 00 ambiguo, 01 SET, 10 RESET, 11 sin cambio. El latch **NOR** tiene entradas **activas en alto**: 00 sin cambio, 01 RESET, 10 SET, 11 ambiguo.

Idea en una línea: NAND: activo en bajo. NOR: activo en alto. Son espejos.

Para fijarlo: Regla rápida: en el NAND, el «0» es el que actúa; en el NOR, el «1». El estado prohibido es cuando **ambas entradas están activas**.

FF
Definición

¿Qué es un flip-flop y en qué se diferencia de un latch?

Respuesta: También llamado **biestable**: es el elemento de memoria más importante. Es un multivibrador que puede permanecer **indefinidamente en uno de dos estados**. Los **asíncronos** solo tienen entradas de control; los **síncronos** tienen además entrada de reloj, activada por **nivel** o por **flanco**. Los flip-flops activados por flanco se crearon para **eliminar las deficiencias de los latches**, activados por nivel.

Idea en una línea: Latch = responde a un nivel. Flip-flop = responde a un flanco.

Para fijarlo: Nivel = mientras la señal esté en alto. Flanco = solo en el instante en que sube o baja. El flanco es un «clic»; el nivel, un «mantener apretado».

FF
SR, JK y D

¿Cómo funcionan los flip-flops SR, JK y D?

Respuesta: SR: 00 sin cambio, 10 set (Q=1), 01 reset (Q=0), 11 ambiguo. **JK**: igual que el SR, pero con **11 conmuta** (Q pasa a Q'). **D**: una sola entrada; en el flanco positivo, **Q toma el valor de D**. Por dentro, los FF SR y JK tienen un latch NAND, un circuito de conducción de pulso y un **detector de flancos** (pulso de 2 a 5 ns); en el JK, Q y Q' se realimentan a las entradas.

Idea en una línea: JK = SR sin estado prohibido (11 conmuta). D = copia D en el flanco.

Para fijarlo: El D se obtiene de un JK con **J = D** y **K = D'** (inversor). Un FF D sirve para **transferir datos en paralelo**.

Tablas de verdad de los biestables

Tapa la columna Q y reconstrúyela tú. Si lo logras con las cuatro tablas, dominas el tema.

Entradas	Latch NAND (S' R')	Latch NOR (S R)	FF SR (S R) en flanco	FF JK (J K) en flanco
0 0	Ambiguo	Sin cambio	Sin cambio	Sin cambio
0 1	SET (Q = 1)	RESET (Q = 0)	RESET (Q = 0)	RESET (Q = 0)
1 0	RESET (Q = 0)	SET (Q = 1)	SET (Q = 1)	SET (Q = 1)
1 1	Sin cambio	Ambiguo	Ambiguo	**Conmuta** (Q')

	Latch D transparente	Flip-flop D
Control	Habilitación (enable), por nivel	Reloj, por flanco
Detector de flancos	No tiene	Sí tiene
Comportamiento	Enable = 1: Q sigue a D. Enable = 0: Q se mantiene	Q toma el valor de D solo en el flanco positivo
Imagen	Una ventana abierta mientras dura el nivel	Una foto en el instante del flanco

Latch D
Transparente

¿Qué es el latch D transparente?

Respuesta: Es como el FF D pero **sin detector de flancos**; usa una entrada de **habilitación (enable)** en lugar del reloj. Con enable **en alto, Q sigue a D** (es «transparente»); con enable **en bajo, Q mantiene** el estado anterior.

Idea en una línea: Latch D: copia D mientras enable = 1. FF D: copia D solo en el flanco.

Para fijarlo: «Transparente» = mientras está habilitado, la salida es un vidrio: ves la entrada a través de ella.

FF
Asincrónicas

¿Qué son las entradas asincrónicas PRE y CLR?

Respuesta: Entradas que **no dependen del reloj**: **PRESET** lleva el FF a 1 y **CLEAR** lo lleva a 0. Son **predominantes**: ignoran las entradas sincrónicas (S, R, J, K, D). Suelen ser **activas en bajo**. Si ambas se activan a la vez, el estado es **inválido**.

Idea en una línea: PRE = 1 ya. CLR = 0 ya. Mandan sobre todo.

Para fijarlo: La barra sobre CLK, o la burbuja en el símbolo, indica que el FF se activa en **flanco descendente**. La burbuja en PRE o CLR indica **activa en bajo**.


Contador
Asíncrono

¿Cómo funciona un contador asíncrono con FF JK?

Respuesta: Con **J = K = 1**, cada FF **conmuta** en cada flanco. La salida de cada FF hace de reloj del siguiente, de modo que **cada FF divide la frecuencia por 2**. Con 3 FF hay 2^3 = 8 estados: es un contador **MOD-8**. Con un FF más, MOD-16. Su problema son los **retrasos de propagación acumulados**, porque los FF no cambian todos a la vez.

Idea en una línea: N flip-flops → 2^N estados → la frecuencia se divide por 2^N.

Para fijarlo: Mira el diagrama de tiempos de abajo: Q0 tiene la mitad de frecuencia que CLK, Q1 la mitad que Q0, y así sucesivamente.



Contador asíncrono MOD-8 con FF JK (J = K = 1, flanco descendente). Cada salida tiene la mitad de frecuencia que la anterior y la cuenta Q2Q1Q0 avanza de 000 a 111.

Contador
Síncrono

¿Qué resuelve un contador síncrono y cómo se hace un MOD menor que 2^N?

Respuesta: En el síncrono **todos los FF reciben el mismo reloj** y cambian a la vez, lo que elimina el retraso acumulado. Para un módulo menor, se detecta el estado de reinicio con una **compuerta NAND** conectada a los **CLR**. Ejemplo: MOD-6 se reinicia al llegar a 6 (110), con NAND de B y C.

Idea en una línea: Síncrono = un solo reloj para todos. MOD-N = NAND que detecta N y borra.

Para fijarlo: El estado N aparece solo un instante (un pico): el contador cuenta de 0 a N−1. Un contador **BCD** es MOD-10 (0 a 9).

CI
74ALS160-163

¿Qué características tiene el contador 74ALS161?

Respuesta: Contador síncrono de **4 bits**, **MOD-16** binario, sincronizado en **flanco positivo**. Salidas QD (MSB) a QA (LSB). **CLR asíncrono**: al pasar a bajo pone 0000. Entrada **LOAD activa en bajo** para cargar el valor de A, B, C, D. En cascada, la salida **RCO** se activa en 1111 (con ENT en alto) y habilita la siguiente etapa a través de su **ENT**.

Idea en una línea: 161 = MOD-16, CLR asíncrono, LOAD activo en bajo, RCO para cascada.

Para fijarlo: RCO = Ripple Carry Out, el «me llevo uno» de la suma: cuando la primera etapa llega a 1111, avisa a la siguiente.

Diseño
Excitación JK

¿Cuál es la tabla de excitación del flip-flop JK?

Respuesta: 0→0: J=0, K=x. 0→1: J=1, K=x. 1→0: J=x, K=1. 1→1: J=x, K=0. (x = no importa.)

Idea en una línea: Para subir hace falta J=1; para bajar hace falta K=1.

Para fijarlo: Solo importa **una** entrada por transición: si Q vale 0, mira J; si Q vale 1, mira K. La otra siempre es x.

Diseño
6 pasos

¿Cuál es el procedimiento para diseñar un contador síncrono?

Respuesta: 1) Determinar el número de FF y la secuencia deseada. 2) Dibujar el **diagrama de transición de estados** con todos los estados posibles. 3) Hacer la tabla **estado presente / estado siguiente**. 4) Añadir columnas J y K de cada FF con la **tabla de excitación**. 5) Obtener y **simplificar** la función lógica de cada J y K. 6) **Implementar** los circuitos.

Idea en una línea: Secuencia → diagrama → tabla → J/K → simplificar → circuito.

Para fijarlo: Más abajo tienes el ejemplo de la clase **resuelto paso a paso**. Hazlo tú primero tapando la solución.

Ejemplo de la clase resuelto: contador 0 → 1 → 2 → 3 → 4 → 0

Contador síncrono de 3 bits (C B A) que cuenta 000 a 100 y vuelve a 000. Los estados 101, 110 y 111 son indeseables y también van a 000. **Intenta completar las columnas J/K antes de mirarlas.**

C B A	Siguiente	JC KC	JB KB	JA KA
0 0 0	0 0 1	0 x	0 x	1 x
0 0 1	0 1 0	0 x	1 x	x 1
0 1 0	0 1 1	0 x	x 0	1 x
0 1 1	1 0 0	1 x	x 1	x 1
1 0 0	0 0 0	x 1	0 x	0 x
1 0 1	0 0 0	x 1	0 x	x 1
1 1 0	0 0 0	x 1	x 1	0 x
1 1 1	0 0 0	x 1	x 1	x 1

Funciones simplificadas (las x se usan como comodines): **JA = C'**, **KA = 1** (la clase lo señala) · **JB = A·C'**, **KB = A + C** · **JC = A·B**, **KC = 1**. Comprobación: desde 011, JC = 1·1 = 1 → C sube a 1; KB = 1 → B baja; KA = 1 → A baja. Resultado 100, correcto.

Ejemplo de diseño con el 74161: cuándo cargar y cuándo contar

En el primer ejemplo de diseño, la máquina avanza 00 → 01 → 10 → 11 → 00 con IN = 1 y se queda en su estado con IN = 0. En la tabla de la clase, **LD = 1 indica «cargar»**: con IN = 0 se recarga el mismo estado (se queda quieta), y con IN = 1 en el estado 11 se carga 00. En los demás casos el contador simplemente cuenta. Así se obtiene LD = IN' + QB·QA. Como la entrada LOAD del 74161 es **activa en bajo**, al pin se le aplica la negación: **(IN' + QB·QA)'**, que es la expresión de la diapositiva.

Registro
4 tipos

¿Cómo se clasifican los registros de desplazamiento?

Respuesta: Según cómo entran y salen los datos: **PIPO** (paralelo-paralelo), **SISO** (serie-serie), **PISO** (paralelo-serie) y **SIPO** (serie-paralelo).

Idea en una línea: Primera letra = cómo entra; tercera = cómo sale.

Para fijarlo: P = paralelo (todos los bits a la vez), S = serie (un bit por pulso de reloj). Lee las siglas como «entra... sale...».

Registros de circuito integrado

CI	Tipo	Lo que tienes que recordar
74ALS174	PIPO	Carga paralela en flanco ascendente. MR (Master Reset) asíncrono pone todo a 0.
74ALS166	SISO	Entra por SER (QA) y sale por QH. También carga en paralelo. SH/LD' = 1 desplaza, 0 carga. CLK INH = 1 inhibe.
74ALS165	PISO	Ocho FF. Entrada serie DS y paralela P0-P7. Carga paralela **asíncrona**, desplazamiento **síncrono**. CP INH inhibe el reloj.
74ALS164	SIPO	La entrada serie es la AND de A y B (símbolo &). Desplaza en flanco positivo. MR asíncrono.
74ALS194	Universal, 4 bits	Entradas paralelas A-D, serie SRSI (derecha) y SLSI (izquierda). Modo con S1 S0: 00 retiene, 01 derecha, 10 izquierda, 11 carga.
74ALS173	PIPO + triestado	4 bits. Modos carga y retención. Salidas a búferes triestado para conectarse a un bus.
74ALS373	Latch triestado	Se usa como puerto de entrada y de salida conectado a un bus.

Bus
Triestado

¿Cómo funciona un bus de datos con registros triestado (74ALS173)?

Respuesta: El 74ALS173 es un registro **PIPO de 4 bits** con salidas a **búferes triestado**. Tiene dos modos: **carga** (D0-D3 pasan a los FF en el flanco ascendente) y **retención**. En un bus, **solo un registro puede tener la salida habilitada** (OE); los demás quedan en **alta impedancia (Hi-Z)**. Si no, hay **colisión de bus**: niveles inciertos y posible daño a los búferes.

Idea en una línea: Un solo registro «habla» en el bus; los demás se desconectan (Hi-Z).

Para fijarlo: Analogía: una reunión con un solo micrófono abierto. OE = abrir el micrófono; IE = escuchar y anotar.

Autoevaluación de la unidad 3 (respuestas en el solucionario)
1. ¿Qué diferencia a Moore de Mealy?
2. ¿Qué hace un FF JK con J = K = 1?
3. ¿Cuántos FF necesita un contador MOD-12?
4. ¿Qué es una colisión de bus?

3. Herramientas de memoria

Pares que suelen confundirse

Se confunde…	…con…	La diferencia
Velocidad interna	Velocidad FSB	Interna: dentro del micro. FSB: entre micro y placa base.
Caché L1	Caché L2	L1 más cerca, más chica y más rápida. L2 más grande y algo más lenta.
ROM	RAM	ROM: solo lectura, no volátil. RAM: lectura y escritura, volátil.
Caché	RAM	Son parecidas; la caché es SRAM rápida y cara, ubicada entre CPU y RAM.
Combinacional	Secuencial	Combinacional: solo entradas actuales. Secuencial: también las pasadas, porque tiene memoria.
Moore	Mealy	Moore: salida = f(estado). Mealy: salida = f(estado, entradas).
Latch	Flip-flop	Latch: actúa por nivel. Flip-flop: actúa por flanco.
Latch NAND	Latch NOR	NAND: entradas activas en bajo, 00 ambiguo. NOR: activas en alto, 11 ambiguo.
FF SR	FF JK	Con 11, el SR queda ambiguo y el JK conmuta.
Entradas sincrónicas	Entradas asincrónicas	Sincrónicas (S, R, J, K, D) esperan el reloj. Asincrónicas (PRE, CLR) actúan ya.
Contador asíncrono	Contador síncrono	Asíncrono: cada FF dispara al siguiente. Síncrono: un reloj común para todos.
PISO	SIPO	PISO: entra paralelo, sale serie. SIPO: entra serie, sale paralelo.

Mnemotecnias y fórmulas

Recurso	Qué recuerda	Clase
R-I-C	Funciones del micro: Recupera, Interpreta, Cumple instrucciones	8
OR = unión · AND = intersección	Operaciones lógicas entre conjuntos	8
286 → 386 → 486: 1982, 1985, 1989	Uno cada 3-4 años; Pentium en 1993	8
N-S-I-H	Generaciones Core: Nehalem (2008), Sandy (2011), Ivy (2012), Haswell (2013)	8
«**R**osa **C**ome **P**an **S**in **A**zúcar **R**efinado»	Jerarquía: Registros, Caché, Principal, Secundaria, Auxiliar, Red	9
RAM volátil = se evapora	Sin energía, los datos se pierden	9
X entra · Y sale · Z recuerda	Elementos de la FSM; δ próximo estado, λ salida	10
«M**oo**re, s**o**l**o** estad**o**» · «M**e**aly m**e**zcla **e**ntradas»	Diferencia entre las dos máquinas	10
Para subir, J; para bajar, K	Tabla de excitación JK: la otra entrada es x	10
N FF → 2^N estados	Módulo máximo y división de frecuencia ($f \div 2^N$)	10

Recurso	Qué recuerda	Clase
FF necesarios = menor N con $2^N \geq$ módulo	MOD-6 y MOD-8: 3 FF · MOD-10 y MOD-16: 4 FF	10
Primera letra entra, última sale	PIPO, SISO, PISO, SIPO	10

4. Práctica activa

Haz los ejercicios **sin mirar las fichas**. Corrige con el solucionario y vuelve a la ficha de cada error.

Ejercicio 1 · Completa los espacios

1. El microprocesador es un chip de _____ que contiene circuitos integrados y _____.
2. Las operaciones lógicas OR y AND equivalen a la _____ y la _____ de conjuntos.
3. El nombre correcto del coprocesador matemático es _____, unidad de coma flotante.
4. La velocidad de comunicación entre micro y placa base se llama velocidad externa o _____.
5. El primer microprocesador comercial fue el _____ en el año _____.
6. La memoria, acoplada a la CPU, implementa el modelo de arquitectura de _____, usado desde los años _____.
7. Cada posición de memoria se identifica con una _____ y almacena un _____.
8. La RAM es _____: al apagar la computadora, los datos se _____.
9. La caché es una memoria de tipo _____ (SRAM), rápida pero _____.
10. En la jerarquía de memorias, hacia arriba aumentan la _____ y el _____.
11. En la máquina de _____, las salidas dependen solo del estado: Y = λ(Z).
12. El latch SR con compuertas NAND tiene entradas activas en _____.
13. En el flip-flop JK, con J = K = 1, la salida _____.
14. Con N flip-flops, un contador binario tiene _____ estados.
15. Las entradas asincrónicas PRESET y CLEAR son _____ y pueden ignorar las entradas sincrónicas.
16. Un registro que recibe un bit por pulso y entrega todos a la vez es de tipo _____.

Ejercicio 2 · Verdadero o falso. Si es falso, corrígelo

Afirmación	V / F
1. La FPU siempre estuvo integrada dentro del microprocesador.	
2. La caché L2 es más grande pero algo menos rápida que la L1.	
3. La velocidad interna del micro suele ser menor que la del bus FSB.	
4. La ROM puede ser escrita por el usuario y se borra al apagar.	
5. El sistema operativo se carga en la RAM al encender la computadora.	
6. Un fallo de caché se resuelve trayendo un bloque desde la memoria principal.	
7. La memoria en la red es la más rápida de la jerarquía.	
8. En un circuito secuencial, la salida depende solo de las entradas actuales.	
9. Una FSM puede estar en dos estados a la vez.	
10. En el latch SR con NOR, S = R = 1 es el estado ambiguo.	
11. El latch D copia la entrada solo en el flanco de subida.	
12. En un contador asíncrono, todos los FF cambian exactamente al mismo tiempo.	
13. El 74ALS161 tiene un CLR síncrono.	
14. En un bus, varios registros triestado pueden tener la salida habilitada a la vez sin problema.	

Ejercicio 3 · Ordena en el tiempo

Ordena del más antiguo al más reciente y escribe el año: Pentium III · Intel 4004 · 80386 · Core 2 Duo · Haswell · Pentium · 8086 · Sandy Bridge.

Ejercicio 4 · Ordena la jerarquía

Ordena de la más rápida a la de mayor capacidad: memoria secundaria · registros · memoria en la red · memoria principal · caché · memoria auxiliar.

Ejercicio 5 · Trazas de biestables

5.1 FF JK, Q inicial = 0. Pares (J, K) en flancos sucesivos: (1,0) · (0,0) · (1,1) · (1,1) · (0,1) · (1,1). Escribe Q después de cada flanco.

5.2 FF D, Q inicial = 0. D en los flancos positivos: 1 · 1 · 0 · 1 · 0 · 0. Escribe Q después de cada flanco.

5.3 Latch SR con NOR, Q inicial = 0. Secuencia (S, R): (1,0) · (0,0) · (0,1) · (0,0). ¿Qué vale Q en cada paso?

5.4 Latch SR con NAND. ¿Qué ocurre con S' = 0 y R' = 1? ¿Y con S' = R' = 0?

5.5 FF JK con flanco descendente, PRE y CLR activos en bajo. J = K = 1 y en un momento CLR = 0. ¿Qué pasa con Q?

Ejercicio 6 · Contadores

6.1 Un contador asíncrono de 4 FF recibe un reloj de 16 kHz. ¿Qué módulo tiene y qué frecuencia sale del último FF?

6.2 ¿Cuántos flip-flops necesitas para un contador MOD-10 (BCD)? ¿En qué estado debe reiniciarse?

6.3 En el contador MOD-6 de la clase, ¿por qué la NAND usa solo las salidas B y C?

6.4 Un 74ALS161 con CLR = 1 y LOAD = 0 recibe un flanco positivo, con DCBA = 1100. ¿Qué valor toma?

6.5 Se conectan dos 74ALS161 en cascada. ¿Cuántos estados tiene el conjunto y qué señal une las etapas?

Ejercicio 7 · Registros y bus

7.1 Clasifica: 74ALS174, 74ALS166, 74ALS165, 74ALS164.

7.2 En el 74ALS166, ¿qué hacen SH/LD' = 1 y CLK INH = 1?

7.3 En el 74ALS165, ¿la carga paralela y el desplazamiento son síncronos o asíncronos?

7.4 En el 74ALS194, ¿qué modo corresponde a cada combinación de S1 S0?

7.5 Bus con tres 74ALS173 (A, B, C). ¿Qué señales necesitas para transferir [A] → [C]?

Ejercicio 8 · Preguntas de desarrollo

8.1 Explica con tus palabras por qué existe la memoria caché. Usa los conceptos de velocidad interna, FSB y jerarquía de memorias.

8.2 Relaciona las tres clases: ¿qué tienen que ver los flip-flops con la memoria caché y los registros del microprocesador?

8.3 En el ejemplo de diseño 2 de la clase 10, la salida Q1 está escrita dentro de cada estado. ¿Es una máquina de Mealy o de Moore? Justifica.

5. Tarjetas de repaso

Dobla la hoja por la línea central o tapa la columna derecha. Responde y marca el resultado en la tabla de control.

Pregunta	Respuesta (tápala)
[Clase 8] ¿Qué es el microprocesador?	Chip de silicio + transistores = cerebro que ejecuta programas.
[Clase 8] ¿Cuáles son las funciones del microprocesador?	Busca, entiende y ejecuta instrucciones; calcula y compara.
[Clase 8] ¿Qué es la memoria caché del micro y qué niveles tiene?	Caché = atajo para no esperar a la RAM. L1 más rápida y chica; L2 más grande y lenta.
[Clase 8] ¿Qué es el coprocesador matemático?	FPU = calculadora de decimales, hoy integrada en el micro.
[Clase 8] ¿Para qué sirve el encapsulado?	Protege, da firmeza y conecta.
[Clase 8] ¿Por qué es fundamental el disipador de calor?	Corriente → calor → menos vida útil → destrucción.
[Clase 8] ¿Qué son los registros?	Registros = la memoria más chica y rápida, dentro del micro.
[Clase 8] ¿Qué función cumple la memoria para el procesador?	La memoria es la mesa de trabajo del procesador.
[Clase 8] ¿Cuáles son las dos velocidades de un microprocesador?	Interna = lo rápido que piensa. Externa (FSB) = lo rápido que habla con la placa.
[Clase 9] ¿Qué es la memoria?	Almacén temporal de instrucciones y resultados para la CPU.
[Clase 9] ¿Qué papel cumple la memoria en el modelo de computadora?	CPU + memoria = arquitectura de von Neumann (desde 1940).
[Clase 9] ¿Cuál es el proceso completo para que la CPU realice una operación?	Entrada → memoria → ejecución → memoria → salida.
[Clase 9] ¿Cómo se organiza internamente la memoria?	Cada casilla tiene una dirección y guarda 1 byte (8 bits).
[Clase 9] ¿Qué es la memoria ROM?	ROM: solo lectura, de fábrica, no se borra al apagar.
[Clase 9] ¿Qué es la memoria RAM?	RAM: memoria de trabajo, volátil, se borra al apagar.
[Clase 9] ¿En qué tres tipos se clasifica la RAM según la clase?	Caché, módulo RAM y RAM de video.
[Clase 9] ¿Qué es la memoria caché y dónde se sitúa?	Caché = SRAM rápida y cara entre CPU y RAM.
[Clase 9] ¿Qué es un fallo de caché?	No está en la caché → se trae un bloque desde la RAM.
[Clase 9] ¿Por qué hace falta la caché si ya existe la RAM?	El micro es más rápido que la RAM; la caché evita que espere.
[Clase 9] ¿Cuál es la jerarquía de memorias?	Arriba: rápido y caro. Abajo: grande y lejano.
[Clase 10] ¿Qué es un circuito secuencial?	Secuencial = combinacional + memoria + reloj.

Pregunta	Respuesta (tápala)
[Clase 10] ¿Qué función cumple la señal de reloj (CLK)?	El reloj es el director de orquesta: marca cuándo leer y cuándo cambiar.
[Clase 10] ¿Qué es una máquina de estados finitos y cuáles son sus elementos?	X entra, Z recuerda, Y sale; δ calcula el próximo estado y λ la salida.
[Clase 10] ¿Cuáles son los bloques del modelo general?	D.P.E. → E.M. → D.S.; solo el E.M. tiene reloj.
[Clase 10] ¿Qué caracteriza a la máquina de Moore?	Moore: salida = f(estado).
[Clase 10] ¿Qué caracteriza a la máquina de Mealy?	Mealy: salida = f(entradas, estado).
[Clase 10] ¿Cómo se consigue almacenar un valor con lógica combinacional?	Memoria = compuertas realimentadas.
[Clase 10] ¿Cómo funcionan los latch SR con NAND y con NOR?	NAND: activo en bajo. NOR: activo en alto. Son espejos.
[Clase 10] ¿Qué es un flip-flop y en qué se diferencia de un latch?	Latch = responde a un nivel. Flip-flop = responde a un flanco.
[Clase 10] ¿Cómo funcionan los flip-flops SR, JK y D?	JK = SR sin estado prohibido (11 conmuta). D = copia D en el flanco.
[Clase 10] ¿Qué es el latch D transparente?	Latch D: copia D mientras enable = 1. FF D: copia D solo en el flanco.
[Clase 10] ¿Qué son las entradas asincrónicas PRE y CLR?	PRE = 1 ya. CLR = 0 ya. Mandan sobre todo.
[Clase 10] ¿Cómo funciona un contador asíncrono con FF JK?	N flip-flops → 2^N estados → la frecuencia se divide por 2^N.
[Clase 10] ¿Qué resuelve un contador síncrono y cómo se hace un MOD menor que 2^N?	Síncrono = un solo reloj para todos. MOD-N = NAND que detecta N y borra.
[Clase 10] ¿Qué características tiene el contador 74ALS161?	161 = MOD-16, CLR asíncrono, LOAD activo en bajo, RCO para cascada.
[Clase 10] ¿Cuál es la tabla de excitación del flip-flop JK?	Para subir hace falta J=1; para bajar hace falta K=1.
[Clase 10] ¿Cuál es el procedimiento para diseñar un contador síncrono?	Secuencia → diagrama → tabla → J/K → simplificar → circuito.
[Clase 10] ¿Cómo se clasifican los registros de desplazamiento?	Primera letra = cómo entra; tercera = cómo sale.
[Clase 10] ¿Cómo funciona un bus de datos con registros triestado (74ALS173)?	Un solo registro «habla» en el bus; los demás se desconectan (Hi-Z).

6. Control de repasos

Marca en cada repaso: ✓ lo sé completo · ~ parcial · ✗ no lo sé.

Clase	Tema	Repaso 1	Repaso 2	Repaso 3
Clase 8	Micro: Definición			
Clase 8	Micro: Funciones			
Clase 8	Parte: Caché			
Clase 8	Parte: FPU			
Clase 8	Parte: Encapsulado			
Clase 8	Parte: Disipador			
Clase 8	Parte: Registros			
Clase 8	Parte: Memoria			
Clase 8	Velocidad: Interna / FSB			
Clase 9	Memoria: Definición			
Clase 9	Memoria: Von Neumann			
Clase 9	Memoria: Funcionamiento			
Clase 9	Memoria: Posiciones			
Clase 9	Tipo: ROM			
Clase 9	Tipo: RAM			
Clase 9	Tipo: RAM: 3 tipos			
Clase 9	Caché: Definición			
Clase 9	Caché: Fallo			
Clase 9	Caché: Para qué sirve			
Clase 9	Jerarquía: 6 niveles			
Clase 10	Secuencial: Definición			
Clase 10	Secuencial: Reloj			
Clase 10	FSM: Elementos			
Clase 10	FSM: Modelo general			
Clase 10	FSM: Moore			
Clase 10	FSM: Mealy			
Clase 10	Memoria: Celda básica			
Clase 10	Latch: SR			
Clase 10	FF: Definición			
Clase 10	FF: SR, JK y D			
Clase 10	Latch D: Transparente			
Clase 10	FF: Asincrónicas			
Clase 10	Contador: Asíncrono			

Clase	Tema	Repaso 1	Repaso 2	Repaso 3
Clase 10	Contador: Síncrono			
Clase 10	CI: 74ALS160-163			
Clase 10	Diseño: Excitación JK			
Clase 10	Diseño: 6 pasos			
Clase 10	Registro: 4 tipos			
Clase 10	Bus: Triestado			
Clase 8	línea de tiempo			
Clase 8	modelos y rasgos			
Clase 10	tablas de biestables			
Clase 10	diagrama de tiempos MOD-8			
Clase 10	ejemplo de diseño JK			
Clase 10	registros de CI			

7. Solucionario

Autoevaluaciones

Unidad 1 · Clase 8

1. Caché, coprocesador matemático (FPU), encapsulado, disipador de calor, registros y memoria.
2. La interna es la del micro por dentro; la FSB, la de comunicación entre micro y placa base.
3. El Intel 4004, en 1971.

Unidad 2 · Clase 9

1. La RAM pierde los datos sin energía; la ROM conserva lo grabado por el fabricante al apagar.
2. El dato no está en la caché; se trae un bloque desde la memoria principal.
3. Registros, caché, principal, secundaria, auxiliar y red.

Unidad 3 · Clase 10

1. En Moore la salida depende solo del estado; en Mealy, del estado y de las entradas.
2. Conmuta: Q pasa a su complemento en cada flanco activo.
3. Cuatro, porque $2^3 = 8$ no alcanza y $2^4 = 16$ sí.
4. Dos o más registros con la salida habilitada a la vez en el mismo bus.

Ejercicio 1 · Completa los espacios

1. silicio · transistores (clase 8)
2. unión · intersección (clase 8)
3. FPU (clase 8)
4. de bus, FSB (clase 8)
5. Intel 4004 · 1971 (clase 8)
6. von Neumann · 1940 (clase 9)
7. dirección de memoria · byte (clase 9)
8. volátil · pierden (clase 9)
9. estático · cara (clase 9)
10. velocidad · costo (clase 9)
11. Moore (clase 10)
12. bajo (clase 10)
13. conmuta (clase 10)
14. 2^N (clase 10)
15. predominantes (clase 10)
16. SIPO, serie-paralelo (clase 10)

Ejercicio 2 · Verdadero o falso

1. Falso. Antiguamente estaba en un chip externo.
2. Verdadero.
3. Falso. La interna es mucho mayor (por ejemplo, 800 MHz frente a 100 MHz).
4. Falso. Es de solo lectura y no se borra al apagar.
5. Verdadero.
6. Verdadero.
7. Falso. Es la de mayor capacidad y la más lejana a la CPU; la más rápida son los registros.
8. Falso. Depende de las entradas actuales y pasadas (eso es combinacional).
9. Falso. Nunca puede estar en más de un estado a la vez.
10. Verdadero.
11. Falso. Eso es el FF D; el latch copia mientras enable está en alto.
12. Falso. Eso es el síncrono; en el asíncrono se acumulan los retrasos de propagación.
13. Falso. Su CLR es asíncrono: pone 0000 de inmediato.
14. Falso. Se produce una colisión de bus.

Ejercicio 3 · Línea de tiempo

Intel 4004 (1971) · 8086 (1978) · 80386 (1985) · Pentium (1993) · Pentium III (1999) · Core 2 Duo (2006) · Sandy Bridge (2011) · Haswell (2013).

Ejercicio 4 · Jerarquía

Registros · caché · memoria principal · memoria secundaria · memoria auxiliar · memoria en la red.

Ejercicio 5 · Trazas de biestables

5.1 1 · 1 · 0 · 1 · 0 · 1 (set, sin cambio, conmuta, conmuta, reset, conmuta).

5.2 1 · 1 · 0 · 1 · 0 · 0 (Q copia D en cada flanco).

5.3 1 (SET) · 1 (sin cambio) · 0 (RESET) · 0 (sin cambio).

5.4 S' = 0, R' = 1 → SET (Q = 1). S' = R' = 0 → estado ambiguo.

5.5 Q pasa a 0 de inmediato, sin esperar al reloj: CLR es asíncrono y predomina sobre J y K.

Ejercicio 6 · Contadores

6.1 MOD-16. 16 kHz ÷ 16 = 1 kHz.

6.2 4 FF ($2^3 = 8$ no alcanza). Se reinicia al llegar a 10 = 1010, con una NAND de Q3 y Q1 conectada a CLR.

6.3 Porque 6 = 110 es el primer estado de la cuenta con B = 1 y C = 1 a la vez. Al detectarlo, la NAND pasa a 0 y borra todos los FF.

6.4 Carga 1100 (12): LOAD es activo en bajo. Desde ahí sigue contando 13, 14, 15 y vuelve a 0.

6.5 $2^8 = 256$ estados (8 bits). RCO de la primera etapa va a ENT de la segunda.

Ejercicio 7 · Registros y bus

7.1 174: PIPO. 166: SISO (también admite carga paralela). 165: PISO. 164: SIPO.

7.2 SH/LD' = 1: desplazamiento en serie. CLK INH = 1: inhibe el desplazamiento y la carga.

7.3 La carga paralela es asíncrona; el desplazamiento en serie es síncrono.

7.4 00 retención · 01 desplazamiento a la derecha (entra por SRSI) · 10 desplazamiento a la izquierda (entra por SLSI) · 11 carga paralela.

7.5 Habilitar la salida de A ($OE'_A = 0$) y la entrada de C ($IE'_C = 0$). Las demás OE' e IE' en 1. El dato pasa en el flanco positivo de reloj.

Ejercicio 8 · Desarrollo

8.1 El micro trabaja mucho más rápido que la RAM y que el bus que los comunica. Sin caché, el micro esperaría cada dato. La caché es una SRAM rápida y cara situada entre ambos, con los datos que probablemente se usarán. Por eso está en la jerarquía justo debajo de los registros.

8.2 Los registros del micro son grupos de flip-flops. La caché es SRAM, cuyas celdas son biestables realimentados, como el latch. Los circuitos secuenciales son el «ladrillo» de la memoria rápida.

8.3 Es de **Moore**: Q1 depende solo del estado (st0 y st1 → 0; st2 y st3 → 1), no de A ni de B.

> **Último consejo:** antes del examen, dibuja de memoria en una hoja la jerarquía de memorias, el modelo D.P.E. → E.M. → D.S. y la tabla de excitación JK. Si puedes hacerlo en dos minutos, tienes la base de las tres clases.