# 计算机系统结构实验 lab01 Flowing light

徐阳 521021910363 2023 年 3 月 15 日

#### 目录

目录	<u> </u>	2
1.	摘要	2
2.	实验目的	2
3.	原理分析	2
4.	功能实现	2
5.	结果验证	3
5	.1 仿真模拟	3
5	.2 管脚约束与上板验证	5
6.	总结与反思	7

## 1. 摘要

本实验中,我们实现了 FPGA 基础实验中 LED 流水灯的设计,初步了解了 Vivado 软件的使用和 Verilog 语言的基础语法,学习了如何通过 Vivado 软件平台仿真,并在 FPGA 器件上进行了验证。

### 2. 实验目的

- (1) 熟悉 Xilinx 逻辑设计工具 Vivado 软件开发环境;
- (2) 了解硬件描述语言 Verilog, 进行简单的逻辑设计;
- (3) 理解流水灯实现原理, 实现 flowing light, 使用软件仿真验证正确性;
- (4) 学习使用 I/O Planning 添加管脚约束,上板验证正确性;
- (5) 熟悉系统硬件开发的基本实验流程。

## 3. 原理分析

实验要求实现 LED 流水灯器件,该器件在每个周期的时钟上升沿时计数器加 1 ,当计数器达到最大值时,通过位移操作使 8 个 LED 灯依次轮流亮灭;该器件还支持接收 reset 信号对 LED 灯进行初始化与复位。

Vivado 软件中的工程文件由源文件(\*\*.v)、激励文件(\*\*.v)、管脚约束文件(\*\*.xdc)构成.

## 4. 功能实现

flowing\_light.v 的关键代码如下,定义了两个寄存器数据类型, cnt\_reg 用来计数, light\_reg 用来点灯。

从仿真 0 时刻开始循环执行 always 行为语句模块,posedge 指在 clock 上升沿的时候执行该模块,always 模块并行执行。

在第一个 always 模块中,当 reset 信号为 1 时,清零重置 cnt\_reg 计数器,否则正常更

新 cnt\_reg。

在第二个 always 模块中,当 reset 信号为 1 时,将 LED 灯状态重置,计数器达到特定值后,重置计数器,对 light\_reg 进行左移操作,实现灯的轮流亮灭。

```
reg [23 : 0] cnt_reg;
29
               reg [7 : 0] light_reg;
30
31 🖨
                always @ (posedge clock)
32 🖨
                    begin
      0
33 ⊡
                        if (reset)
       0
34
                            cnt_reg <= 0;</pre>
35
                        else
       0
36 🖨
                            cnt_reg <= cnt_reg + 1;</pre>
37 🗀
                    end
38 🖨
      0
                always @ (posedge clock)
39 🖨
                    begin
      0
                        if (reset)
40 🖯
       0
                            light_reg <= 8'h<mark>01</mark>;
41
42 🖨
      0
                        else if (cnt_reg = 2'h^3)
43 🖯
                            begin
       0
44
                                 cnt_reg <= 0;
      0
                                 if (light_reg = 8'h80)
45 🖨
       0
                                     light_reg \le 8' h_01;
46
47
                                 else
      0
48 🗀
                                     light_reg <= (light_reg << 1);
49 🖨
                                 end
50 🖨
                        end
                assign led = light_reg;
51
52 🖨
           endmodule
```

在仿真中,为使实验结果明显,我们将寄存器最大值减小为 2'h3, 而在上板验证中为 24'hffffff。

实现 flowing\_light.v 后,添加激励文件 flowing\_light\_tb.v 用于仿真测试,添加管脚约束文件 lab01\_xdc.xdc 用于上板验证

### 5. 结果验证


# 5.1 仿真模拟

我们按实验指导书编写激励文件如下,可以看出时钟周期是 20 个时间单位。

```
23 Ö
           module flowing_light_tb(
24
               );
25
26
           reg clock;
27
           reg reset;
28
           wire [7:0] led;
29
30
           flowing_light u0(
31
                 .clock(clock),
32
                 .reset(reset),
33
                 .led(led));
34
35
           parameter PERIOD = 5;
36
37
38
       always #(PERIOD*2) clock = !clock;
39
40 ⊝
           initial begin
                clock = 1'b0;
41
       0
               reset = 1'b0:
42
       0
               \#(PERIOD*2) reset = 1'b1;
43
               \#(PERIOD*4) reset = 1'b0;
44
45
               //#580; reset = 1'b1;
46
           end.
47 🖯
48 🖨
           endmodule
```

仿真结果如下,可见我们完成了 LED 流水灯功能的实现,仿真结果正确。






## 5.2 管脚约束与上板验证

上板验证时,按实验指导书,代码需要做细节修改如下,添加了拆分时钟

```
23 - module flowing_light(
24
          input clock_p,
          input clock_n,
25
          input clock,
26
          input reset,
27
          output [7:0] led
28
29
30
          reg [23 : 0] cnt_reg;
31
          reg [7 : 0] light_reg;
32
33
34
          IBUFGDS IBUFGDS_inst (
35
               .0(CLK_i),
                .I(clock_p),
36
                .IB(clock_n)
37
                );
38
39
40 □
          always @ (posedge CLK_i)
              begin
41 🖨
                  if (!reset)
42 🖨
                      cnt_reg <= 0;
43
44
45 🖨
                      cnt_reg <= cnt_reg + 1;</pre>
              end
46 🖯
          always @ (posedge CLK_i)
47 🖯
48 🖨
              begin
49 🖨
                 if (!reset)
                     light_reg <= 8' h01;
50 ;
                  else if (cnt_reg = 2'h_3)
51 🖯
52 🖨
                     begin
                         cnt_reg <= 0;
53
                         if (light_reg = 8'h80)
54 🖯
                             light_reg <= 8' h01;
55
                         else
56
57 🖨
                             light_reg <= (light_reg << 1);
                         end
58 (-)
59 🖒
                  end
          assign led = light_reg;
60 ¦
61 endmodule
```

接着添加管脚约束文件,可以使用 Vivado 的 I/O Planning 功能,也可手动添加管脚约束 xdc 文件,本次实验中,手动添加管脚约束文件如下,



下载代码至 FPGA 烧写, 成功实现 LED 流水灯功能。



# 6. 总结与反思

本次实验是我接触 FPGA、Vivado 的第一节课,作为一个初学者,我在这次实验中对 Xilinx 逻辑设计工具 Vivado 软件开发环境和 Verilog 语言有了一个初步的认识,基本掌握了 Verilog 语言的基础语法。同时我还学习了在 Vivado 平台仿真验证并上板实现的过程。感谢老师与助教提供的教学、指导答疑以及实验资源,感谢各位同学在实验过程中提供的帮助。