Department of Computer Science & Engineering



计算机系统结构实验指导书-LAB1

1. OVERVIEW

1.1 实验名称

FPGA 基础实验: LED Flow Water Light

1.2 实验目的

- 1. 掌握 Xilinx 逻辑设计工具 Vivado 的基本操作
- 2. 掌握使用 Verilog HDL 进行简单的逻辑设计
- 3. 掌握功能仿真
- 4. 使用 1/0 Planing 添加管脚约束
- 5. 生成 Bitstream 文件
- 6. 上板验证
- **1.3** 实验预计时间 120分钟
- 1.4 实验报告与验收办法
 - 1) 实验报告和工程文件在第十一周星期二晚上 23 点前提交
- 2) 无法验收,但报告中需有仿真结果的截图和实验过程中有收获的心得或反思文字

PS: 1) 云主机只有 C 盘可用, 可事先在 C 盘建立一个工作目录, 比如: C:\Archlabs 文件 夹, 用于存放实验工程文件和预先给定的 IP 核等数据

2)本实验1和实验2皆是按部就班的验证实验,只要认真细致按照指导步骤都能得出实验结果(用于观察分析的仿真波形图),目的是通过简单的基础实验熟悉实验开发环境、用硬件描述语言来设计基本逻辑、通过仿真检验电路设计是否预期,掌握硬件开发的基本实验流程

2. EXPERIMENTAL STEPS

2.1 新建工程

1. 启动桌面 Vivado 2018.3 开发工具或点击左下角窗口选择 Xilinx Design Tools-> Vivado 2018.3,如图所示



图 2-1 运行 Vivado

2. 点击 Create Project




图 2-2 新建工程

3. 弹出 New Project 向导,由此建立一个新工程,点击 Next




图 2-3 新建工程向导

4. 输入工程名称 lab01,建议工程存放位置 E:/Archlabs,确认勾选 Create project subdirectory 后,点击 Next

PS: 工程名称和存储路径中不能出现中文和空格,建议工程名称以字母、数字、下划线来组成




图 2-4 工程名称和路径

5. 选择 RTL Project 工程类型,勾选 Do not specify sources at this time 在创建工程时不决定 sources 文件,点击 Next




图 2-5 RTL 工程

6. 选择 SWORD4.0 的 FPGA 参数: Family 选 Kintex-7, Package 选 ffg676, Speed grade 选-2; 接着具体型号中选 xc7k325tffg676-2, 点击 Next




图 2-6 FPGA 型号参数

7. 弹出新工程信息综述,点击 Finish 结束工程创建



图 2-7 新建工程完毕

2.2 Vivado 整体界面

如图 2-8 是 Vivado2018.3 的整体界面,大致分为四个区:

- 1. 左侧区 Flow Navigator 包含整个开发流程,像 Project Settings、Run Simulation、Run Synthesized 和 Generate Bitstream 等;
- 2. 中间区 通常显示当前工程包含的文件树结构,提供工程文件的管理;
- 3. 右侧区 会显示工程信息、打开的编辑文件等;
- 4. 下部区 显示各种信息状态。




图 2-8 是 Vivado2018.3 的整体界面

PS: 上图部分功能区域会随当前进行的操作而显示不同的内容

2.3 添加文件

1. 如下图,点击左侧区 Flow Navigator 下的 Project Manager->Add Sources 或中间区 Sources 的 "+"号,打开 Add Sources 对话框






图 2-8 添加文件


2. 选择第二项 Add or Create Design Sources,用来添加或新建 Verilog HDL 源文件,点击 **Next**




3. 若已有代码模块文件或 IP 核文件,可选 Add Files 以添加所需文件。本实验这处是要新建代码文件,故选择 Create File 项:




4. 弹框 Create Source File 中 文件名输入 flowing_light, 点击 OK




5. 点击 Finish



6. 在弹出的 Define Module 中的 I/O Port Definition,输入设计模块所需的端口,并设置端口方向,若端口为总线型,勾选 Bus 选项,并由 MSB 和 LSB 确定总线宽度;完成后点击 OK



7. 新建的 flowing_light 文件显示在 Sources 中的 Design Sources 下;




8. 双击 flowing_ligh,添加如下设计代码(模块中文件默有的信息和代码不要删除),并点击保存按钮


```
2
         reg [23 : 0] cnt_reg;
 3
        reg [7:0] light reg;
 4
         always @ (posedge clock)
 5
            begin
 6
                  if (reset)
                      cnt_reg <= 0;
 8
                  else
                     cnt_reg <= cnt_reg + 1;</pre>
 9
10
             end
11
         always @ (posedge clock )
12
                begin
13
                    if (reset)
14
                          light reg <= 8'h01;
15
                    else if (cnt reg == 24'hffffff)
16
                         begin
                            if (light_reg == 8'h80)
17
                                light_reg <= 8'h01;
18
19
                            else
20
                                light reg <= light reg << 1;
21
                         end
22
                 end
23
         assign led = light reg;
```

2.4 功能仿真


1. 创建激励测试文件。在中间区 Source 中右击选择 Add Source 或于左侧区 PROJEU MAHAGER 下选择 Add Source




2. 在 Add Source 中选择第三项 Add or Create Simulation Source, 点击 Next




3. 选择 Create File 创建一个仿真激励文件




4. 输入激励文件名称可以是 flowing_light_tb, 点击 OK



5. 完成之后点击 Finish, 创建激励文件是不需要对外端口, 再点击 OK



6. 在弹出的对话框中点击 Yes



7. 在 Source 区 Simulation Sources 下,打开仿真测试文件 flowing_light_tb,在 其中对要进行仿真的模块作实例化<mark>并编写激励代码(并点击保存),</mark>如下 图所示

```
2
          clock;
     req
3
     reg reset;
4
     wire [7:0] led;
5
6
     flowing light u0(
7
          .clock(clock),
8
           .reset (reset),
9
          .led(led));
10
11
     parameter PERIOD= 10;
12
13
     always #(PERIOD*2) clock = !clock;
14
15
     initial begin
16
        clock = 1'b0;
17
        reset = 1'b0;
18
        #(PERIOD*2) reset = 1'b1;
19
        #(PERIOD*4) reset = 1'b0;
20
21
        //#580; reset = 1'b1;
22
     end
```

8. 在左侧 Flow Navigator 中点击 Simulation 下的 Run Simulation 选项,并选择 Run Behavioral Simulation。以下 Figure 1和 Figure 2为基于以上模块代码和激励测试文件运行仿真后所得到的波形:





图 1




在时钟上升沿时且 reset 置 1 时,图 2 中的 led[0]=1 表示第一个灯亮 (若 led 等于 0 表示该灯没亮)、另 7 盏灯不亮

图 1 或图 2 是此次实验的仿真样例,也是实验的检查点,可截自图保存。


观察仿真波形时常用到下图几个按钮以便有适当的视野:






观察仿真波形时还需掌握:


- a) 通过键盘 Ctrl+ "-"和 Ctrl+ "+"可以对波形图进行缩放;
- b) 对长信号而言,有时十六进制看起来更顺。选择该信号并点击右键,通过 Radix 菜单可以改变信号不同进制的显示方式;
- c) 下图 Scopes 窗口里可选中需要查看信号的模块,选中感兴趣的信号,点击右键并选 Add To Wave Window,可把该信号增加到仿真波形图中:



- d) 增加信号后需要使用 Run 菜单下的 Restart, 重新开始或用工具条按钮实现;
- e) 使用 Run for…仿真指定时间长的波形;
- f) 可通过选择工具栏中的工具条按钮来进行波形的仿真时间控制。如下图工具条,分别是复位波形(即清空现有波形)、运行仿真、运行特定时长的仿真、仿真时长设置、仿真时长单位、单步运行、暂停、重新仿真:




9. 在 8. 的仿真波形下添加了 cnt_reg 信号的波形如下:



观察本次仿真波形,可知道:

- a) 当 reset 信号为 1 时, 计数器 cnt_reg 被初始化为零, 输出信号 led[0] 被始化为 00000001;
- b) 当 reset 信号为 0 时,计数器在每个时钟信号上升沿时加 1 计数,直至加到 24 位值全为 1 时,输出信号左移 1 位(即 led[1]为 00000010);
- c) 本仿真运行周期不够,计数器并没加到 24 位全是 1 而波形显示早已结束。我们可以通过改变计数器的位数或者改变计数器计数值等参数,以便较快速达到左移条件。如果愿意,你能给出如下两盏 led 灯亮时的仿真截图吗:



2.5 工程实现

由于实验板板载了 200MHz 时钟振荡器,属高频时钟,做下载验证时则需用到差分时钟以更好适应工程上的需要。原 flowing_light 代码模块需做时钟方面的修改。


1. flowing_light.v 的修改如下图橙色方框中:

```
module flowing_light(
        input clock p,
3
        input clock_n,
                            Ι
        input reset,
 5
        output [7:0] led
        ):
 8
        reg [23:0] cnt reg;
 9
        reg [7:0] light reg;
10
        IBUFGDS IBUFGDS inst (
11
12
              .O(CLK_i),
              .I(clock_p),
13
14
              .IB(clock_n)
15
16
17
        always @ (posedge CLK i)
18
           begin
                 if (!reset)
                              //板子上的按钮实际上按下去是低电平,故要取反
19
20
                        cnt reg <= 0;
21
                 else
22
                 cnt_reg <= cnt_reg + 1;
23
           end
24
        always @ (posedge CLK_i )
25
           begin
26
27
                       light reg <= 8'h01;
28
                 else if (cnt_reg == 24'hffffff)
29
                      begin
30
                         if (light reg == 8'h80)
                             light_reg <= 8'h01;
31
32
                      else
33
                            light_reg <= light_reg << 1;
34
                      end
35
           end
36
       assign led = light_reg;
37
38
   endmodule
```


2. 添加管脚约束文件

有下面两种方法可添加约束文件:


- 一是利用 Vivado的IO planning功能;
- 二是直接新建类型为xdc的约束文件,手动输入约束命令。
- 1) 利用IO planning: 点击 Flow Navigator 中 Synthesis 中的 Run Synthesis, 先对工程进行综合。综合完成之后,弹出以下对话框,选择Open Synthesized Design,点击OK



点击OK后,应看到如下界面。若无则在下图示位置选择方框的 IO planning:




在下方区的选项卡中选中 I/O ports,并在对应的信号后,输入对应的FPGA 管脚标号(或将信号拖拽到右上方 Package 图中对应的管脚上),并指定I/O Std。 具体的 FPGA 约束管脚和IO电平标准可参考对应板卡的硬件手册。




本次实验用到的对应管脚及10电平标准如下:


```
led[7] 对应的管脚是 W23 ; I/O Std为 LVCMOS33
     led[6] 对应的管脚是 AB26; I/O Std为 LVCMOS33
3
    led[5] 对应的管脚是 Y25 ; I/O Std为 LVCMOS33
4
    led[4] 对应的管脚是 AA23; I/O Std为 LVCMOS33
5
    led[3] 对应的管脚是 Y23 ; I/O Std为 LVCMOS33
6
    led[2] 对应的管脚是 Y22 ; I/O Std为 LVCMOS33
7
    1ed[1] 对应的管脚是 AE21; I/O Std为 LVCMOS33
1ed[0] 对应的管脚是 AF24; I/O Std为 LVCMOS33
8
10
    clock_p 对应的管脚是 AC18; I/O Std为 LVDS
reset 对应的管脚是 W13; I/O Std为 LVCMOS18
11
12
```


全部管脚锁定及I/0 Std指定后,点击左上方工具栏中的保存按钮,弹出对话框提示新建约束文件,可输入 $Iab01_xdc$,并点击OK





2)像创建模块代码文件一样新建约束文件。打开Add Sources对话框,如图选择第一项:






在Sources区双击打开新建好的空的约束文件,并按照规则输入符合相应的 FPGA管脚约束信息与电平标准的约束语句:


```
set property PACKAGE PIN W23 [get ports {led[7]}]
set property PACKAGE PIN AB26 [get ports {led[6]}]
set property PACKAGE PIN Y25 [get ports {led[5]}]
set property PACKAGE PIN AA23 [get ports {led[4]}]
set property PACKAGE PIN Y23 [get ports {led[3]}]
set property PACKAGE PIN Y22 [get ports {led[2]}]
set property PACKAGE PIN AE21 [get ports {led[1]}]
set property PACKAGE PIN AF24 [get ports {led[0]}]
set property PACKAGE PIN AC18 [get ports clock p]
set_property PACKAGE_PIN W13 [get_ports reset]
set property IOSTANDARD LVCMOS33 [get ports {led[7]}]
set property IOSTANDARD LVCMOS33 [get ports {led[6]}]
set property IOSTANDARD LVCMOS33 [get ports {led[5]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[4]}]
set property IOSTANDARD LVCMOS33 [get ports {led[3]}]
set property IOSTANDARD LVCMOS33 [get ports {led[2]}]
set property IOSTANDARD LVCMOS33 [get ports {led[1]}]
set property IOSTANDARD LVCMOS33 [get ports {led[0]}]
set_property IOSTANDARD LVDS [get_ports clock_p]
set property IOSTANDARD LVDS [get ports clock n]
set_property IOSTANDARD LVCMOS18 [get_ports reset]
```

2.6下载验证(暂不做)

1. 在 Flow Navigator 中点击 Program and Debug 下的 Generate Bitstream 选项,系统会自动完成综合、实现、生成 FPGA 配置文件(bit文件)。如出现以下框,点Yes




接下来的框,点击OK



Bitstream生成后,可点击 Open Implemented Design 来查看实现的结果,也可点击Cancel退出,也可选第三项直接去"烧写"(即生成电路的配置文件)

Bitstream Generation Completed X
Bitstream Generation successfully completed.
Open Implemented Design
○ <u>V</u> iew Reports ○ <u>V</u>iew Reports ○ <u>V</u>iew Reports
Open <u>H</u> ardware Manager
○ <u>G</u> enerate Memory Configuration File
<u>D</u> on't show this dialog again
OK Cancel


接下来点击Yes 或No



2. 按下图一连接 SWORD 实验板的 12V 电源、通过 JTAG 下载器使得实验板连上计算机,然后开启电源开关,并对要通过防火墙的相关通信服务允许访问。




图一(电源接口 JTAG 插口 电源开关)




图二 (led 灯 拨码开关 rest 按钮)




3. 点击 Flow Navigator 中 Open Hardware Manager 一项,进入硬件编程管理界面



4. 连接成功后,在目标芯片(xc7k325t_0(1))上右键选择 Program Device、或者点击下图方框的 Program Device



5. 在弹出的对话框中 系统会自动加载本工程生成的比特流文件,点击Program 对FPGA芯片进行编程



6. 观察实验板上那块子板 1ed 的实验结果, 看 8 位流水灯的显示是否预期。

2.7 主板16位LED流水灯的实现(暂不选做)

SWORD 平台提供了 4 种 GPIO 接口: 4X4 按键矩阵、16 位滑动开关、16 位 LED、8 位 7 段数码管。其中为了节省 I/0,仅 16 位的滑动开关采用了和 FPGA 直连的方式, 16 位 LED 和 8 位7段数码管采用了SN74LV164移位寄存器进行串行转并行的处理。


在原工程中的flowing_light.v和lab01_xdc.xdc文件加入串行转并行机制(parallel2serial软核)并进行相应添加代码行就可实现。

1. 模块文件修改如下:


```
. I (clock_p),
       .IB(clock n)
    );
always @ (posedge CLK_i)
    begin
          if (!reset) //板上复位按钮按下是底电平
                cnt_reg \le 0;
          else
          cnt_reg <= cnt_reg + 1;</pre>
    end
 always @ (posedge CLK i )
    begin
          if (!reset)
          begin//新增
                light reg <= 8'h01;
                light reg2<=16'b01;//新增
          end //新增
          else if (cnt reg == 24'hffffff)
               begin
                  light_reg2<={light_reg2[14:0], light_reg2[15]};//新增
                  if (light_reg == 8'h80)
                     light reg <= 8'h01;
               else
                     light_reg <= light_reg << 1;</pre>
               end
    end
assign led = light_reg;
  //以下所有语句为实现主板16位1ed流水而新增
  wire led clr;
  assign
         LED CLR=~led clr;
  reg [23:0] clkcnt;
  always@(posedge CLK i)
       clkcnt<=clkcnt+1;
  parallel2serial #(
       .P CLK FREQ(200),
       .S_CLK_FREQ(20),
       .DATA BITS(16),
       .CODE ENDIAN(1))
     P2S LED (
       .clk(CLK i),
       .rst(~reset),
       .data(light_reg2),
       .start((clkcnt==24'b0)?1'b1:1'b0),
       .busy(),
       .finish(),
       .s clk(LED CLK),
       .s clr(led clr),
       .s dat(LED DO));
```

Endmodule

2. flowing_light.v 调用了 parallel2serial.v 这个 IP 内核,需添加该模块(我们将之已封装成网表文件,parallel2serial.edif 和仅含端口的 parallel2serial.v 这两个文件对应原来的parallel2serial 的 IP 内核文件,如下图圈 3 处)到工程中



两个文件添加后,点击Finish



3. 管脚约束文件添加如下

#16leds 以下为16led显示流水新增

set_property PACKAGE_PIN N26 [get_ports LED_CLK]

set_property PACKAGE_PIN N24 [get_ports LED_CLR]

set_property PACKAGE_PIN M26 [get_ports LED_D0]

set_property IOSTANDARD LVCMOS33 [get_ports LED_CLK]

set_property IOSTANDARD LVCMOS33 [get_ports LED_CLR]

set_property IOSTANDARD LVCMOS33 [get_ports LED_D0]

4. 同样: 生成bit文件、下载验证,观察 16 个 led 灯亮灭变化的运行规律是否符合预期