

计算机组成原理

补充部分

存储器

2014年9月23日

本讲安排

1、存储器概述

外部特性，性能参数，层次结构

2、静态存储器和动态存储器存储单元构成

一位存储单元及存储阵列，多端口SRAM，读写时序

3、半导体ROM存储器

MROM, PROM, EPROM, EEPROM, FLASH

4、存储器芯片构成以及存储器主要技术指标

5、存储器扩展技术

位、字、字位扩展

6、数据校验码

奇偶校验码，海明码，CRC码

本讲将解决的主要问题

- 1、半导体存储器的分类、组成及组成部件的作用及工作原理、读/写操作的基本过程。
- 2、SRAM、DRAM芯片的组成特点、工作过程、典型芯片的引脚信号、了解DRAM刷新的基本概念。
- 3、半导体存储器的主要技术指标、芯片的扩充、CPU与半导体存储器间的连接。

简介

在现代计算机中, 存储器处于全机中心地位, 其原因是:

(1) 当前计算机正在执行的程序和数据(除了暂存于CPU寄存器的)均存放在存储器中。CPU直接从存储器取指令或存取数据。

(2) 计算机系统中输入输出设备数量增多, 数据传送速度加快, 因此采用了直接存储器存取(DMA)技术和I/O通道技术, 在存储器与输入输出系统之间直接传送数据。

(3) 共享存储器的多处理机的出现, 利用存储器存放共享数据, 并实现处理机之间的通信, 更加强了存储器作为全机中心的地位。

由于中央处理器都是由高速器件组成, 不少指令的执行速度基本上取决于主存储器的速度。所以, 计算机解题能力的提高、应用范围的日益广泛和系统软件的日益丰富, 无一不与主存储器的技术发展密切相关。

存储器概述

存储器分类

存储器的层次结构


存储器的技术指标

存储器概述

几个基本概念

- 1、**存储器**：是计算机系统中的记忆设备，用来存放程序和数据。
- 2、**存储元**：存储器的最小组成单位，用以存储1位二进制代码。
- 3、**存储单元**：是CPU访问存储器基本单位，由若干个具有相同操作属性的存储元组成。
- 4、**单元地址**：在存储器中用以标识存储单元的唯一编号，CPU通过该编号访问相应的存储单元。
- 5、**字存储单元**：存放一个字的存储单元，相应的单元地址叫字地址。
- 6、**字节存储单元**：存放一个字节的存储单元，相应的单元地址叫字节地址
- 7、**按字寻址计算机**：可编址的最小单位是字存储单元的计算机。
- 8、**按字节寻址计算机**：可编址的最小单位是字节的计算机。
- 9、**存储体**：存储单元的集合，是存放二进制信息的地方

存储器各个概念之间的关系



存储器分类

1. 按存储介质分

半导体存储器：用半导体器件组成的存储器。

磁表面存储器：用磁性材料做成的存储器。

2. 按存储方式分

随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。

顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。

3. 按存储器的读写功能分

只读存储器(ROM): 存储的内容是固定不变的, 只能读出而不能写入的半导体存储器。

随机读写存储器(RAM): 既能读出又能写入的半导体存储器。

4. 按信息的可保存性分

非永久记忆的存储器: 断电后信息即消失的存储器。


永久记忆性存储器: 断电后仍能保存信息的存储器。

5. 按在计算机系统中的作用分

根据存储器在计算机系统中所起的作用, 可分为:


主存储器、辅助存储器、高速缓冲存储器、控制存储器等。

半导体存储器



存储器层次结构

- 对存储器的要求是：
容量大，速度快，成本低。
- 为解决三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。



存储器的用途和特点

名 称	简称	用 途	特 点
高速缓冲存储器	Cache	高速存取指令和数据	存取速度快，但存储容量小
主存储器	主存	存放计算机运行期间的大量程序和数据	存取速度较快，存储容量不大
外存储器	外存	存放系统程序和大型数据文件及数据库	存储容量大，位成本低

主存储器的技术指标

存储容量；存取时间(存储器访问时间)、存储周期和存储器带宽；可靠性；功耗及集成度。

指 标	含 义	表 现	单 位
存储容量	在一个存储器中可以容纳的存储单元总数	存储空间的大小	字数，字节数
存取时间	启动到完成一次存储器操作所经历的时间	主存的速度	n s
存储周期	连续启动两次操作所需间隔的最短时间	主存的速度	n s
存储器带宽	单位时间里存储器所存取的信息量	数据传输速率 技术指标	位/秒， 字节/秒

- **可靠性** 主存储器的可靠性通常用平均无故障时间 MTBF (Mean Time Between Failures) 来表征。MTBF指连续两次故障之间的平均时间间隔。显然，MTBF越长，意味着主存的可靠性越高，

- **功耗** 作为目前的主存储器的主体的半导体存储器的功耗包括“维持功耗”和“操作功耗”，应在保证速度的前提下尽可能地减小功耗，特别是要减小“维持功耗”。

- **集成度** 所谓集成度是指在一片数平方毫米的芯片上能集成多少个存储单元，每个存储单元存储一个二进制位，所以集成度常表示为**位/片**。

SRAM存储器

DRAM存储器


主存储器组成实例

高性能的主存储器

SRAM存储器


1. 基本存储元

基本存储元是组成存储器的基础和核心,它用来存储一位二进制信息0或1。




六管基本存储单元电路

16 × 1 bit SRAM



1K bit SRAM




功能表

\overline{CS}	\overline{WE}	D_{IN}	D_{OUT}	操作方式
H	X	X	H	未选
L	L	L	H	写“0”
L	L	H	H	写“1”
L	H	X	D_{OUT}	读

2. SRAM存储器的组成

一个SRAM存储器由**存储体**、**读写电路**、**地址译码电路**和**控制电路**等组成。



(1) 存储体

- 一个基本存储电路只能存储一个二进制位。
- 将基本的存储电路有规则地组织起来，就是存储体。
- 存储体又有不同的组织形式：

将各个字的**同一位**组织在一个芯片中；

将各个字的**4位**组织在一个芯片中， 如：2114 $1K \times 4$ ；

将各个字的**8位**组织在一个芯片中， 如：6116 $2K \times 8$ ；

如图所示：


存储体将4096个字的同一位组织在一个集成片中；

需16个片子组成 4096×16 的存储器；

4096通常排列成矩阵形式，如 64×64 ，由行选、列选线选
中所需的单元。


(2) 地址译码器

单译码方式——适用于小容量存储器中，只有一个译码器。



双译码方式

——地址译码器分成两个，可有效减少选择线的数目。



(3) 驱动器

双译码结构中，在译码器输出后加驱动器，驱动挂在各条X方向选择线上的所有存储元电路。

(4) I/O电路

处于数据总线和被选用的单元之间，控制被选中的单元读出或写入，放大信息。

(5) 片选

在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址线才有效。

(6) 输出驱动电路


为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态输出缓冲器。

3. SRAM存储器芯片实例

Intel 2114—— 1024×4 的存储器：

- 4096 个基本存储单元，排成 64×64 ($64 \times 16 \times 4$) 的矩阵；
- 需 10 根地址线寻址；
- X 译码器输出 64 根选择线，分别选择 1-64 行；
- Y 译码器输出 16 根选择线，分别选择 1-16 列控制各列的位线控制门。

Intel 2114——1K×4 SRAM



4. 存储器的读、写周期

在与CPU连接时，CPU的控制信号与存储器的读、写周期之间的配合问题是非常重要的。


读周期：

读周期与读出时间是两个不同的概念。

读出时间——从给出有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的时间。

读周期时间——则是存储器进行**两次连续读**操作时所必须间隔的时间，它总是大于或等于读出时间。

SRAM存储器时序




静态存储器的读周期

地址有效→CS有效→数据输出→CS复位→地址撤销

t_{RC} —— 读周期 t_A —— 读出周期 t_{CO} —— 片选到数据输出延迟
 t_{CX} —— 片选到输出有效 t_{OTD} —— 从断开片选到输出变为三态
 t_{OHA} —— 地址改变后的维持时间

写周期:

地址有效→CS有效→数据有效→CS复位（数据输入）→地址撤销




静态存储器的读写周期

SRAM芯片实例

常用典型的SRAM芯片有6116、6264、62256等。



SRAM 6116 (2K × 8)




输入			I/O		工作方式
$\overline{\text{CE}}$	$\overline{\text{WE}}$	$\overline{\text{OE}}$	DI	DO	
H	X	X	X	High-Z	非选择
L	H	L	High-Z	DO	读
L	L	H	DI	High-Z	写
L	L	L	DI	High-Z	写
L	H	H	X	High-Z	选择

DRAM存储器

1. 单管动态存储元



单管DRAM的存储矩阵



读操作

行选择线为高电平，使存储电路中的 T_1 管导通，于是，使连在每一列上的刷新放大器读取**电容C**上的电压值。刷新放大器的灵敏度很高，放大倍数很大，并且能将从电容上读得的电压值折合为逻辑“0”或者逻辑“1”。

列地址（较高位地址）产生列选择信号，有了列选择信号，所选中行上的基本存储电路才受到驱动，从而可以输出信息。

在读出过程中，选中行上的所有基本存储电路中的电容都受到干扰，因此为**破坏性读出**。为了在读出之后，仍能保存所容纳的信息，刷新放大器对这些电容上的电压值读取之后又立即进行重写。

写操作

行选择线为“1”； T_1 管处于可导通的状态，如果列选择信号也为“1”则此基本存储电路被选中，于是由数据输入 / 输出线送来的信息通过刷新放大器和 T_1 管送到电容C。

刷新


虽然进行一次读 / 写操作实际上也进行了刷新，但是，由于读 / 写操作本身是随机的，所以，并不能保证所有的RAM单元都在2ms中可以通过正常的读 / 写操作来刷新，由此，专门安排了存储器刷新周期完成对动态RAM的刷新。

DRAM的电气特征:


- 集成度高，功耗低
- 具有易失性，必须刷新。
- 破坏性读出，必须读后重写
- 读后重写，刷新均经由刷新放大器进行。
- 刷新时只提供行地址，由各列所拥有的刷新放大器，对选中行全部存储细胞实施同时集体读后重写(再生)。

2. DRAM存储芯片实例

内部结构——Intel2164(64K×1)



Intel 2164(64K×1)引脚



A0~A7: 地址输入线

\overline{RAS} : 行地址选通信号线，兼起片选信号作用（整个读写周期， **\overline{RAS}** 一直处于有效状态）

\overline{CAS} : 列地址选通信号线

\overline{WE} : 读写控制信号 **0-写 1-读**


Din: 数据输入线

Dout: 数据输出线

DRAM时序

读周期:

行地址有效→行地址选通→列地址有效→列地址选通→
数据输出→行选通、列选通及地址撤销




(a) 读周期

DRAM时序

写周期:

行地址有效→行地址选通→列地址、数据有效→列地址选通→数据输入→行选通、列选通及地址撤销



(b) 写周期

3. DRAM的刷新

(1) DRAM的刷新

不管是哪一种动态RAM，都是利用电容存储电荷的原理来保存信息的，由于电容会逐渐放电，所以，对动态RAM必须不断进行读出和再写入，以使泄放的电荷受到补充，也就是进行刷新。

动态MOS存储器采用“读出”方式进行刷新，先将原存信息读出，再由刷新放大器形成原信息并重新写入。

(2) 刷新周期

从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期。


一般为2ms, 4ms, 8ms。

(3) 刷新方式 常用的刷新方式有三种：

集中式、分散式、异步式。

• 集中式刷新

在整个刷新间隔内，前一段时间重复进行读/写周期或维持周期，等到需要进行刷新操作时，便暂停读/写或维持周期，而逐行刷新整个存储器，它适用于高速存储器。



例如：对128×128矩阵存储器刷新。

刷新时间相当于128个读周期；

设刷新周期为2ms，读/写周期为0.5μs，则刷新周期有4000个周期，其中

3782个周期（1936 μs）用来读/写或维持信息；

128个周期（64 μs）用来刷新操作；


当3781个周期结束，便开始进行128个周期，64 μs的刷新操作。

集中式刷新适用于高速存储器。

存在不能进行读写操作的死区时间。

• 分散式刷新


把一个存储周期 t_c 分为两半，周期前半段时间 t_m 用来读/写操作或维持信息，周期后半段时间 t_r 作为刷新操作时间。这样，每经过128个系统周期时间，整个存储器便全部刷新一遍。



分散式刷新系统速度降低，但不存在停止读写操作的死时间。

• 异步式刷新

是前两种方式的结合。



例如：对2116来说，在2ms中内把128行刷新一遍。

$$2000\mu\text{s} \div 128 \approx 15.5 \mu\text{s}$$



即：每15.5 μs 刷新一行。

例：说明**1M×1位DRAM**片子的刷新方法，刷新周期定为**8ms**。

- **1M**位的存储单元排列成 **512×2048**的矩阵；
- 如果选择一个行地址进行刷新，刷新地址为**A₀~A₈ (2⁹)**，因此这一行上的**2048**个存储元同时进行刷新；
- 在**8ms**内进行**512**个周期的刷新；
- 刷新方式可采用：

在**8ms**中进行**512**次刷新操作的集中刷新方式；

按**8ms ÷ 512 = 15.5μs**刷新一次的异步刷新方式。



4. 存储器控制电路

DRAM存储器的刷新需要有硬件电路的支持，包括：

刷新计数器、


刷新/访存裁决、

刷新控制逻辑等。

这些控制线路形成DRAM控制器。

DRAM控制器是CPU和DRAM的接口电路，它将CPU的信号变换成适合DRAM片子的信号。

DRAM控制器



(1) 地址多路开关

读写操作时向**DRAM**片子分时送出行地址和列地址；
刷新时需要提供刷新地址。

(2) 刷新定时器： 定时电路用来提供刷新请求。

(3) 刷新地址计数器： 只用 $\overline{\text{RAS}}$ 信号的刷新操作，需要提供刷新地址计数器。
对于1M位的片子，需512个地址，故刷新计数器9位。

(4) 仲裁电路： 对同时产生的来自CPU的访问存储器的请求和来自刷新定时器的刷新请求的优先权进行裁定。


(5) 定时发生器： 提供行地址选通信号 $\overline{\text{RAS}}$ 、列地址选通信号 $\overline{\text{CAS}}$ 和写信号 $\overline{\text{WE}}$ 。

高性能的主存储器

1. EDRAM芯片


EDRAM又称增强型DRAM(Enhanced DRAM),它在DRAM芯片上集成了一个SRAM实现的小容量高速缓冲存储器,从而使DRAM芯片的性能得到显著改进。

- (1) 工作过程;
- (2) 猝发式读取;
- (3) EDRAM结构的两个优点:
 - 在SRAM读出期间可同时对DRAM刷新;
 - 输入、输出途径是分开的,可在写操作完成的同时启动同一行的读操作。



2. EDRAM内存条

组成1M*32位的存储模块



由容量为 $1\text{M} \times 4$ 位的EDRAM，组成 $1\text{M} \times 32$ 位的存储模块

- 8个芯片共用片选信号Sel、行选通信号RAS、刷新信号Ref和地址输入信号A0—A10；
- 两片EDRAM芯片的列选信号CAS连接在一起，形成一个 $1\text{M} \times 8$ 位(1MB)的片组；再由4个片组组成一个 $1\text{M} \times 32$ 位(4MB)的存储模块；
- 4个片组的列选信号CAS₀~CAS₃分别与CPU的4个子节信号BE₀~BE₃相对应，以允许存取8位或16位的字。
- 当进行32位存取时，BE₀~BE₃全部有效，此时认为A₁A₀位为0（CPU没有A₁A₀引脚）。

- 当某模块被选中，此模块的8个**EDRAM**芯片同时动作，8个4位数据端口**D₃—D₀**同时与32位数据总线交换数据，完成一次32位字的存取。
- 20位地址分11位的行地址和9位的列地址，分别在**RAS**和**CAS**有效时同时输入到8个芯片的地址引脚。

上述存储模块本身具有高速成块存取能力，这种模块内存储字完全顺序排放，以猝发式存取来完成高速成块存取的方式，在当代微型机中获得了广泛应用。

配置4个上述模块，组成16MB存储器，**A₂₃A₂₂**用作模块选择。

将由**EDRAM**芯片组成的模块做成小电路插件板形式，称为内存条。

DRAM的研制与发展

增强型DRAM(EDRAM)

晶体管开关加速

集成小容量SRAM cache

扩展数据输出DRAM(EDO DRAM)

(**Extended Data Out DRAM**)

数据带宽高



同步DRAM(SDRAM) (Synchronous DRAM)

读写速度比EDO DRAM快

SDRAM的读写操作与处理器的其它操作可以同步进行
采用成组传送方式

DDRAM: 双倍速率SDRAM (Dual data rate SDRAM)

DDR2 RAM: 能够以4倍外部总线的速度读/写数据

Rambus DRAM(RDRAM)

采用新的接口, 专用RDRAM总线

采用异步成组数据传输协议

DDR3 DRAM 主流的存储器

集成RAM

存储阵列+刷新+裁决+...


专用RAM: video

高性能存储器

DDR 2 规格	核心频率 (MHz)	工作电压 (V)	引脚数目 (PIN)	传输带宽 (MB/S)
DDR2 400	100	1.8	200	3200
DDR2 533	133	1.8	200	4300
DDR2 667	167	1.8	200	5300

DDR 3 规格	核心频率 (MHz)	工作电压 (V)	引脚数目 (PIN)	传输带宽 (MB/S)
DDR3 800	100	1.5	204	6400
DDR3 1066	133	1.5	204	8500
DDR3 1333	167	1.5	204	10700

高性能存储器的发展路径图



存储器的基本组织

(1) 与CPU的连接

主要是地址线、控制线、数据线的连接。

(2) 多个芯片连接

存储器容量与实际存储器的要求多有不符。如前所述存储器芯片有不同的组织形式，如1024*1、1024*4、4096*8等；

实际使用时，需进行字和位扩展(多个芯片连接)，组成你所需要的实际的存储器，如1K*8、4K*8 等的存储器。


位扩展法

只加大字长，而存储器的字数与存储器芯片字数一致，对片子没有选片要求。

用 $8k \times 1$ 的片子组成 $8k \times 8$ 的存储器需 8 个芯片

地址线——需 13 根 数据线——8 根

控制线—— \overline{WR} 接存储器的 \overline{WE}




字扩展法

用 $16\text{K} \times 8$ 位的芯片组成 $64\text{K} \times 8$ 位的存储器需4个芯片

地址线—— 共需16根 片内：($2^{14} = 16384$) 14根，选片：2根

数据线—— 8根 控制线 —— $\overline{\text{WE}}$




地址空间分配表

地址 片号	选片 $A_{15} A_{14}$	片内 $A_{13} A_{12} \dots\dots\dots A_1 A_0$	总地址	说明
1	00 00	00,0000,0000,0000 11,1111,1111,1111	0000 3FFF	最低地址 最高地址
2	01 01	00,0000,0000,0000 11,1111,1111,1111	4000 7FFF	最低地址 最高地址
3	10 10	00,0000,0000,0000 11,1111,1111,1111	8000 BFFF	最低地址 最高地址
4	11 11	00,0000,0000,0000 11,1111,1111,1111	C000 FFFF	最低地址 最高地址

字位同时扩展法

用 $1\text{k} \times 4$ 的存储器芯片 2114 组成 $2\text{k} \times 8$ 的存储器



- 例** 有若干片 $1\text{M} \times 8$ 位的SRAM芯片，采用字扩展方法构成 4MB 存储器，问
- (1) 需要多少片RAM芯片？
 - (2) 该存储器需要多少地址位？
 - (3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ和R/W#。
 - (4) 给出地址译码器的逻辑表达式。


解： (1) 需要 $4\text{M}/1\text{M} = 4$ 片SRAM芯片；
 (2) 需要22条地址线
 (3) 译码器的输出信号逻辑表达式为：

$$\text{ramsel0} = \overline{A_{21}} * \overline{A_{20}} * \text{MREQ}$$

$$\text{ramsel1} = \overline{A_{21}} * A_{20} * \text{MREQ}$$

$$\text{ramsel2} = A_{21} * \overline{A_{20}} * \text{MREQ}$$

$$\text{ramsel3} = A_{21} * A_{20} * \text{MREQ}$$




例 设有若干片**256K×8**位的**SRAM**芯片，问：

- (1) 采用字扩展方法构成**2048KB**的存储器需要多少片**SRAM**芯片？
- (2) 该存储器需要多少字节地址位？
- (3) 画出该存储器与**CPU**连接的结构图，设**CPU**的接口信号有地址信号、数据信号、控制信号**MREQ#**和**R/W#**。

解：(1) 该存储器需要 $2048K/256K = 8$ 片**SRAM**芯片；

(2) 需要21条地址线，因为 $2^{21}=2048K$ ，其中高3位用于芯片选择，低18位作为每个存储器芯片的地址输入。


(3) 该存储器与**CPU**连接的结构图如下。



例 设有若干片 $256\text{K} \times 8$ 位的SRAM芯片，问：

- (1) 如何构成 $2048\text{K} \times 32$ 位的存储器？
- (2) 需要多少片RAM芯片？
- (3) 该存储器需要多少字节地址位？
- (4) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。

解： 采用字位扩展的方法。需要32片SRAM芯片。



只读存储器

闪速存储器

高速存储器


只读存储器

1. ROM的分类

只读存储器	定 义	优 点	缺 点
掩模式 (ROM)	数据在芯片制造过程中就确定	可靠性和集成度高，价格便宜	不能重写
一次编程 (PROM)	用户可自行改变产品中某些存储元	可以根据用户需要编程	只能一次性改写
多次编程 (EPROM) (EEPROM)	可以用紫外光照射或电擦除原来的数据，然后再重新写入新的数据	可以多次改写ROM中的内容	
闪速存储器 Flash memory			

(1) 掩模式ROM


采用掩模工艺制成，其内容由厂方生产时写入，用户只能读出使用而不能改写。



有MOS管的位表示存1，
没有MOS管的位表示存0。

(2) 可写入（可编程）只读存储器PROM

例：熔丝烧断型




写“0”时：
烧断熔丝


写“1”时：
保留熔丝

(3) 光擦可编程只读存储器EPROM


- 基本存储元电路




(a) 单元结构



EPROM的基本存储元



EPROM实例



EPROM实例

A7	—	1	24	—	V _{CC}
A6	—	2	23	—	A8
A5	—	3	22	—	A9
A4	—	4	21	—	V _{PP}
A3	—	5	20	—	$\overline{\text{OE}}$
A2	—	6	19	—	A10
A1	—	7	18	—	$\overline{\text{CE}}$
A0	—	8	17	—	O7
O0	—	9	16	—	O6
O1	—	10	15	—	O5
O2	—	11	14	—	O4
GND	—	12	13	—	O3


工作模式选择

引脚 操作	PD/PGM	CS	V _p P	V _{cc}	数据输出
读	低	低	+5V	+5V	输出
未选中	无关	高	+5V	+5V	高阻
功率下降	高	无关	+5V	+5V	高阻
编程	由低到高脉冲	高	+25V	+5V	输入

EPROM 2716 2K×8引脚

(4) 电擦可编程只读存储器EEPROM


它的主要特点是能在应用系统中在线改写，断电后信息保存，因此目前得到广泛应用。



- 若 V_G 为正电压，第一浮空栅极与漏极之间产生隧道效应，使电子注入第一浮空栅极，即编程写入。
- 若使 V_G 为负电压，强使第一级浮空栅极的电子散失，即擦除。
- EEPROM 的编程与擦除电流很小，可用普通电源供电，而且擦除可按字节进行。

电可擦写ROM

——EEPROM及Flash存储器



2. 存储器举例

(1) CPU的地址总线16根(A_{15} — A_0 , A_0 为低位); 双向数据总线8根(D_7 — D_0), 控制总线中与主存有关的信号有:

\overline{MREQ} , $\overline{R/W}$ 。

(2) 主存地址空间分配如下:

0—8191为系统程序区, 由只读存储芯片组成;

8192—32767为用户程序区; 最后(最大地址)2K地址空间为系统程序工作区。

(3) 现有如下存储器芯片:

EPROM: 8K×8位(控制端仅有CS);

SRAM: 16K×1位, 2K×8位, 4K×8位, 8K×8位。


请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框图，注意画出选片逻辑(可选用门电路及3：8译码器74LS138)与CPU 的连接，说明选哪些存储器芯片，选多少片。

解： (1) 主存地址空间分布如图所示

16根地址线寻址 —— 64K
0000 ~ FFFFH(65535)

EPROM: 8K×8位

SRAM: 16K×1位, 2K×8位,
4K×8位, 8K×8位.



(2) 连接电路

片内寻址:

8K芯片——片内13根 $A_{12} \sim A_0$

2K芯片——片内11根 $A_{10} \sim A_0$

片间寻址:

前32K $A_{15} A_{14} A_{13}$

0 0 0


0 0 1

0 1 0

0 1 1

最后2K 1 1 1 加 $A_{12} A_{11}$
1 1

0	0000	8K (EPROM)
8191	1FFF	
8192	2000 3FFF	
	4000 5FFF	24K (SRAM)
32767	6000 7FFF	
		30K (空)
63488	F800	2K (SRAM)
65535	FFFF	



闪速存储器


1. 什么是闪速存储器

Flash Memory

闪速存储器是一种高密度、非易失性的读/写半导体存储器，它突破了传统的存储器体系，改善了现有存储器的特性。

- 特点：**
- (1) 固有的非易失性
 - (2) 廉价的高密度
 - (3) 可直接执行
 - (4) 固态性能


2. 基本单元电路



擦除方法是在源极加正电压利用第一级浮空栅与源极之间的隧道效应，把注入至浮空栅的负电荷吸引到源极。由于利用源极加正电压擦除，因此各单元的源极联在一起，这样，快擦存储器不能按字节擦除，而是全片或分块擦除。

3. 闪速存储器的逻辑结构

28F256A, 存储容量256K位 (32K*8)



(整体擦除Flash Memory)

4. 闪速存储器的工作原理

电擦除和重新编程能力

闪速存储器是在EPROM功能基础上增加了电路的电擦除和重新编程能力。28F256A引入一个指令寄存器来实现这种功能。其作用是：

- (1) 保证TTL电平的控制信号输入；
- (2) 在擦除和编程过程中稳定供电；
- (3) 最大限度的与EPROM兼容。

高速存储器

由于CPU和主存储器在速度上不匹配，限制了高速计算。

为了使CPU不至因为等待存储器读写操作的完成而无事可做，可以采取一些加速CPU和存储器之间有效传输的特殊措施。

(1) 芯片技术

研究开发高性能芯片技术，如： **DRAM→FPMD→EDO→EDRAM→CDRAM→SDRAM→RambusDRAM→DDR2/3/4。**

(2) 结构技术

- 采用并行操作方式 ---双端口存储器
- 采用并行主存储器, 提高读出并行性 ---多模块交叉存储器
- 主存储器采用更高速的技术来缩短存储器的读出时间

---相联存储器

双端口存储器

多模块交叉存储器

相联存储器

高性能存储器


双端口存储器

1. 双端口存储器的逻辑结构

双端口存储器

——指同一个存储器具有两组相互独立的读写控制线路，
是一种高速工作的存储器。

双读单写端口存储器单元结构




多模块交叉存储器

1. 并行主存系统

并行主存系统

大存储器在一个存储周期中读出的不是一个存储单元的 w 位信息，而是 n 个字，这样在单位时间里存储器提供的信息量可提高 n 倍，这样组织的主存系统称为并行主存系统。



2. 多模块交叉存储器

1) . 存储器的模块化组织

一个由若干个模块组成的主存储器是线性编址的。


这些地址在各模块中有两种安排方式：

顺序方式

交叉方式


顺序方式

各模块一个接一个**串行**工作。



交叉方式

连续地址分布在相邻的不同模块内，同一个模块内的地址都是不连续的。对连续字的成块传送可实现多模块流水式并行存取，大大提高存储器的带宽。



2) . 多模块交叉存储器编址方式

如果在M个模块上交叉编址 ($M=2^k$) , 则称为模M交叉编址。


设存储器包括M个模块, 每个模块的容量为L , 各存储模块进行低位交叉编址, 连续的地址分布在相邻的模块中。第i个模块 M_i 的地址编号应按下式给出:

$$M \cdot j + i$$

其中, $j=0, 1, 2, \dots, L-1$

$$i=0, 1, 2, \dots, M-1$$

一般模块数M取2的k次幂, 高档微机M值可取2或4, 大型计算机M取16至32。



多体交叉编址方式

模四交叉各模块的编址序列


模体	地址编址序列	对应二进制地址最低二位
M_0	0, 4, 8, 12, ... $4 \cdot j + 0$, ...	0 0
M_1	1, 5, 9, 13, ... $4 \cdot j + 1$, ...	0 1
M_2	2, 6, 10, 14, ... $4 \cdot j + 2$, ...	1 0
M_3	3, 7, 11, 15, ... $4 \cdot j + 3$, ...	1 1

3) . 多模块交叉存储器存取控制方式

多模块交叉存储器可以有两种不同的方式进行访问：


- (1) 一种是所有模块同时启动一次存储周期，相对各自的数据寄存器并行地读出或写入信息；称为“同时访问”，同时访问要增加数据总线宽度。
- (2) 另一种是M个模块按一定的顺序轮流启动各自的访问周期，启动两个相邻模块的最小时间间隔等于单模块访问周期的 $1/M$ 。称为“交叉访问”。

交叉访问的存储器工作时间图



4) .多模块交叉存储器的基本结构

- 每个模块各自以等同的方式与CPU传送信息。
- CPU同时访问四个模块，由存储器控制部件控制它们分时使用数据总线进行信息传递。
- 对每一个模块来说，从CPU给出访存命令直到读出信息仍然使用了一个存取周期时间；
- 对CPU来说，它可以在一个存取周期中连续访问4个模块；
- 各模块的读写过程重叠进行，所以这是一种并行存储器结构。



相联存储器

1. 相联存储器的基本原理

相联存储器不是按地址访问的存储器，而是按内容寻址的存储器。如下表：

物理地址

n

n+1

n+2

n+3

n+4

职工号	姓名	出生年月	工资数
800	张明	1940.2	2000
540	王芳	1960.1	1200
920	李平	1943.3	1500
750	赵洪	1945.2	1400
610	周进	1965.9	1000


- 相联存储器是指其中任一存储项内容作为地址来存取的存储器。
- 选用来寻址存储器的子段叫做关键字，简称“键”。
- 这样，存放在相联存储器中的项可以看成具有下列格式：

KEY, DATA


其中KEY是地址，DATA是被读写信息。

- 相联存储器的基本原理是把存储单元所存内容的某一部分作为检索项(即关键字项)，去检索该存储器，并将存储器中与该检索项符合的存储单元内容进行读出或写入。


相联存储器——单元结构




2. 相联存储器的组成



相联存储器——访问实例



3. 相联存储器举例



- 设存储器有 W 个字，字长 n 位。
- **CR位比较寄存器**，字长也为 n 位，存放要比较的数（或要检索的内容）。
- **MR为屏蔽寄存器**，与CR配合适用，字长也为 n 位。当按比较数的部分内容进行检索时，相应地把MR中要比较的位设置成“1”，不要比较的位设置成“0”。图中表示需要按2~6位的内容进行比较，所以MR的2—6位为“1”，其余各位均置“0”。置成“1”的字段称为关键字段。
- **SRR为查找结果寄存器**，字长为 W 位，假如比较结果第 i 个字满足要求，则SRR中的第 i 位为“1”，其余各位均为“0”，若同时有 n 个字满足要求，则相应地就有 n 位为“1”。

- 有的相联存储器还设置有**字选择寄存器WSR**，用来确定哪些字参与检索，若字选择寄存器某位为“1”，则表示其对应的存储字参与检索；若某位为“0”，则表示其对应的存储字不参与检索。下面举例说明之。

假如某高校学生入学考试总成绩已存入相联存储器，如图所示。今要求列出“总分”在**560分**和**600分**范围内的考生名单。

可以用二次查找完成：

第一次找出“总分”大于**559分**的考生名单；

第二次从名单中再找出总分小于**601分**的考生；

因此分别将**559分**和**601分**作为关键字段内容置于比较寄存器中。

0	0	0	0	0	559
---	---	---	---	---	-----

第一次查找寄存器内容

0...0	0...0	0...0	0...0	0...0	11...1
-------	-------	-------	-------	-------	--------

屏蔽寄存器内容

1	赵××	男	17	××系	582
2	钱××	男	18	××系	611
3	孙××	女	18	××系	584
4	李××	男	18	××系	530
5	周××	女	17	××系	604
6	吴××	女	18	××系	580
7	陈××	男	18	××系	572
8	王××	男	18	××系	578
⋮					
N	丁××	女	19	××系	520

1
0
1
0
0
1
1
1
0

SRR
第二次
查找结果

1
1
1
0
1
1
1
1
0

WSR
第一次
查找结果

准考证号

姓名

性别

年龄

志愿

总分

- 为了进行检索，还要求相联存储器能进行各种比较操作（相等、不等、小于、大于、求最大值和最小值等）。
- 比较操作是并行进行的，即CR中的关键字段与存储器的所有W个字的相应字段同时进行比较。这由相联存储器的具体电路实现，极大地提高了处理速度。

在计算机系统中，相联存储器主要用于虚拟存储器中存放分段表、页表和快表；在高速缓冲存储器中，相联存储器作为存放cache的行地址之用。这是因为，在这两种应用中，都需要快速查找。

校验码

1. 为什么设置校验码

元件故障、噪声干扰等各种因素常常导致计算机在处理信息过程中出现错误。为了防止错误，可将信号采用专门的逻辑线路进行编码以检测错误，甚至校正错误。

通常的方法是：在每个字上添加一些校验位，用来确定字中出现错误的位置。

常用方法：

奇偶校验码；

海明校验与纠错码；

循环冗余校验码。

数据校验码原理

1、码字：由若干位代码组成，满足某种编码规律的一个代码字。

例：编码规则“代码中**1**的个数为奇数”则

“**01001001**”合法 “**11001001**”不合法

2、码距：码距指任何一种编码的任两组二进制代码中，其对应位置的代码最少有几个二进制位不相同。

例：若用**4**位二进制数表示**16**种状态，**16**种状态都用，则码距**L=1**。若用**4**位二进制数表示**8**种状态，而把另外**8**种状态作为非法编码，此时的码距**L=2**。


3、最小码距：指一种编码的任意两个码字中间，对应位置代码变化的最少个数。**8421BCD**码**0111**→**1001** **L=3** 而**0100**→**0101** **L=1**

4、数据校验的实现原理：数据校验码是在合法的数据编码之间，加进一些不允许出现的(非法的)编码，使合法的数据编码出现错误时成为非法编码。这样就可以通过检测编码的合法性达到发现错误的目的。

2. 奇偶校验

原理： 在 k 位数据码之外增加 1 位校验位，
使 $k+1$ 位码字中取值为 1 的位数保持为
偶数（偶校验）或 奇数（奇校验）

例如：



定义:

设 $x = (x_0 x_1 \dots x_{n-1})$ 是一个 n 位字, 则奇校验位 C 定义为

$$C = \overline{x_0 \oplus x_1 \oplus \dots \oplus x_{n-1}}$$

式中 \oplus 代表按位加, 只有当 x 中包含有奇数个1时, $C=0$ 。

同理, 偶校验位 C 定义为

$$C = x_0 \oplus x_1 \oplus \dots \oplus x_{n-1}$$

即 x 中包含偶数个1时, 才使 $C=0$ 。

例 已知下表中左面一栏有5个字节的数据。请分别用奇校验和偶校验进行编码。

数 据	偶校验编码 C	奇校验编码 C
1 0 1 0 1 0 1 0	1 0 1 0 1 0 1 0 0	1 0 1 0 1 0 1 0 1
0 1 0 1 0 1 0 0	0 1 0 1 0 1 0 0 1	0 1 0 1 0 1 0 0 0
0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 1
0 1 1 1 1 1 1 1	0 1 1 1 1 1 1 1 1	0 1 1 1 1 1 1 1 0
1 1 1 1 1 1 1 1	1 1 1 1 1 1 1 1 0	1 1 1 1 1 1 1 1 1

校验方法：（以偶校验为例）

发送： $x_0 x_1 \dots x_{n-1} C$ （算出C加到需发送字的后面）

接收： $x_0' x_1' \dots x_{n-1}' C'$

计算： $F = x_0' \oplus x_1' \oplus \dots \oplus x_{n-1}' \oplus C'$


结果：若 $F=1$ ，意味着收到的信息有错；

特点：若 $F=0$ ，表明 x 字传送正确。

奇偶校验可提供单（奇数）个错误检测，
但无法检测多（偶数）个错误，
更无法识别错误信息的位置及纠正错误。

奇偶校验码常用于存储器读写检查，或ASCII字符传送过程中的检查。

纠错码功能



从M位数据中产生一组新的K位校验码与取出的纠错码功能校验位码作比较：

- 1、无错误
- 2、检测到差错，并可以纠正。
- 3、检测到差错，但无法纠正。

海明校验码

1. 原理

海明校验码的实现原理是：在数据位中加入几个校验位，将数据代码的码距均匀地拉大，并把数据的每个二进制位分配在几个奇偶校验组中。当某一位出错后，就会引起有关的几个校验位的值发生变化，这不但可以发现错误，还能指出是哪一位出错，为进一步自动纠错提供了依据。

2. 编码规则

若海明码的最高位号为 m ，最低位号为 1 ，即 $H_m H_{m-1} \dots H_2 H_1$ ，则海明码的编码规则是：

- (1) 校验位与数据位之和为 m ，每个校验位 P_i 在海明码中被分在位号 2^{i-1} 的位置上，其余各位为数据位，并按从低向高逐位依次排列的关系分配各数据位。
- (2) 海明码的每一位位码 H_i （包括数据位和校验位）由多个校验位校验，其关系是被校验的每一位位号要等于校验它的各校验位的位号之和。

3. 增添校验位

假设欲检测的有效信息为**n**位，需增加的校验位为**k**位，则校验码的长度为**n+k**位。校验位的状态组合，应当具有指出**n+k**位中任一位有错或无错的能力，即需要区别出**n+k+1**种状态。应满足以下关系式：

$$2^k \geq n+k+1$$

这个关系式称为**海明不等式**，若信息位长度**n**确定后，由此可得到校验位**k**的最短长度。

确定校验位后，就可以与信息位组成海明校验位。假设数据位是**7**位二进制编码，据上所述，**校验位的位数k为4**，故海明码的总位数为**11**。它们的排列关系可表示为：

海明码位号： $H_{11} H_{10} H_9 H_8 H_7 H_6 H_5 H_4 H_3 H_2 H_1$

海明码： $D_7 D_6 D_5 P_4 D_4 D_3 D_2 P_3 D_1 P_2 P_1$

可知： 每个校验位由其本身校验；
每个数据位由若干校验位校验。

4. 校验位校验任务的分配

根据海明码的编码规则，每一位海明码都有多个校验位校验，且被校验的每一位的位号等于参与校验它的几个校验位的位号之和。

占据各权位上的校验位按权组成的**8421**码，正好等于海明码的位号，即海明码的位号 H_i 正好等于要校验它的校验位所占权位权值之和。

例如： $H_{11} = P_4 \times 2^3 + P_2 \times 2^2 + P_1 \times 2^1$

这说明了 H_{11} 位将由 P_4 、 P_2 、 P_1 进行校验。

校验位 P_1 可以校验： H_1 、 H_3 、 H_5 、 H_7 、 H_9 、 H_{11} 、 H_{13} 、 H_{15}

校验位 P_2 可以校验： H_2 、 H_3 、 H_6 、 H_7 、 H_{10} 、 H_{11} 、 H_{14} 、 H_{15}

校验位 P_3 可以校验： H_4 、 H_5 、 H_6 、 H_7 、 H_{12} 、 H_{13} 、 H_{14} 、 H_{15}

校验位 P_4 可以校验： H_8 、 H_9 、 H_{10} 、 H_{11} 、 H_{12} 、 H_{13} 、 H_{14} 、 H_{15}

根据校验时**偶校验**，可以写出相应的校验方程。

例：设有一个**7**位信息码位**0110001**，求它的海明码。

解：此例中，信息位**n=7**，根据海明不等式，可求得校验位最短长度**k=4**。

其海明码先表示如下：

海明码位号：**H₁₁ H₁₀ H₉ H₈ H₇ H₆ H₅ H₄ H₃ H₂ H₁**

海明码：**0 1 1 P₄ 0 0 0 P₃ 1 P₂ P₁**

按偶校验写出校验方程为：

$$H_1 \oplus H_3 \oplus H_5 \oplus H_7 \oplus H_9 \oplus H_{11} = 0 \quad (P_1 = H_1)$$

$$H_2 \oplus H_3 \oplus H_6 \oplus H_7 \oplus H_{10} \oplus H_{11} = 0 \quad (P_2 = H_2)$$

$$H_4 \oplus H_5 \oplus H_6 \oplus H_7 = 0 \quad (P_3 = H_4)$$

$$H_8 \oplus H_9 \oplus H_{10} \oplus H_{11} = 0 \quad (P_4 = H_8)$$

由此可得：**P₁=0、P₂=0、P₃=0、P₄=0**，所以**0110001**的海明码为**0110000100**。

5. 检错与纠错

方法：将错了的码字重新代入校验方程校验一次即可。假设上面例子中的海明码**01100000100**传送后，若**H₆**位发生了错误，变成了**01100100100**，这时把它们代入上面的偶校验校验方程，如下：

$$H_1 \oplus H_3 \oplus H_5 \oplus H_7 \oplus H_9 \oplus H_{11} = 0 \oplus 1 \oplus 0 \oplus 0 \oplus 1 \oplus 0 = 0 = E_1$$

$$H_2 \oplus H_3 \oplus H_6 \oplus H_7 \oplus H_{10} \oplus H_{11} = 0 \oplus 1 \oplus 1 \oplus 0 \oplus 1 \oplus 0 = 1 = E_2$$

$$H_4 \oplus H_5 \oplus H_6 \oplus H_7 = 0 \oplus 0 \oplus 1 \oplus 0 = 1 = E_3$$

$$H_8 \oplus H_9 \oplus H_{10} \oplus H_{11} = 0 \oplus 1 \oplus 1 \oplus 0 = 0 = E_4$$

可以把**E₄E₃E₂E₁ = 0110**看成一个“指误字”，因为其二进制码为**0110**，说明**H₆**出了错，是**H₆**错成了**1**，所以要纠错，纠错时将**H₆**位取反值，即让它恢复到正确值**0**。这样纠错后即可得到正确的海明码**01100000100**。

循环冗余校验码

1. CRC的编码方法

任何一个二进制序列中的各位看成一个多项式的系数

如：1101 $\rightarrow 1 \times X^3 + 1 \times X^2 + 0 \times X^1 + 1 \times X^0$

设：n是有效数据信息位位数，r是校验位位数。

总长 $k=n+r$ 位，称 (k, n) 码。

设待编码的有效信息以多项式 $M(x)$ 表示，将 $M(x)$ 左移 r 位得到多项式 $M(x) * X^r$ ，使低 r 位二进制位全为零，以便与 r 位校验位拼接。使用多项式 $M(x) * X^r$ 除以生成多项式 $G(x)$ ，求得的余数即为校验位。为了得到 r 位余数(校验位)， $G(x)$ 必须是 $r+1$ 位的。

$G(x)$ 最高项的指数决定了 r 的位数

假设 $M(x)*X^r$ 除以生成多项式 $G(x)$ ，求得的余数用表达式 $R(x)$ 表示，商的表达式用 $Q(x)$ 表示，它们之间的关系如下：

$$\frac{M(x) * X^r}{G(X)} = Q(X) + \frac{R(X)}{G(X)}$$

这时将余数 $R(X)$ 与 $M(x)*X^r$ 相加，就得到 $n+r$ 位CRC编码：

$$M(x)*X^r + R(x) = Q(x)*G(x) + R(x) + R(x)$$

因为“两个相同数据的模2和为零”，即 $R(x) + R(x) = 0$ ，所以

$$M(x)*X^r + R(x) = Q(x)*G(x)$$

可以看出，所求得的CRC码是一个可被 $G(X)$ 表示的数码除尽的数码。

例 设四位有效信息位是1100，选用生成多项式 $G(X)=1011$ ，试求有效信息位1100的CRC编码。

解：

(1) 将有效信息位1100表示为多项式 $M(x)$

$$M(X) = X^3 + X^2 = 1100$$

(2) $M(X)$ 左移 $r=3$ 位，得 $M(x)*X^3$

$$M(x)*X^3 = X^6 + X^5 = 1100000$$

(3) 用 $r+1$ 位的生成多项式 $G(X)$ ，对 $M(x)*X^r$ 作“模2除”

$$1100000/1011 = 1110 + 010/1011$$

(4) $M(x)*X^3$ 与 r 位余数 $R(X)$ 作“模2加”，即可求得它的CRC编码

$$M(x)*X^3 + R(X) = 1100000 + 010 = 1100010$$

(模2加)

因为 $k=7$ 、 $n=4$ ，所以编好的CRC码又称为(7, 4)码。

2. 模2运算：不考虑借位和进位

(1) 模2加减：可用异或门实现，即：

$0+0=0$ ； $0+1=1$ ； $1+0=1$ ； $1+1=0$ ；

$0-0=0$ ； $0-1=1$ ； $1-0=1$ ； $1-1=0$ ；

(2) 模2乘法：用模2加求部分积之和

例如：

$$\begin{array}{r} \mathbf{1011} \\ \mathbf{x} \mathbf{11} \\ \hline \mathbf{1011} \\ \mathbf{+} \mathbf{1011} \\ \hline \mathbf{11101} \end{array}$$

(3) 模2除法：按模2减求部分余数，每上一位商，部分余数要减少一位，**上商规则是：**只要余数最高位为**1**，则商**1**，否则为**0**。当部分余数的位数小于除数时，该余数为最后余数。

例如：

$$\begin{array}{r} 11 \text{ (除数)} \overline{) 1000 \text{ (被除数)}} \\ \underline{11} \\ 10 \\ \underline{11} \\ 10 \\ \underline{11} \\ 1 \end{array}$$

111.....商

3. CRC的译码及纠错

CRC码传送到目标部件，用约定的多项式 $G(x)$ 对收到的CRC码进行“模2除”，若余数为0，则表明该CRC校验码正确；否则表明有错，不同的出错位，其余数是不同的。由余数具体指出是哪一位出了错，然后加以纠正。

不同的出错位，其余数也是不同的。

可以证明：更换不同的有效信息位，余数与出错位的对应关系不会发生变化，只与码制和生成多项式 $G(X)$ 有关。

4. 关于生成多项式

不是任何一个 $(k+1)$ 位多项式都能作为生成多项式，从检错、纠错的要求来看，生成多项式应满足下列要求：

- (1) 任何一位发生错误，都应使余数不为零；
- (2) 不同位发生错误，都应使余数不同；
- (3) 用余数补零，继续作“模2除”，应使余数循环。

常用的CRC生成多项式：

CRC-12	12位	$x^{12}+x^{11}+x^3+x^2+1$	
CRC-16	16位	$x^{16}+x^{15}+x^2+1$	(IBM)
CRC-16	16位	$x^{16}+x^{12}+x^5+1$	(CCITT)
CRC-32	32位	$x^{32}+x^{26}+x^{23}+x^{16}+x^{11}+x^{10}+x^8+x^7+x^5+x^4+x^2+x+1$	

5. CRC产生电路

CRC校验码不仅检错率高，而且硬件实现简单，因而到底广泛应用。

小结

- 存储器的基本工作原理
- 存储器的组织方式
- 存储器的分类
- 高性能存储器