《计算机组成原理》试题集

一、选择题

	在每小题列出的四个号内。	备选项中只有一个是符	合题目要求的,请将其	代码填写在题后的括
1.	反映计算机基本功能的	为是 (
	A) 操作系统	B)系统软件	C) 指令系统	D) 数据库系统
2.	若二进制数为 1111.101	1,则相应的十进制数为	J ()	
	A) 15.625	B) 15.5	C) 14.625	D) 14.5
3.	若十进制数为 132.75,	则相应的十六进制数为	A ()	
	A) 21.3	B) 84.C	C) 24.6	D) 84.6
4.	若十六进制数为 A3.5,	则相应的十进制数为	()	
	A) 172.5	B) 179.3125	C) 163.3125	D) 188.5
5.	若十六进制数为 B5.4,	则相应的十进制数为	()	
	A) 176.5	B) 176.25	C) 181.25	D) 181.5
6.	设有二进制数 x=-110	01101,若采用 8 位二进	Ė制数表示,则[x]*=()
	A) 11101101	B) 10010011	C) 00010011	D) 10010010
7.	若[X]ャ=1.1011,则	真值 X 是 ()		
	A) -0.1011	B) -0.0101	C) 0.1011	D) 0.0101
8.	若 x=1011,则[x]*=()		
	A) 01011	B) 1011	C) 0101	D) 10101
9.	若[X]*=0.1011,则真值	直 X= ()		
	A) 0.1011	B) 0.0101	C) 1.1011	D) 1.0101
10.	某机字长 8 位, 含一	一位数符,采用原码表示	示,则定点小数所能表	示的非零最小正数为
()			
	A) 2 ⁻⁹	B) 2-8	C) 1-2 ⁻⁷	D) 2 ⁻⁷
11.	一个 n+1 位整数原码	的数值范围是()		
	A) $-1n+1 < x < 2n-1$	В	$-2 \text{ n+1} \leq x < 2 \text{ n-1}$	
	C) $-2 n+1 < x \le 2n-1$		D) $-2 n+1 \le x \le 2 n$	-1
12.	n+1 位的定点小数,	其补码表示的数值范围	是 ()	
	A) $-1 \le x \le 1-2^{-n}$	В	$(3) -1 < x \le 1-2^{-n}$	
	C) $-1 \le x < 1-2^{-n}$	D	$(-1)^{-1} < x < 1-2^{-n}$	
13.	定点小数反码[x]辰=x₀	• x ₁ ····x _n 表示的数值范	围是()	
	A) $-1+2^{-n} < x \le 1-2^{-n}$	F	3) $-1+2^{-n} \le x < 1-2^{-n}$	
	C) $-1+2^{-n} \le x \le 1-2^{-n}$	Γ	$(-1)^{-1} + 2^{-n} < x < 1 - 2^{-n}$	
14.	设某浮点数共 12 位。	其中阶码含1位阶符,	共4位,以2为底,	初码表示; 尾数含1
	位数符,共8位,补	码表示,规格化。该浮	点数所能表示的最大了	E数是 ()
	A) 2 ⁷	B) 28	C) 28-1	D) $2^{7}-1$
15.	已知一个8位寄存器的	的数值为 11001011,将记	亥寄存器逻辑左移一位	五后,结果为()
	A) 01100101	B) 10010111	C) 01100111	D) 10010110
16.	已知一个8位寄存器的	的数值为 11001010,将	该寄存器小循环左移-	一位后,结果为()

	A) 01100101 B) 10010100		D) 01100100
17.	多位二进制加法器中每一位的进位传播的		
	$ A) X_i + Y_i $	C) $X_i+Y_i+C_i$	$D)\ X_i\!\oplus\!Y_i\!\oplus\!C_i$
18.	加法器中每一位的进位生成信号 g 为(
	$A) X_i+Y_i \qquad \qquad B) X_iY_i$	$C)\ X_i \oplus Y_i \oplus C_i$	$D) \ X_i \!\!+\!\! Y_i \!\!+\!\! C_i$
19.	若采用双符号位补码运算,运算结果的	符号位为01,则()
	A) 产生了负溢出(下溢)	B)产生了	正溢出(上溢)
	C) 结果正确,为正数	D)结果正确,	为负数
20.	原码乘法是指()	_ > + H>1+== -># >	745,000
	A) 用原码表示乘数与被乘数,直接相郭	É	
	B) 取操作数绝对值相乘,符号位单独处		
	C)符号位连同绝对值一起相乘		
	D) 取操作数绝对值相乘, 乘积符号与郭	乘数符号相同	
21.	若待编信息位为 1011011,则该代码的奇	· · · · · · · · · · · · · · · · · · ·	
	A) 10110110 B) 101101101	C) 10110111	D) 101101110
22.	表示主存容量的常用单位为(
	A)数据块数	B) 字节数	
	C)扇区数	D) 记录项数	
23.	存储器的随机访问方式是指(
	A)可随意访问存储器		
	B) 按随机文件访问存储器		
	C) 可对存储器进行读出与写入		
	D) 可按地址访问存储器任一编址单元,	其访问时间相同且与	与地址无关
24.	动态存储器的特点是()		
	A) 工作中存储内容会产生变化		
	B) 工作中需要动态改变访存地址		
	C) 工作中需要动态地改变供电电压		
	D) 需要定期刷新每个存储单元中存储的	的信息	
25.	一般来讲,直接映像常用在()		
	A)小容量高速 Cache	B) 大容量高速 Cacl D) 大容量低速 Cacl	he
			he
26.	下列存储器中,速度最快的是 (
	A) 硬盘 B) 光盘 C	C) 磁带 D))半导体存储器
27.	在下列存储器中,速度最快的是(
	A) 磁盘 B) 磁带		
28.	在下列 Cache 替换算法中,一般说来哪一)
		B) 先进先出法	
		D) 近期最少使用法	
29.	组相联映像和全相联映像通常适合于(
	A) 小容量 Cache C) 小容量 ROM D	B) 天容量 Cache	
20		リス谷重 ROM	
30.	下列说法中,合理的是()	7 4n BB BB 80 40 45 17 5 15 4	: -
	A) 执行各条指令的机器周期数相同, 名	h机器周期的长度均匀	习

	B) 执行各条指令的机器周期数相同,	各机	器周期的长度可变		
	C) 执行各条指令的机器周期数可变,	各机	器周期的长度均匀		
	D) 执行各条指令的机器周期数可变,	各机	器周期的长度可变		
31.	假设寄存器 R 中的数为 200, 主存地:	址为2	200 和 300 的存储单	元中存	放的内容分别是
300	和 400,若访问到的操作数为 200,则	所采用	目的寻址方式为()	
			寄存器间接寻址(
	C) 存储器间接寻址(200)				
32.	.假设寄存器 R 中的数值为 200, 主存			上单元中	存效的内容分别
	00 和 400,则什么方式下访问到的操作			_ , , _ ,	
	直接寻址 200 B				
	存储器间接寻址(200) D))寄花	字器寻址 R		
	采用直接寻址方式,则操作数在(
	A) 主存 B) 寄存器			D)	光盘
34.	零地址指令的操作数一般隐含在(2,) C.III.
5	A) 磁盘 B) 磁带			D)	光盘
35	单地址指令()	0,	-7 17 нн	2,) C.III.
33.	A) 只能对单操作数进行加工处理				
	B) 只能对双操作数进行加工处理				
	C) 无处理双操作数的功能				
	D) 既能对单操作数进行加工处理,也	比能在	隐含约定另一 握作#	か (武 hb	
	作数进行运算	7 DC 17.		X \->\\	2
36.	在存储器堆栈中,若栈底地址为 A, S	SP 指	针初值为 A-1 . 当堆	詳栈采用	从地址小的位置
50.	向地址大的位置生成时,弹出操作应是			- 12/17/13	// CO.T. 1 11 12 E.
	A) 先从堆栈取出数据,然后 SP 指针		,		
	B) 先从堆栈取出数据, 然后 SP 指针				
	C) SP 指针先加 1, 然后从堆栈取出数				
	D) SP 指针先减 1, 然后从堆栈取出数				
37	在大多数情况下,一条机器指令中是		· 第二进制代码来指:	定 ()
37.	A)下一条指令的地址 B				
	C)操作数地址 D				
38.	转移指令执行结束后,程序计数器 PC				
30.	A) 该转移指令的地址			今地址	
	C) 转移的目标地址			, , , ,	
39.	从一条指令的启动到下一条指令的启动)	
57.	A) 时钟周期B) 机器周期				指今周期
40.	在微程序控制中,把操作控制信号编			2,	311 (7:37)3
10.	A) 微指令 B) 微地址			D)	程序
41.	微程序存放在(C) 1/(11/1/	2,	12/1
	A) 主存中 B) 堆栈中		C) 只读存储器中	D)	磁盘中
42.	在微程序控制方式中,机器指令和微排			2,	Peter LLLL. 1
	A)每一条机器指令由一条微指令来解				
	B)每一条机器指令由一段(或一个)				
	C) 一段机器指令组成的工作程序可由				
	D) 一条微指令由若干条机器指令组成		ANA TE 1001 1 T 1001 1		
	シャン・マントン・ロイニン・ファン・ファン・ファン・ファン・ファン・ファン・ファン・ファン・ファン・ファ	~			

43.	微地址是指微指令()		
	A) 在主存的存储位置	B)在堆栈的存储位置	
	C) 在磁盘的存储位置	D) 在控制存储器的存储位	置
44.	通常,微指令的周期对应一个()		
	A)指令周期 B)主频周期	C)机器周期	D) 工作周期
45.	下列各种记录方式中,不具自同步能力	7的是()	
	A) 不归零制	B) 改进型调频制 MFM	
	C)调相制 PM	B)改进型调频制 MFM D)调频制 FM	
46.	异步传送方式常用于()中,作	F为主要控制方式。	
	A) 微型机的 CPU 内部控制	B) 硬连线控制器	
	C) 微程序控制器	D) 串行 I/O 总线	
47.	波特率表示传输线路上()		
	A) 信号的传输速率	B) 有效数据的传输速率	
	C) 校验信号的传输速率	D) 干扰信号的传输速率	
48.	不同信号在同一条信号线上分时传输的	的方式称为 ()	
	A)总线复用方式	B) 并串行传输方式	
	C) 并行传输方式	B)并串行传输方式D)串行传输方式	
49.	系统级的总线是用来连接()		
	A) CPU 内部的运算器和寄存器	B) 主机系统板上的所有部	7件
	C) 主机系统板上的各个芯片	D) 系统中的各个功能模式	 块或设备
50.	总线从设备是()		
	A) 掌握总线控制权的设备		,
	C)被主设备访问的设备	D) 总线裁决部件	
51.	在总线上,同一时刻(
	A) 只能有一个主设备控制总线传输操	作	
	B) 只能有一个从设备控制总线传输操		
	C) 只能有一个主设备和一个从设备控		
	D)可以有多个主设备控制总线传输操	作	
52.	串行总线主要用于()		
		3)连接主存与 CPU	
		D)连接 CPU 内部各部件	
53.	下列说法中正确的是()		
	A) 半双工总线只能在一个方向上传输信		
	B) 半双工总线只能在一个方向上传输信		
	C) 半双工总线可以在两个方向上轮流传统		
	D) 半双工总线可以在两个方向上同时	传制信息,至双工总线可以	住
<i>5</i> 1	输信息	H ()	
34.	在下列设备中,属于图形输入设备的是A)键盘 B)条形码阅读机	E() C)数字化仪	D)显示器
55	A)键盘 B)条形码阅读机 CRT 图形显示器的分辨率表示(~ · · · · · · · · · · · · · · · · · · ·	D)並小裔
33.	A) 一个图像点(像素)的物理尺寸)	
	B)显示器一行能显示的最大图像点数	与一别能且三的是士图梅占	₩
	C)显示器屏幕可视区域的大小	一,勿此业小时取入国该点	双
	D)显示器能显示的字符个数		
	ロ/业小台比业小的十付行数		

56.	在下列存储器中,()	可以作为主存	储器。			
	A)半导体存储器 B)	硬盘	C) 光盘	D	磁带	
57.	在常用磁盘中,()					
	A) 外圈磁道容量大于内圈磁	兹道容量	B)各道容	量不等		
	C) 各磁道容量相同		D)内圈磁	道容量大于外	圈磁道容	量
58.	磁表面存储器记录信息是利用	用磁性材料的	()			
	A) 磁滞回归线特性		B)磁场渗	透特性		
	C) 磁场分布特性		D)磁场吸	引力特性		
59.	24 针打印机的打印头的针排	列是 ()				
	A) 24 根针排成一列	-	B) 24 根针	排成2列		
	C) 24 根针排成 3 列]	D) 24 根针	排成4列		
60.	在常用磁盘的各磁道中()				
	A) 最外圈磁道的位密度最大	; I	3)最内圈码	滋道的位密度,	最大	
	C) 中间磁道的位密度最大	Γ))所有磁流	道的位密度 一种	样大	
_,	填空题					
1.	计算机存储器的最小单位为	。1K	B 容量的有	存储器能够存储	生 百	个这样
	的基本单位。					
2. 🕏	数的真值变成机器码可采用			和		_表示法。
3. 🔻	移码表示法主要用于表示	的阶码	E,以利于	比较两个	的大	小和进行
	操作。					
4.	按 IEEE754 标准,一个浮点数	, 由符号位、		IΞ	个域组成	0
5. 8	8位二进制补码表示带符号数	的范围,用十元	六进制来表	示,则最小是	,最是	大。
6.	一个定点数由和_	两部	分组成。棉	見据小数点位置	量的不同,	定点数有
		表示方法。				
7.	计算机可对不同类型的操作数	进行操作,操	作数的类型	」有	_和	等。
8. 1	相联存储器不按地址而是按	访问的	的存储器,	在 Cache 中用	来存放	,
;	在虚拟存储器中用来存放	o				
9. (Cache 是一种存储:	器,是为了解得	央 CPU 和主	E存之间	不匹	配而采用
	的一项硬件技术。现发展为_	体系	,	分设体系。		
	主存与 Cache 的地址映射有_				三种方式。)
	CPU 能直接访问					
	广泛使用的和					r电后不能
	保存信息。					
13.	虚拟存储器指的是	_层次,它给用	户提供了一	一个比实际	空	三间大得多
	 的 空间。					
14.	多个用户共享主存时,系:	统应提供	。 į	通常采用的方	法是	和
	保护,并用					
15.	虚拟存储器只是一个容量非常		柞	莫型, 不是任何	可实际的	
	存储器。			, , , , , , , , , , , , , , , , , , , ,		
	按照主存、外存层次的信息	传送单位不同。	虚拟存储	治器有	式、	
	式和 式3类。	= , , , ,	·			
17.	虚拟存储器主要用于解决计算	拿机中	的	问题。		
	在页式虚拟存储器中,主存均				分。	

19.	在寄存器间接寻址方式中,有效地址存放在中,而操作数存放在中。
20.	设 D 为指令中的形式地址, I 为基址寄存器, PC 为程序计数器。若有效地址 E= (PC)
	十 D,则为寻址方式;若有效地址 E=(D),则为寻址方式;
	若 E= (I) + D, 则为寻址方式; 若为直接寻址, 则有效地址为。
21.	数据寄存器中既能存放,又能存放的称为累加寄存器。
22.	CPU 从取出一条指令并执行这条指令的时间和称为。
23.	构成中央处理器的两大部件是和。
24.	所有指令的执行都必须进行的相同操作是取指令操作,该操作从读出指令,
	并将指令传送到。
25.	微指令地址的形成方式有两种,一种是方式,从获得下一条微指令
	的微地址;另一种是方式,从微指令的获得下一条微指令的微地址。
26.	控制器可分为
	由产生;后者采用,控制信号由产生。
27.	在微程序控制器中,控制存储器由构成,用于存放。
	在 CPU 中,指令寄存器的作用是
	状态字寄存器 PSW 的作用是,地址寄存器的作用是。
29.	控制部件通过控制线向执行部件发出各种控制命令,通常把这种控制命令叫做
	,而执行部件接受此控制命令后所进行的操作叫做。
30.	在机器的一个 CPU 周期中,一组实现一定操作功能的微命令的组合,构成一条
	,它由和两部分组成。
31.	
32	总线控制方式可分为
24.	心线江鸭刀式鸟刀刀 八江鸭州 八江鸭州州。
33.	集中式总线裁决主要有方式、方式和方式。
33.	
33. 34.	集中式总线裁决主要有方式、方式和方式。全互锁方式中的信号和信号的上升沿和下降沿都是触发边沿,由
33. 34.	集中式总线裁决主要有方式、方式和方式。 全互锁方式中的信号和信号的上升沿和下降沿都是触发边沿,由此这种方式称为协议。 总线定时是总线系统的核心问题之一。为了同步主方、从方的操作,必须制订。
33.34.35.	集中式总线裁决主要有方式、方式和方式。全互锁方式中的信号和信号的上升沿和下降沿都是触发边沿,由此这种方式称为协议。总线定时是总线系统的核心问题之一。为了同步主方、从方的操作,必须制订。通常采用定时和定时两种方式。
33.34.35.36.	集中式总线裁决主要有方式、方式和方式。 全互锁方式中的信号和信号的上升沿和下降沿都是触发边沿,由此这种方式称为协议。 总线定时是总线系统的核心问题之一。为了同步主方、从方的操作,必须制订。
33.34.35.36.37.	集中式总线裁决主要有方式、方式和方式。 全互锁方式中的信号和信号的上升沿和下降沿都是触发边沿,由此这种方式称为协议。总线定时是总线系统的核心问题之一。为了同步主方、从方的操作,必须制订。通常采用定时和定时两种方式。 按照传输定时的方法划分,总线数据通信方式可分为和两类。
33.34.35.36.37.38.	集中式总线裁决主要有方式、方式和方式。全互锁方式中的信号和信号的上升沿和下降沿都是触发边沿,由此这种方式称为协议。总线定时是总线系统的核心问题之一。为了同步主方、从方的操作,必须制订。通常采用定时和定时两种方式。按照传输定时的方法划分,总线数据通信方式可分为和两类。为了解决多个同时竞争总线,必须具有
33.34.35.36.37.38.	集中式总线裁决主要有方式、方式和方式。全互锁方式中的信号和信号的上升沿和下降沿都是触发边沿,由此这种方式称为协议。总线定时是总线系统的核心问题之一。为了同步主方、从方的操作,必须制订。通常采用定时和定时两种方式。按照传输定时的方法划分,总线数据通信方式可分为
33.34.35.36.37.38.39.	集中式总线裁决主要有方式、方式和方式。 全互锁方式中的信号和信号的上升沿和下降沿都是触发边沿,由此这种方式称为
33.34.35.36.37.38.39.40.	集中式总线裁决主要有
33.34.35.36.37.38.39.40.41.	集中式总线裁决主要有
33. 34. 35. 36. 37. 38. 39. 40. 41. 42.	集中式总线裁决主要有
33. 34. 35. 36. 37. 38. 39. 40. 41. 42.	集中式总线裁决主要有
33. 34. 35. 36. 37. 38. 39. 40. 41. 42. 43.	集中式总线裁决主要有

47.	通道有三种类型:	_逋道、		
48.	SCSI 是处于和	之间的并行	· I / O 接口,可允许连接	
	台各种类型的高速外围设备。			
49.	通道与 CPU 分时使用	,实现了	内部的数据处理和	的
	并行工作。			
50.	通道是一个特殊功能的	,它有自己的	专门负责数据输入	渝出的传
	输控制,CPU 只负责	功能。		

三、名词解释

- 1. 主机
- 2. 基数 r
- 3. 位
- 4. 字
- 5. 字节
- 6. 总线
- 7. 偶校验码
- 8. 相联存储器
- 9. 多体交叉存储器
- 10. 虚拟存储器
- 11. 寻址方式
- 12. 微程序控制器
- 13. 微程序
- 14. 微指令
- 15. 微地址
- 16. 控制存储器
- 17. 主设备
- 18. 总线从设备
- 19. 全互锁
- 20. I/O 接口
- 21. 中断优先级
- 22. 中断嵌套
- 23. 统一编址

四、简答题

- 1. 静态存储器 (SRAM) 依靠什么来存储信息? 为什么称为"静态"存储器?
- 2. 简述静态存储器的写操作过程。
- 3. 主存储器的性能指标有哪些? 各性能指标的含义是什么?
- 4. Cache 的命中率与哪些因素有关?它们是如何影响 Cache 的命中率的?
- 5. 何谓虚拟存储器? 其主要好处是什么?
- 6. (堆栈有哪两种基本操作?它们的含义是什么?
- 7. 说明指令周期、机器周期、时钟周期之间的关系。
- 8. 在寄存器——寄存器型,寄存器——存储器型和存储器——存储器型三类指令中,哪类指令的执行时间最长?哪类指令的执行时间最短?为什么?
- 9. 什么是 RISC? RISC 指令系统的特点是什么?

- 10. 指令和数据均存放在内存中, 计算机如何从时间和空间上区分它们是指令还是数据?
- 11. 简述寄存器间接寻址方式的含义,说明其寻址过程。
- 12. 假设寄存器 R 中的数值为 2000, 主存地址为 2000 和 3000 的地址单元中存放的内容分别为 3000 和 4000, PC 的值为 5000, 若按以下寻址方式,访问到的操作数各是多少? ①寄存器寻址 R; ②寄存器间接寻址(R); ③直接寻址 2000; ④存储器间接寻址(2000); ⑤相对寻址-3000 (PC)
- 13. 微程序控制器怎样产生操作控制信号,这种控制器有何优缺点?
- 14. 微指令编码有哪三种方式? 微指令格式有明几种? 微程序控制有哪些特点?
- 15. 硬连线控制器主要由哪几部分构成? 它是如何产生控制信号的?
- 16. 列举出 CPU 中 6 个主要寄存器的名称及功能。
- 17. 简述微程序控制器各主要组成部分的功能。
- 18. 简述 CPU 的主要功能。
- 19. 何谓串行传输,有何优缺点?适用什么场合?
- 20. 串行总线和并行总线有何区别? 各适用于什么场合?
- 21. 系统总线接口有哪几项基本功能?
- 22. 何谓"总线仲裁"?一般采用何种策略进行仲裁,简要说明它们的应用环境。
- 23. 总线的一次信息传送过程大致分哪几个阶段?
- 24. 什么是总线带宽? 影响带宽的因素有哪些?
- 25. 外围设备的 I / O 控制方式分哪几类? 各有什么特点?
- 26. 何谓 DAM 方式?说明它的适用场合。
- 27. 基本的 DMA 控制器的主要部件有哪些?
- 28. 何谓多重中断?如何保证它的实现?
- 29. 简述多重中断系统中 CPU 响应处理一次中断的步骤。
- 30. 试比较中断方式与 DMA 方式的主要异同,并指出它们各自应用在什么性质的场合?
- 31、请简要描述 RISC 和 CISC 指令集架构的区别。
- 32、假定某计算机采用 IEEE754 作为浮点数的表示方法,请用十六进制给出实数 3.14 在机器中的表示形式。

五、计算题

- 1. 己知 x=-0. 01111. y=+0. 11001,求 $[x]_{*}$, $[-x]_{*}$, $[y]_{*}$, $[-y]_{*}$,x+y,x-y。
- 2. 设有两个浮点数 $\mathbf{x} = 2^{E_x} \times S_x$, $\mathbf{y} = 2^{E_y} \times S_y$, $\mathbf{E}_{\mathbf{x}} = (-10)_2$, $\mathbf{S}_{\mathbf{x}} = (+0.1001)_2$ $\mathbf{E}_{\mathbf{y}} = (+10)_2$, $\mathbf{S}_{\mathbf{y}} = (+0.1011)_2$ 。若尾数 4 位,数符 1 位,阶码 2 位,阶符 1 位,求 $\mathbf{x} + \mathbf{y}$,并写出运算步骤及结果。
- 3. 设 X=+15, Y=-13, 用带求补器的原码阵列乘法求出乘积 $X \cdot Y=?$
- 4. 已知 x=0.1011, y=-0.1001, 试用补码一位乘法求 $x\times y=?$ 要求写出每一步运算过程及运算结果。
- 5. 已知 $[x]_{*+}=1.0111$, $[y]_{*+}=0.1101$,试用加减交替法求 $[x]_{*+}\div[y]_{*+}=?$ 要求写出每一步运算过程及运算结果。
- 6. 某指令系统字长为 16 位,每个操作数的地址码长 6 位,设系统包括无操作数,单操作数和双操作 3 类。若双操作指令有 M 条,无操作数指令有 N 条,问单操作数的指令最多有多少条?
- 7. 设某计算机的主存储器为 512KB ×16 位, Cache 容量为 8KB×16 位, 每块 8 个字。 (1) Cache 中可装入多少块主存中的数据? 256


- (2) 若 Cache 和主存采用直接地址映像,试给出主存与 Cache 的地址格式,并说明每个字段多少位。
- (3) 若采用组相联映像,每组 4 块,试给出 Cache 和主存的地址格式,并说明每个字段 多少位。
- 8. 某总线在一个总线周期中并行传送 4 个字节的数据,设一个总线周期等于一个总线时钟周期,总线时钟频率为 10 MHz。
 - (1) 求总线带宽是多少?
 - (2) 如果一个总线周期中并行传送 64 位数据,总线时钟频率升为 33MHz、这时总线带 宽为多少?
- 9. 某串行异步通信总线的帧格式为 1 位起始位, 8 位数据位, 1 位奇偶校验位, 2 位停止位, 当波特率为 9600bps 时, 比特率为多少?
- 10. 某双面磁盘每面有 220 道,内层磁道周长 70cm,位密度 400 位/cm,转速 3000 转/分,问:(1)磁盘存储容量是多少?(2)数据传输率是多少?
- 11、假定某个程序在执行过程中 I-cache 的 miss rate = 0.04, D-cache 的 miss rate = 0.08, Miss penalty = 100 cycles, Base CPI (without memory stalls) = 2, Load & stores 操作在所有指令中的比例为 30%。
 - 1)计算该程序实际的 CPI 值:
 - 2)如果通过加大 Cache 的容量使 I-cache 和 D-cache 的 miss rate 都降低 50%, Miss penalty=150 cycles, 请说明新方案是否比原有的方案更优,并说明理由。

六、应用题

- 1. 用 16K×8 位的 SRAM 芯片构成 64K×16 位的存储器,要求画出该存储器的组成逻辑框图。
- 2. 用 16K×16 位的 SRAM 芯片构成 64K×32 位的存储器。要求画出该存储器的组成逻辑框图。
- 3. 用 $4K \times 8$ 的存储器芯片构成 $8K \times 16$ 位的存储器,共需多少片?如果 CPU 的信号线有读写控制信号 R / W*,地址线 $A_{15} \sim A_0$,存储器芯片的控制信号有 CS 和 WE*,请画出此存储器与 CPU 的连接图。
- 4.用 $2K \times 16$ 位/片的 SRAM 存储器芯片设计一个 $8K \times 32$ 位的存储器,已知地址总线为 $A_{15} \sim A_0$ (低),数据总线 $D_{31} \sim D_0$ (低), \overline{WE} 为读写控制信号。请画出该存储器芯片级逻辑图,注明各种信号线。
- 5. 要求用 $128K \times 16$ 位的 SRAM 芯片设计 $512K \times 16$ 位的存储器,SRAM 芯片有两个控制端: 当 CS 有效时该片选中。当 W/R = 1 时执行读操作,当 W/R = 0 时执行写操作。用 $64K \times 16$ 位的 EPROM 芯片组成 $128K \times 16$ 位的只读存储器。试问:
 - (1) 数据寄存器多少位?
 - (2) 地址寄存器多少位?
 - (3) 共需多少片 EPROM?
 - (4) 画出此存储器组成框图。
- 6. 用 8K×8 位的 ROM 芯片和 8K×8 位的 RAM 芯片组成一个 32K×8 位的存储器,其中 RAM 地址占 24K(地址为 2000H~7FFFH),ROM 地址占 8K(地址为 0000H~1FFFH)。 RAM 芯片有两个输入端;当 CS 有效时,该片选中,当 W / R=1 时,执行读操作;当


W/R=0时,执行写操作。ROM 芯片只有一个控制输入端——片选 CS。要求画出此存储器组成结构图。

- 7. 某机指令字长 16 位。设有单地址指令和双地址指令两类。若每个地址字段为 6 位,双地址指令有 x 条。问单地址指令最多可以有多少条?
- 8. 若某机要求有:三地址指令 4条,单地址指令 255条,零地址指令 16条。设指令字长为 12位,每个地址码长为 3位。问能否以扩展操作码为其编码?如果其中单地址指令为 254条呢?说明其理由。
- 9. 单总线 CPU 结构如下图所示,其中有运算部件 ALU、寄存器 Y 和 Z,通用寄存器 R0~R3、指令寄存器 IR、程序计数器 PC、主存地址寄存器 MAR 和主存数据寄存器 MDR 等部件。试拟出 CPU 读取并执行取数指令 LOAD R₀,(A)的流程。指令中 R₀表示目的寻址为寄存器寻址,(A)表示源寻址为存储器间接寻址。



PC→MAR
PC+1→PC
DBUS→MDR→IR
R2→MAR
DBUS→MDR
MDR→R1

10. 单总线 CPU 结构图如下,其中有运算部件 ALU、寄存器 Y 和 Z、通用寄存器 $R_0 \sim R_3$ 、指令寄存器 IR、程序计数器 PC、主存地址寄存器 MAR 和主存数据寄存器 MDR 等部



件, 试拟出加法指令 $ADD R_1$, $B(R_2)$ 的读取和执行流程。其中 R_1 表示目的寻址为寄存器寻址; $B(R_2)$ 表示源寻址为变址寻址, B 是偏移量, R_2 是变址寄存器。

PC→MAR

 $PC+1 \rightarrow PC$

DBUS→MDR,

MDR→IR

B (IR 地址段) →Y

 $R2+Y\rightarrow Z$

Z→MAR


DBUS→MDR,

 $MDR \rightarrow Y$

 $R1+Y\rightarrow Z$

Z→R1

11. 单总线 CPU 结构图如下,其中有运算部件 ALU、寄存器 Y 和 Z、通用寄存器 $R_0 \sim R_3$ 、状态寄存器 SR、指令寄存器 IR、程序计数器 PC、主存地址寄存器 MAR 和主存数据寄存器 MDR 等部件,试拟出存储指令 STORE R_1 ,(A)的读取和执行流程。其中 R_1 表示源寻址为寄存器寻址;(A)表示目的寻址为存储器间接寻址。




- 12. 设某机有 4 级中断 A、B、C、D, 其硬件排队优先次序为 A>B>C>D, 中断程序的屏蔽 位设置如下表(其中"0"为允许,"1"为屏蔽, CPU 状态时屏蔽码为 0000)。
 - (1) 中断处理次序为什么?
 - (2)设A、B、C、D同时请求中断,画出CPU执行程序的轨迹。
- 13. 某计算机字长 16 位,采用 16 位定长指令字结构,部分数据通路结构如图。图中所有的控制信号为 1 时表示有效,0 为无效。如控制信号 MDRinE=1 表示允许数据从 DB 打入 MDR,MDRin=1 表示允许数据从内总线打入 MDR。假设 MAR 的输出一直处于使能状态。加法指令"ADD (R1),R0"的功能为: (R0)+((R1)) ((R1)),即将 R0 中的数据与 R1 内容所指主存单元的内容相加,结果写入 R1 内容所指的主存单元。

下表给出了上述指令的取指和译码阶段的每个节拍(时钟周期)的功能和有效控制信号。请

按表中描述的方式,用表格列出指令执行阶段每个节拍的功能和有效控制信号。

时钟	功能	有效控制信号
C1	MAR←(PC)	PCout, MARin
C2	MDR←M (MAR) PC← (PC) +1	MemR, MDRinE PC+1
С3	IR←(MDR)	MDRout, IRin
C4	指令译码	无



- 14、一个有 32 位程序地址空间,页面容量为 1KB,主存的容量为 8MB 的存储系统,问:
- (1) 虚页号字段有多少位? 页表将有多少行?
- (2) 页表的每一行有多少位? 页表的容量有多少字节?

15、假设在一个采用组相联映像方式的 Cache 中,主存有 B0~B7 共 8 块组成,Cache 有 C0~C3 共 4 块,组内块数为 2 块。每块的大小为 32 个字节,采用 FIFO 块替换算法。在一个程序执行过程中依次访问块地址流如下:

B1, B4, B6, B3, B0, B4, B6, B2, B4, B5

- (1) 写出主存地址的格式,并标出各字段的长度
- (2) 写出 Cache 地址的格式, 并标出各字段的长度
- (3) 画出主存与 Cache 之间各个块的映像对应关系
- (4) 列出程序执行过程中 Cache 的块地址流分布情况。并计算 Cache 的块命中率
- 16. 设主存容量为 1MB , Cache 容量为 16KB , 每字块有 16 个字, 每字 32 位。
- (1)若 Cache 采用直接相联映像,求出主存地址字段中各段的位数。
- (2)若 Cache 采用四路组相联映像,求出主存地址字段中各段的位数。
- 17、有一主存——Cache 层次的存储器,其主存容量 1MB,Cache 容量 64KB,每块 8KB,若采用直接映象方式,
- 求: ①主存的地址格式? ②主存地址为 25301H, 问它在主存的哪一块?
 - 18、(10分)已知某8位机的主存采用半导体存储器,内存容量为32KB,若使用4K×4位RAM芯片组成该机存储器,请计算需要的RAM芯片的数量,并画出这些芯片与CPU连接示意图。
- 19、 某 16 位机所使用指令格式和寻址方式如下所示。该机有两个 20 位基值 寄存器,四个 16 位变址寄存器,十六个 16 位通用寄存器。指令格式中的 S(源),D(目标)都是通用寄存器,M是主存中的一个单元。三种指令的编码 方式如下图所示,其中操作码定义为:

MOV (OP)=(A)H, MOV 是传送指令

STA (OP)=(1B)H, STA 为写存储器指令


LDA (OP)=(3C)H, LDA 为加载指令

请完成以下分析:



- (1)分析 CPU 完成哪一种操作所花时间最短?哪一种操作花时间最长?第二种指令的执行时间有时会等于第三种指令的执行时间吗?
- (2)下列情况下每个十六进制指令字分别代表什么操作?其中如果有编码不正确,如何改正才能成为合法指令?

20、一个 8 位的单总线计算机系统,其中寄存器定义为:指令寄存器(IR),程序计数器(PC),数据寄存器(MDR),地址寄存器(MAR),状态寄存器(SR),4 个通用寄存器(R0-R3),用户不可见暂存器(Z和Y)。假定系统中只有16条指令,其中减法指令SUB(SUB R0,R1)为单字节指令表示寄存器R1与R0相减,结果存放到R0中;SUBI为双字节指令(SUBI R0,R1,I),功能为R1与立即数I之差,结果存放到寄存器R0中;双字节指令Load(L0AD R0,R1,I),是将内存单元地址(R1+I)中的内容加载到寄存器R0中。(I为8位立即送)



请写出以上3条指令执行的微操作序列,要求包含取指令过程。