《数字逻辑》实验报告

姓名	孙莹莹	年	级	2020 级		
学号	20204136/202041	104 专业、	班级	<i>计卓 1 班</i>		
实验名称		实验三	多路选	择器		
实验时间	2021年10月23日	实验地点		DS1410		
实验成绩		实验性质	□验ⅰ	正性 □设计性 □综合性		
教师评价:						
□算法/实验	〕过程正确; □源程)	序/实验内容提	交 □私	呈序结构/实验步骤合理;		
□实验结果	正确; □语法、	. 语义正确;	□扎	设告规范;		
评语:						
		评价教师签	密名 (电	子签名):		
一、实验目	的					
熟悉并使用 Block Design 和 Verilog HDL 语言,并且比较两种方式的异同。						
二、实验项	1目内容					
Verilog HI 载到板子验	DL 语言编写代码两程	种方式实现,	通过仿	别用 Block Design 和 真、看 RTL 电路图、下 同(逻辑资源、RTL 电		
三、实验设	计					


实验原理: 用拨码开关代表四个三位数据的输入以及两位选择输入, LED 灯作为输出,通过拨码开关 S0 和 S1 的不同组合进行多路选择操作,选

择不同的数据进行输出。最终将输出的三位数据在 LED 灯上显示出来。

真值表:

数据输入	端			选择输入	端	输出
WO	W1	W2	W3	S1	S0	Y
001	X	X	X	0	0	001
X	010	X	X	0	1	010
X	X	011	X	1	0	011
X	X	X	100	1	1	100

Block Design 原理图



四、实验过程或算法(关键步骤、核心代码注解等)

1.Block Design

将自己编写的与门,非门和或门封装成三个独立的 IP 核,在另一个 Project 中导入后,进行连线设计,然后写出 design 代码。

- 1) 编写与门,或门,非门
 - ① 与门:

输入的每一位都和 S0,S1 相与


```
module andGate
\#(parameter SIZE = 3)
(input s0, input s1, input[(SIZE-1):0] a, output[(SIZE-1):0] out);
  genvar i;
  generate for(i=0;i<SIZE;i=i+1)
     begin: gfor
       assign out[i] = a[i]&s0&s1;
     end
  endgenerate
endmodule
   (2)
         或门
输出的每 i 位等于每一个输入数据第 i 位相或
module orGate
\#(parameter SIZE = 3)
(input [(SIZE-1):0] a, input[(SIZE-1):0] b, input[(SIZE-1):0] c, input
[(SIZE-1):0] d, output [(SIZE-1):0] out);
  genvar i;
  generate for(i=0; i<SIZE; i=i+1)
     begin: gfor
       assign out[i] = a[i]|b[i]|c[i]|d[i];
      end
  endgenerate
endmodule
   ③ 非门
对输入进行取反操作
module notGate
```

```
#(parameter SIZE = 3)
(input a, output out);
  assign out = ~a;
  endmodule
```

2) 进行 Block Design, 电路连线及代码编写

设计思路:根据 0 和任何数相与都得 0,而只有当三个数全为 1 相与时才能为 1。要想输入 00 时输出为 001,则他需要将选择信号取反后再和 001 相与才能得到 001。同理要输入 01 得到 010,则选择信号低位取反,高位不变后再与 010 相与则可输出 010。对 10 和 011,11 和 100 同理,设计好四个与门后,将四个与门的输出连到或门,进行每一位相或,则可以得到正确输出。

1 电路连线



② 代码编写

 a_0 和 a_1 为两位选择信号, a_2 , a_3 , a_4 , a_5 均为三位输入的数据,out 0 为三位选择的输出数据。


design_1 为上图所示的 block design 文件,用 a_0 到 a_5 实例化一个名为 h1 的 design_1 的 block design。

module mux4to1_bd (a_0,a_1,a_2,a_3,a_4,a_5,out_0);

```
input a_0;
input a_1;
input[2:0] a_2;
input[2:0] a_3;
input[2:0] a_4;
input[2:0] a_5;
output [2:0] out_0;
  design 1
hl(.a_0(a_0),.a_1(a_1),.a_2(a_2),.a_3(a_3),.a_4(a_4),.a_5(a_5),.out_0
(out_0));
endmodule
2. Verilog HDL 实现
1) 代码如下:
`timescale 1ns / 1ps
module FourOne(d1,d2,d3,d4,w,f,en);
  input [2:0]d1;
  input [2:0]d2;
  input [2:0]d3;
  input [2:0]d4;
  input[1:0]w;
  input en;
  output reg[2:0] f;
  always @ (d1 or d2 or d3 or d4 or w or en)
  begin
     if(en==0)
        f=0;
```

```
else
begin
case(w)
2'b00:f=d1;
2'b01:f=d2;
2'b10:f=d3;
2'b11:f=d4;
endcase
end
end
end
endmodule
```

2) RTL 电路如下:



- 五、实验过程中遇到的问题及解决情况(主要问题及解决情况)
- 1.封装 IP 核后调用时找不到: 查看 IP 核: 查看 IP 核位置, Add repository 的时候直接粘贴路径。
- 2.仿真时,发现仿真结果不理想,经过多次调参,网络学习,最终得到了最佳结果。

```
六、实验结果及分析和(或)源程序调试过程
1. Block Design
   1 仿真文件
`timescale 1ns / 1ps
module mux4to1_bd_try();
  reg s0,s1;
  reg [2:0] x1;
  reg [2:0] x2;
  reg [2:0] x3;
  reg [2:0] x4;
  wire [2:0] out;
  mux4to1_bd try(s0,s1,x1,x2,x3,x4,out);
  initial
  begin
    s0 = 0;
    s1 = 0;
    x1 = 3'b001;
    x2 = 3'b010;
    x3 = 3'b011;
    x4 = 3'b100;
```

```
#100

s0 = 0; s1 = 0;

#100

s0 = 1; s1 = 0;

#100

s0 = 0; s1 = 1;

#100

s0 = 1; s1 = 1;


#100

$stop;


end

endmodule
```

仿真结果




② RTL 电路图



③ 资源利用情况

Summary

Resource	Utilization	Available	Utilization %
LUT	11	20800	0.05
10	17	106	16.04



Summary

Power analysis from Implemented netlist. Activity derived from constraints files, simulation files or vectorless analysis.

Total On-Chip Power: 3.92 W

Design Power Budget: Not Specified

Power Budget Margin: N/A

Junction Temperature: 44.6°C

Thermal Margin: 40.4°C (8.0 W)

Effective 9JA: 5.0°C/W

Power supplied to off-chip devices: 0 W


Confidence level: Low

Launch Power Constraint Advisor to find and fix

invalid switching activity

On-Chip Power Dynamic: 3.836 W (98%) Signals: 0.142 W (4%) 95% Logic: 0.036 W (1%) 1/O: 3.658 W (95%) Device Static: 0.084 W (2%)


4 管脚约束




5 开发板测试结果

输入 001, 010, 011, 100, 改变选择信号


a. 当选择信号为 00 时,输出 001




b. 当选择信号为 01, 输出 010



c. 当选择信号为 10, 输出 011



d. 当选择信号为 11,输出为 100




如上述结果所示, 试验成功。

```
2.Verilog 实现
   ① Verilog HDL 仿真文件
module try();
  reg [1:0]w1;
  reg [2:0] s1;
  reg [2:0] s2;
  reg [2:0] s3;
  reg [2:0] s4;
  wire [2:0] out;
  reg en;
  FourOne tyeone(s1,s2,s3,s4,w1,out,en);
  initial
  begin
     s1 = 001;
     s2 = 010;
     s3 = 011;
     s4 = 100;
     w1 = 2'b00;
     en = 1;
     #100
     w1 = 2'b01;
     #100
     w1 = 2'b10;
     #100
     w1 = 2'b11;
     #100
```


\$stop;
\$finish;
end
endmodule


② 仿真结果



③ 资源利用情况

Summary





34 LVCMOS33* -

14 LVCMOS33* - 3.300

3.300

~

~

⑤ 开发板测试结果

·...

V 🔯 Scalar ports (1)


en IN

IN

a. 当 en 输入为 0 时, 无论输入为什么, out 输出值为 0

T1

V17




b. en 为 1, w 为 00, in 1 为 001、in 2 为 010、in 3 为 011、in 4 为 100 时; out 输出 in 1 的值,即输出为 001




c. en 为 1, w 为 01, in1 为 001、in2 为 010、in3 为 011、in4 为 100 时; out 输出 in2 的值,即输出为 010



d. en 为 1, w 为 10, in 1 为 001、in 2 为 010、in 3 为 011、in 4 为 100 时; out 输出 in 3 的值,即输出为 011



e. en 为 1, w 为 11, in 1 为 001、in 2 为 010、in 3 为 011、in 4 为 100时; out 输出 in 4 的值,即输出为 100



下载到开发板上可见,选择信号不同,会输出不同的数据。

总结: Block Design 先写出与门、或门、非门并封装 IP 核,后来调用 IP 核实现多路选择器。对于 Verilog HDL,先写出行为级代码,接着综合、仿真,检查无误后,下载到开发板上测验。

资源消耗: Verilog HDL 利用率更高,系统消耗资源更少。Verilog 只使用了 5 个 LUT,而 Block Design 用了 11 个。

能源消耗: Vriilog HDL 耗能相比于 Block Design 也更少。

七、小组分工情况说明

刘淑文: Verilog HDL 代码实现, 仿真测试, 板子实测, 撰写实验报告。

孙莹莹:设计并封装门电路, Block Design 的实现, 仿真测试、撰写实验报告。

