

4.4 设计一个组合逻辑电路，该电路输入端接收两个 2 位二进制数 $A=A_2A_1$ ， $B=B_2B_1$ 。当 $A>B$ 时，输出 $Z=1$ ，否则 $Z=0$ 。

答案：（1）考虑两位二进制数比较大小的规则：如果 $A_2>B_2$ 或者当 $A_2=B_2$ 且 $A_1>B_1$ 时， $A>B$ ，可以直接写出输出函数表达式为：

$$F = A_2\overline{B_2} + (A_2 \odot B_2)A_1\overline{B_1} = A_2\overline{B_2} + A_1\overline{B_2}\overline{B_1} + A_2A_1\overline{B_1}$$

（2）逻辑电路图如图 1 所示。




图 1 逻辑电路图

解析：（1）对于输入输出关系非常明确的组合逻辑电路，可以不画出真值表。

（2）同或和异或逻辑在某些情况下可以变成与或表达式以利于化简。

4.6 假定 $X=AB$ 代表一个 2 位二进制数，试设计满足如下要求的逻辑电路（Y 也用二进制数表示）：（1） $Y=X^2$

答案：（1）由于 $X=AB$ 是一个 2 位二进制数， $Y=X^2$ 则是一个 4 位二进制数，即电路应该有 2 个输入，4 个输出，假设输出为 $F_4F_3F_2F_1$ ，可以画出真值表：

表 1 真值表

A	B	F_4	F_3	F_2	F_1
0	0	0	0	0	0
0	1	0	0	0	1
1	0	0	1	0	0
1	1	1	0	0	1

（2）根据真值表得出输出函数表达式：

$$F_4 = AB \quad F_3 = A\overline{B} \quad F_2 = 0 \quad F_1 = B$$

（3）逻辑电路图如图 2 所示。




图 2 逻辑电路图

解析：（1）能够从真值表中直接确定逻辑输出函数表达式的，不需要画卡诺图化简。

（2）对于 0 或者 1 的常量输出，可以在输入端直接标上 0 或者 1，一定要标注，否则悬空线表示高电平。

4.8 设计一个“四舍五入”电路。该电路输入为 1 位十进制数的 8421 码，当其值大于或等于 5 时，输出 F 的值为 1，否则 F 的值为 0。

答案：（1）根据设计要求，电路输入为 8421 码，当 8421 码表示的值大于或等于 5 时，输出 F 为 1，画出真值表如表 2 所示。

表 2 真值表

A	B	C	D	F	A	B	C	D	F
0	0	0	0	0	1	0	0	0	1
0	0	0	1	0	1	0	0	1	1
0	0	1	0	0	1	0	1	0	d
0	0	1	1	0	1	0	1	1	d
0	1	0	0	0	1	1	0	0	d
0	1	0	1	1	1	1	0	1	d
0	1	1	0	1	1	1	1	0	d
0	1	1	1	1	1	1	1	1	d

（2）与非结构逻辑函数

根据真值表可以画出卡诺图如图 3 所示。

AB \ CD	00	01	11	10
00	0	0	d	1
01	0	1	d	1
11	0	1	d	d
10	0	1	d	d

图 3 卡诺图

化简后得到输出逻辑函数表达式：

$$F = A + BC + BD = \overline{\overline{A} \cdot \overline{BC} \cdot \overline{BD}}$$

(3) 逻辑电路图如图 4 所示。




图 4 逻辑电路图

解析：(1) 对于有要求的设计，比如只能用与非门，没有反变量输入等，要对输出函数表达式进行相应的变换。

(2) 不能直接通过真值表写出的输出函数表达式，可以画出卡诺图，然后化简得到最简与或表达式。

(3) 注意最简与或表达式转换成与非结构的方式。

4.9 设计一个检测电路，检测 4 位二进制码中 1 的个数是否为偶数，若为偶数个 1，则输出为 1，否则输出为 0。

答案：(1) 根据设计要求，判断 4 位二进制码中 1 的个数是否为偶数，可以利用异或逻辑来实现，假设输入的 4 位二进制码为 ABCD，则输出函数逻辑表达式为：

$$F = \overline{A \oplus B \oplus C \oplus D} = A \oplus B \oplus C \oplus \bar{D} = (A \oplus B) \oplus (C \oplus \bar{D})$$

(2) 逻辑电路图如图 5 所示。




图 5 逻辑电路图

解析： 注意 ABCD 异或的非的处理方式，不要把非漏掉了。

4.12 下列函数描述的电路是否可能发生竞争？竞争结果是否会产生险象？在什么情况下产生险象？若产生险象，试用增加冗余项的方法消除。

(1) $F_1 = AB + A \cdot \bar{C} + \bar{C} \cdot D$

(2) $F_2 = AB + \bar{A} \cdot CD + BC$

(3) $F_3 = (A + \bar{B})(\bar{A} + \bar{C})$

答案：(1) 由于逻辑函数表达式 $F_1 = AB + A \cdot \bar{C} + \bar{C} \cdot D$ 中没有以互补形式出现的逻辑变量，所以电路不会发生竞争。

(2) 由于逻辑函数表达式 $F_2 = AB + \bar{A} \cdot CD + BC$ 中有变量 A 以互补形式出现，所以电路会发生竞争。但是由于无论 BCD 取何值，表达式都不能变成 $A + \bar{A}$ 或者 $A \cdot \bar{A}$ 形式，所以电路不会出现险象。

(3) 由于逻辑函数表达式 $F_3 = (A + \bar{B})(\bar{A} + \bar{C})$ 中有变量 A 以互补形式出现，所以电路会发生竞争。

当 B=1 且 C=1 时，表达式会变成 $A \cdot \bar{A}$ 形式，所以当 BC=11 时电路会出现险象。

增加冗余项表达式变为 $F_3 = (A + \bar{B})(\bar{A} + \bar{C})(\bar{B} + \bar{C})$

解析： (1) 如果给电路进行竞争和险象的判断，必须要依据电路写出输出函数表达式，且不能进行展开、并项等化简操作。

(2) 增加冗余项必须不能破坏原来电路的逻辑功能，冗余项可以是或项也可以是与项，主要根据原来表示式的形式来添加。所以在第 3 个表达式，如果增加冗余项为 $F_3 = (A + \bar{B})(\bar{A} + \bar{C}) + BC$ 就破坏了原来的逻辑功能，是错误的。