

“三金电子”杯
河北大学第二十七届电子设计竞赛



题号：企业定制赛题

题目：基于 FPGA 的音频采样率变换

2026 年 3 月 8 日

摘要

本系统设计并实现了一种基于 FPGA 的音频采样率变换系统，旨在解决 CD 机（44.1kHz）与专业音频（48kHz）之间的数字交互问题。系统核心采用**线性插值算法**实现非整数倍采样率转换，并通过加入**FIR 低通滤波器**有效抑制了插值引入的高频噪声与混叠信号。

在方案实施中，首先利用 **MATLAB** 建立了全链路仿真模型。使用 FPGA 对 1kHz 正弦波实现处理分析，MATLAB 进行仿真数据验证；计算结果显示，单纯线性插值下的总谐波失真(THD)为-38.34dB，而引入 FIR 滤波优化后，THD 降低至**-62.31dB**，显著提升了信号频谱纯度。在硬件层面，系统以 FPGA 为核心处理单元，通过 **I2S 协议**驱动 **PCM1802**（ADC）与 **PCM5102A**（DAC）模块，实现了音频信号的实时采集、解码、插值滤波及编码输出。

经 Modelsim 与 Vivado 联合仿真及硬件实物测试证明，本系统逻辑结构清晰、转换实时性好、信号失真度低，完全满足赛题要求的各项功能及性能指标。

关键词：FPGA；音频采样率变换；线性插值；FIR 滤波器；THD 分析；I2S 协议

1 方案论证

1.1 方案比较与选择

1.1.1 插值算法选择

方案一：零阶保持/ 临近点插值

该方案直接复制距离插值点最近的原始采样点数值。算法极简，几乎不消耗乘法器资源，但其在时域上会产生严重的高频镜像失真。

方案二：高阶多项式插值（三次样条、Sinc 插值）

该方案利用多个相邻采样点，通过复杂的曲线拟合或高阶滤波器计算出新插值点，精度极高，频谱纯净度好。但此类算法在 FPGA 实现时需要消耗大量的资源，且运算节拍多，会导致系统产生较大的数据延迟，不利于轻量级系统的部署。

方案三：分段线性插值（本系统选用方案）

该方案将相邻的两个原始采样点用直线连接，通过计算当前相位点在该直线上的比例位置（权重系数）来加权求和得出新数值。从硬件实现角度看，该算法资源利用率高，核心计算仅需两个乘法器与一个加法器即可完成，逻辑简单，便于通过“相位累加器+加权”的架构快速实现，是一种具有高性价比的方案。

1.1.2 音频接口设计选择

在系统开发初期，本设计曾尝试采用并行双通道 ADC 与 DAC 芯片构建模拟前端，通过 FPGA 逻辑直接驱动硬件实现了模拟信号的实时采样与波形恢复，并在逻辑内部完成了硬件级的采样率转换功能。

然而，相比并行 AD/DA 方案，专用 I2S 音频编解码模块具备显著优势。在抗干扰性上，I2S 模块通过内部集成与数字串行传输，有效隔离了模拟与数字地的回流干扰，避免了 FPGA 高速翻转产生的电磁噪声。在资源分配上，相较于并行接口庞大的引脚开销，I2S 协议仅需 3 至 4 根通信线即可完成全双工数据交换，极大释放了 FPGA 的 I/O 资源。此外，该方案输出端自带硬件滤波功能，在保障高采样精度的同时，将整体物料成本大幅压缩，兼顾了系统的高集成度与经济性，具有突出的工程应用价值。

综合评估，最终方案选用基于 I2S 标准数字音频总线协议的专用编解码模块。

1.2 方案描述

系统总体框图如图 1-1 所示。本设计方案旨在构建一个基于 FPGA 的高保真音

频采样率转换（SRC）系统，实现从 44.1kHz 至 48kHz 的异步升频处理。系统硬件链路以 PCM1808 作为编码核心，将 1kHz 模拟正弦波转换为标准 I2S 数字流，并利用 FPGA 内部的 MMCM 与分频器模块构建双采样率时钟域，处理核心采用“异步 FIFO+线性插值”架构，配合 64 阶 FIR 低通滤波器消除混叠成分并重建平滑波形。最终，经过处理的高清数字音频由 PCM5102A 解码模块还原为模拟信号输出。




图 1-1 系统总体框图

2 仿真验证

2.1 采样率变换

2.1.1 线性插值原理

本设计采用分段线性插值法实现插值过程，具体原理如下：

在原有 44.1k 采样率的情况下，取两个连续的采样时刻设为 x_1 和 x_2 ，对应的采样值分别为 y_1 和 y_2 ，将这两个节点用直线连接形成的一条折线就是分段线性插值函数。要实现 48k 采样率的变换，需要在不同时刻根据该线性插值函数计算出对应插值点的数据，以此实现采样点个数的增加，达到采样率变换的目的。

假设在时刻 x 处进行插值 $y(x)$ ，由直线斜率方程可得(1)：

$$\frac{y(x) - y_1}{x - x_1} = \frac{y_2 - y_1}{x_2 - x_1} = \frac{y_2 - y(x)}{x_2 - x} \quad (1)$$

经变换处理得最终表达式(2)：

$$y(x) = \frac{x - x_1}{x_2 - x_1} y_2 + \frac{x - x_2}{x_1 - x_2} y_1 = k \times y_2 + (1 - k) \times y_1 \quad (2)$$

2.1.2FPGA 插值实现

首先要确定插值位置。定义 $MAX_acc = 16' d65535$ ，代表两个原始 44.1kHz 采

样点之间的相对距离为 1。为了能在 FPGA 中用整数进行高精度运算，将比例 1 放大了 $2^{16}-1$ ，即用 16 位无符号数表示的最大值。转换前后采样率的比例关系为：

$$\frac{44.1\text{KHz}}{48\text{KHz}} \approx 0.91876 \approx \frac{60211}{65535}$$

定义 STEP=16'd60211，代表 48kHz 的一个采样周期相对于 44.1kHz 采样周期的长度。在每一个 48kHz 的周期，相位累加器 phase_acc 都会增加一个 STEP，判断当前的 48kHz 插值点有没有跨越到下一个 44.1kHz 的区间。

不需要新点时：如果 $\text{phase_acc} + \text{STEP} < \text{MAX_acc}$ ，说明当前的两个原始采样点（din_prev 和 din_curr）之间还能容纳更多的插值点。此时不读取 FIFO，仅更新相位 phase_remain，进行下一次的加权计算。

需要新点时：当累加值超过 MAX_acc 时，说明插值位置已经跨过了当前的原始采样点。此时从 FIFO 中读取下一个 44.1kHz 采样的数据，并更新 din_prev 和 din_curr 左右端点数据，并令 phase_acc 减去 MAX_acc 得到的余数更新给 phase_remain（恰好就是这个插值点在新区间里的相对位置，即 k 值），在该点将数据带入公式进行线性插值计算，同时触发 FIFO 读操作。

2.2 算法验证

2.2.1 插值数据对比

为验证线性插值算法的采样率转换效果，输入 1kHz 的正弦信号，在时域上截取 2ms 长度的 44.1k 采样和插值后数据进行 MATLAB 归一化对比分析，如图 2-1。




图 2-1 采样率转换数据对比

绿色离散序列代表原始的 44.1kHz 采样输入信号，蓝色离散序列代表经过 FPGA 线性插值处理后的 48kHz 采样输出信号。可以观察到，在相同的 1ms 时间窗口内，输出信号的离散采样点密度（48 个点）明显高于输入信号（约 44 个点），直观反映了采样率的提升。同时，观察两者的红色包络线（即拟合出的连续信号波形），

插值转换前后的正弦信号保持了高度的一致性，验证了该算法的正确性与可靠性。

2.2.2 波形失真度

使用 MATLAB 对 FPGA 线性插值后的数据进行 FFT 频谱分析和总谐波失真 THD 计算，为有效抑制截断效应引起的频谱泄露，在进行 FFT 运算前对原始数据序列加汉宁窗处理。FFT 频谱图如图 2-2 所示：




图 2-2 滤波前 FFT 频谱分析

由 FFT 频谱图可知，除了 1kHz 的基波信号外，频带内出现了显著的 2.9kHz 与 4.9kHz 非谐波杂散峰，是由于两种采样率的差频是 3.9kHz，此系统差频会与输入的 1kHz 信号发生调制，从而在频域上生成新的镜像，并伴随密集的梳状底噪。

对数据进行 THD 计算得到如图 2-3 所示结果：

```
===== 分析结果 =====
基波频率: 997.69 Hz
THD (仅谐波): -38.34 dB
SINAD (信纳比): 35.57 dB
THD+N (总失真): -35.57 dB
```

图 2-3 THD 计算结果

进一步的量化计算表明，基波频率计算所得为 997.69Hz，与标准输入 1kHz 正弦波频率非常接近。计算该信号的纯谐波失真（THD）较低，为-38.34dB，说明算法并未对基波造成常规的非线性形变，但其总谐波失真加噪声（THD+N）为-35.57dB，导致系统信纳比偏低。

综合上述时频域特征可知，单纯的线性插值算法引入了频谱混叠与互调失真。因此，该插值结果在输出前须级联高阶 FIR 滤波器进行平滑处理，以消除带外的频域假影。

2.3 FIR 滤波设计

为了保证音频信号保真度且有效抑制镜像噪声，本设计选用基于汉宁窗设计的 FIR 低通滤波器，充分利用其在硬件实现上的无条件稳定与严格线性相位特性。

滤波器设计如图 2-4，将滤波器的截止频率 f_c 设定为 20kHz（听觉上限），并

在 48kHz 的采样频率下进行硬件部署。

在性能表现方面，采用 64 阶的滤波器设计能够利用其优异的旁瓣抑制特性，使 22.05kHz 以上的离散镜像分量得到大幅衰减，从而确保了重采样过程中的信号纯净度。然而，该滤波器在 20kHz 附近的频率响应存在一定的过渡，在通带内部，尤其是靠近截止频率的带内混叠信号或低频环境噪声，无法通过单一的低通架构进行剥离。




图 2-4 FIR 低通滤波器幅频特性

在硬件实现层面，该滤波器通过例化 IP 核完成，输入端对接线性插值运算后的 16bit 数据流，经 FIR 滤波器后更平滑输出，在抑制高频镜像噪声方面表现卓越且具有极高的系统鲁棒性。

2.4 滤波验证

2.4.1 数据对比

图 2-5 展示了本系统在 FPGA 仿真环境中的核心信号时域波形对比情况。图中从上至下依次为：44.1kHz 采样率下的原始输入信号、经过插值处理转换至 48kHz 采样率的信号，以及最终通过滤波器后的输出信号波形。通过观察仿真结果可以发现，原始信号在完成插值转换后，虽然整体周期得以保持，但波形边缘存在较为明显的毛刺；而在经过滤波处理后，信号中的高频杂波被有效滤除，最终输出的波形变得十分平滑且连续，成功恢复了高纯度的正弦波形态。




图 2-5 FPGA 仿真时域波形对比

2.4.2 波形失真度

通过 FFT 频谱分析进一步从频域角度验证了滤波器的性能，如图 2-6 所示。随着频率升高，谐波能量呈现明显的衰减趋势。在高频区域，杂散噪声底电平保

持在-110dB 以下，体现了该滤波器优异的高频抑制能力。




图 2-6 滤波后数据 FFT 频谱分析

图 2-7 给出了信号经过采样率转换前后的失真度量化分析结果。由测试数据可知，当信号通过滤波器后，系统的抗混叠性能得到显著体现，检测基波频率精准恢复至 1000.00Hz，同时 THD 大幅降低至-62.31dB（约 0.076%），THD+N 显著优化至-57.65dB（约 0.13%）。

===== SRC 性能分析报告 =====		
分析指标	滤波前 (仅线性插值)	滤波后 (64阶FIR)
检测基波频率	997.69 Hz	1000.00 Hz
THD (dB)	-38.34 dB	-62.31 dB
THD (%)	1.2112 %	0.0766 %
THD+N (dB)	-35.57 dB	-57.65 dB
THD+N (%)	1.6647 %	0.1310 %

图 2-7 滤波前后波形失真度对比

各项量化指标的改善充分表明，本设计中的 64 阶 FIR 滤波器在阻带内表现出了优异的衰减特性，极大地降低了插值引入的波形失真，有效保障了信号在完成采样率转换后的高信噪比与高保真度。

3 电路与程序设计

3.1 硬件系统设计

本系统的模拟信号采集与还原任务由基于 PCM1808 的编码模块与基于 PCM5102A 的解码模块协作完成，两者均通过 I2S 总线与 FPGA 进行全双工数据交互。

3.1.1 PCM1808 模块

ADC 采集电路以 PCM1808 为核心，将 1kHz 模拟正弦信号转换为符合 I2S 协议的数字音频流，电路中设计了完善的退耦网络与 RC 滤波电路以降低电源噪声对采样精度的干扰，确保了 FPGA 输入源信号的高信噪比。

3.1.2 PCM5102A 模块

经线性插值与滤波处理后的数字信号，交由高性能 PCM5102A 进行还原，该芯片内置电荷泵，能够产生 2.1VRMS 的中心参考输出而无需隔直电容，配合外围的

MIC5219 低压差线性稳压器供电，极大程度地抑制了电源纹波带来的谐波失真。




图 3-1 PCM1808 模块（左）及 PCM5102A 模块（右）原理图

两个模块的原理图如图 3-1，整个硬件链路在电气特性上实现了阻抗匹配与信号完整性优化，通过精准的 I2S 时序同步，为采样率转换在时域及频域上的优异表现提供了稳健的物理载体。

3.2FPGA 程序设计

3.2.1 系统整体架构与时钟管理

本设计的 FPGA 顶层模块实现了从模拟信号采集、异步采样率转换到数字信号还原的全链路逻辑。系统采用 MMCM 产生 11.2896MHz 和 30.72MHz。通过分频器模块，系统精准地生成了 PCM1808 所需的 2.8224MHz 位时钟（BCK）与 44.1kHz 帧时钟（LRC），以及 PCM5102A 所需的 3.072MHz 位时钟与 48kHz 帧时钟。

3.2.2 PCM1808 音频采集驱动设计

音频编码模块负责将外部 1kHz 正弦模拟信号转换为 16 位 PCM 数据。该模块严格遵循 I2S 总线协议，通过检测 LRC 的跳变沿来同步数据帧的起始位置，并在 BCK 的驱动下，利用串并转换逻辑实时捕获串行数据流。设计仅在右声道的有效位区间内进行采样，以减小系统计算量。

3.2.3 异步采样率转换（SRC）与线性插值实现

采样率转换内核是本设计的数字信号处理核心，其主要任务是将 44.1kHz 采样数据升频至 48kHz。系统采用了基于异步 FIFO 的跨时钟域处理方案，通过相位累加器计算步进值与累加上限的比例关系，精确锁定插值点在两个原始采样点间的相对位置。

3.2.4 PCM5102A 音频输出驱动设计

音频解码模块作为系统链路的末端，负责将经过滤波器平滑处理后的 48kHz 数字信号还原为串行音频流。该模块通过并串转换逻辑，在每一个 LRCK 帧周期开

始时，将 16 位处理结果并行加载至 32 位移位寄存器的高位，并根据 I2S 标准预留出起始空闲位。在位时钟的精确驱动下，数据从高位向低位逐位移出，确保了模拟后端能够获得高度同步且抖动极小的数字输入。

3.3 测试结果

在硬件测试中，将 1kHz、1Vpp 的正弦信号作为输入至编码模块。再经 FPGA 内部处理，将数据流传输至解码模块，最终将输出端连接至示波器进行观测。实测结果表明，示波器上呈现出频率为 1kHz、峰峰值为 2Vpp 的稳定正弦波形。该结果验证了系统数据处理与信号恢复的正确性，具体实验测试波形如图 3-2、3-3。




图 3-2 ILA 抓取采集信号




图 3-3 实测系统输入输出波形

4 结束语

本系统针对“基于 FPGA 的音频采样率变换”赛题，完整设计并实现了一套高可靠性的数字音频处理系统。该系统以解决不同设备间数据交互时的采样率不匹配问题为核心背景。在硬件架构上，本方案选用 PCM1808 与 PCM5102A 作为外围 I2S 音频输入输出芯片，并在 FPGA 内部成功构建了跨时钟域的异步采样率转换内核，精准实现了 16 位、1kHz 正弦波信号从 44.1kHz 到 48kHz 的线性插值升采样目标。

本设计严格遵循赛题的考核指标，将 FPGA 仿真产生的数据导出至 MATLAB 中进行了严谨的理论比对与失真度分析。实验结果有力地印证了 FIR 滤波器在压制插值镜像混叠、显著降低波形失真方面的卓越效果，达成了赛题设定的各项要求。

综上所述，本设计通过 MATLAB 的仿真验证，使用硬件模块顺利完成了最终的实物演示。该方案在保证较低硬件资源消耗的同时，实现了音频的高保真重采样，为实际工程应用中的数字音频接口设计提供了一套参考价值的 FPGA 落地范例。