

M1 Informatique – UE Projet

Carnet de bord : les coulisses de la recherche documentaire

Les éléments que vous indiquez dans ce carnet donneront lieu à une notation

4,5/10

Noms et prénoms:

Geoffroy Pitailier Louis

Lastra Kevin

Le Berre Timothée

Spécialité :

SESI

Sujet :

RiscV simulator

1. Introduction : 0,75/2

Notre projet a pour but de proposer une description matérielle d'un processeur 32 bits basé sur une architecture RISCv. L'objectif étant de pouvoir utiliser cette description afin de remplacer les cours actuelles d'architecture de MASTER et de LICENCE basé sur du MIPS par cette nouvelle architecture.

Pour réaliser ce projet nous sommes partis d'une description matérielle du MIPS32 réalisé par le lip6 en 2003 et fourni par notre encadrante. Nous avons ensuite largement utilisé la spécification RISCv 2019 pour réaliser notre description matérielle.

2. Mot clef

Une carte heuristique avec 10 – 20 mots clés & hiérarchisés mais pas de liste de mots-clés : 0,5


Commenté [MOU1]: Il manque beaucoup d'information à votre introduction vous pouvez aller jusqu'à 12 lignes

Commenté [MOU2]: Il faut définir car on ne comprend pas pourquoi vous avez choisi cette architecture ? Que va-t-elle apporter de plus à ce qui existe déjà ?

Commenté [MOU3]: Définir, expliquer pourquoi la remplacer ? Contextualiser

Commenté [MOU4]: Définir, il faut vulgariser pour que les termes soient accessibles à tous. Fourni par l'encadrant ne suffit pas à justifier l'utilisation d'une donnée il faut aller plus loin et l'exploiter (contenu, fiabilité etc)

Commenté [MOU5]: Il faut lister les mots-clés avant la carte



3. Descriptif de la recherche documentaire 0,75/2

Nous avons utilisé plusieurs moyens pour trouver des documents pertinents à notre projet : d'abord, notre professeure encadrante, Mme. Daniella Genius, nous a conseillé des livres, dont Computer organization and design RISC-V edition et Processor architecture : From dataflow to superscalar and beyond, et nous en a prêté un exemplaire pour que nous puissions le consulter librement.

Les spécifications risc-v ont été trouvées par simple recherche sur le site de la fondation. En informatique, les spécifications des standards sont souvent accessibles facilement, et constituent la source de vérité la plus fiable pour implémenter le standard, il est donc nécessaire de les prendre en référence.

L'utilisation de risc-v, et les spécifications, nous ont redirigé vers l'article « Instruction sets should be free: The case for risc-v », en recherchant « risc-v » sur google scholar. Cet article nous a permis de comprendre la philosophie du jeu d'instruction, les motivations de ses créateurs, ainsi que le contexte dans lequel il a été créé.

Le dernier article a aussi été trouvé sur google scholar, il porte sur le pipeline du MIPS, qui est un autre jeu d'instruction. Nous nous inspirons de cet article et du processeur MIPS vue en cours pour implémenter notre processeur risc-v.

Commenté [MOU6]: Il faut définir !

Commenté [MOU7]: Quel site ? Niveau de spécialisation ?

Commenté [MOU8]: On ne cherche pas la vérité mais la fiabilité et la pertinence

Commenté [MOU9]: Pareille niveau de spécialisation et spécificité de l'outil utilisé. Les articles trouvés sont quelles genre de source ?

Commenté [MOU10]: Définir.... La démarche est sûrement bonne mais on ne peut pas suivre le raisonnement derrière car rien n'est vulgarisé ou défini.

4. Bibliographie produite dans le cadre du projet : 1/2

Waterman, A., Lee, Y., Patterson, D., Asanovic, K., & level Isa, V. I. U. (2014). The RISC-V instruction set manual. *Volume I: User-Level ISA*, version, 2.

Waterman, A., Lee, Y., Avizienis, R., Patterson, D. A., & Asanovic, K. (2015). *The risc-v instruction set manual volume 2: Privileged architecture version 1.7*. University of California at Berkeley Berkeley United States.

Asanović, K., & Patterson, D. A. (2014). Instruction sets should be free: The case for risc-v. *EECS Department, University of California, Berkeley, Tech. Rep. UCB/EECS-2014-146*.

Utting, M., & Kearney, P. (1992). *Pipeline specification of a MIPS R3000 CPU*. Technical Report 92-6, Software Verification Research Centre, Department of Computer Science, University of Queensland.

David A. Patterson & John L. Hennessy (2021). Computer organization and design RISC-V edition, second edition.

[Jurij Šilc](#), [Jurij Šilc](#), [Borut Robic](#), [Theo Ungerer](#) (1999). Processor architecture : From dataflow to superscalar and beyond.

Commenté [MOU11]: Il faut au moins 10 références bibliographiques. Numérotez les
Les références sont presque issues du même auteur/livre de différentes éditions
essayez de diversifier vos sources
Pour les normes, aidez vous de zoteroib

Commenté [MOU12]: Pipeline specification of a MIPS R3000 CPU, Technical Report 92-6 - University of the Sunshine Coast, Queensland. Retrieved March 5, 2022 from <https://research.usc.edu.au/esploro/outputs/report/Pipeline-specification-of-a-MIPS-R3000/99449139502621>

Commenté [MOU13]: le rational bibliographic page 12 à15 pour citer un livre

5. Evaluation des sources 1,5/3

Les deux spécification RISC-V sont une description précise du jeu d'instruction. Il s'agit d'une source primaire : c'est la fondation RISC-V elle-même qui crée la spécification. Elle rédige et met à jour ces documents à cet effet. Ces deux documents sont accessibles librement (et mis en avant) sur le site de la fondation, et c'est là que nous les avons trouvés. Ils sont parfaitement fiables, car ils forment la référence et la source de vérité sur ce jeu d'instruction.

Commenté [MOU14]: il faut décrire comment la source a été trouvée (base de données et spécificité, la pertinence, d'où vient l'article (auteur légitime) et la rigueur du contenu

L'article « Instruction sets should be free: The case for risc-v » présente la nécessité, selon les auteurs, de créer un jeu d'instruction libre tel que risc-v. Il s'agit d'un avis argumenté, qui fait l'état de l'art des autres jeux d'instruction, avec des « avantages » et des « inconvénients », avant de conclure sur la nécessité de créer un nouveau jeu d'instruction. A priori, les informations contenues dans ce document ne sont pas d'une fiabilité absolue, mais étant donné le succès de risc-v aujourd'hui, on peut penser que l'analyse des auteurs est assez valide.

Commenté [MOU15]: d'accord mais il faut aussi analyser le contenu de la spécification ainsi que la démarche du document. Qu'est ce qui rend fiable un document en dehors de l'auteur et sa provenance ?

Le rapport de projet UE PSESI de mai 2021 écrit par LEGOUEIX NICOLAS, QUERIC YANN , PESHOVA BOJANA, KANDIAH SUVETHA, MOHAMMAD WAKEEL qui nous a été fournis par notre encadrante de projet nous a permis d'appréhender une implémenter riscv différente de la notre et de nous inspirer de certaines de leurs idées afin d'optimiser notre architecture.

Commenté [MOU16]: Ayez un avis plus critique : assez valide ? Qu'est ce que cela implique pour votre travail ? Pourquoi ils ne sont pas d'une fiabilité absolue ?

Commenté [MOU17]: En quoi ça vous a permis d'appréhender et d'implémenter riscv ?