



SORBONNE UNIVERSITÉ  
M1 SESI

**Modélisation SystemC d'un  
RISC-V pipeliné**

Rapport d'avancement  
dans le cadre du projet PSESI

Je l'ai importé dans OpenOffice pour ajouter  
facilement mes commentaires

**Etudiants:**

M. Timothée Le Berre  
M. Louis Geoffroy Pitailler  
M. Kevin Lastra

**Encadrante :**

Mm. Daniela Genious

Nous souhaitons remercier  
Mme. Daniella Genius, M. Pirouz Bazargan Sabet et M. Franck Wajsb"urst  
qui nous ont ´enorm´ement aid´e lors de la r´ealisation de ce projet.

Cf e-mail; en ce que me concerne, je n'ai pas  
L'impression d'avoir beaucoup aid´e

# Table de Matières

<b>1</b>	<b>Introduction</b>	<b>2</b>
<b>2</b>	<b>Objectifs</b>	<b>5</b>
<b>3</b>	<b>Situation actuelle du projet</b>	<b>6</b>
3.1	Résumé graphique. . . . .	6
<b>4</b>	<b>Problèmes rencontrés lors de la conception</b>	<b>6</b>
<b>5</b>	<b>Objectifs restants</b>	<b>7</b>
<b>6</b>	<b>Bibliographie :</b>	<b>8</b>

# 1 Introduction

Je mettrai le suivant dans une sous-section et dirai tout d'abord en une ou deux phrases ce que vous avez prévu de faire

En 1971, Intel sort son premier microprocesseur, l'Intel 4004 basé sur une architecture 4 bits CISC (Complex Instruction Set Computing).

Un peu plus petit ?



Figure 1: Intel 4004, source : <https://www.lesnumeriques.com/cpu-processeur/l-intel-4004-premier-processeur-du-fondeur-fete-aujourd-hui-ses-50-ans-n171113.html>

C'est du passé, non ?

Les Processeurs CISC vont largement dominer le marché jusqu'à la fin des années 80. Une nouvelle architecture va faire son apparition : l'architecture RISC.

Les architectures CISC sont beaucoup plus complexes que les RISC, en effet ces derniers implémentent des fonctions très complexes en matériel. On peut par exemple citer l'Intel 8086 qui implémente matériellement des instructions permettant de faire des comparaisons entre des chaînes de caractères.

Les architectures RISC au contraire implémentent uniquement des fonctions basiques et simples de manière matérielle, la philosophie du RISC étant en effet de laisser les tâches complexes au compilateur.

RISC était à l'origine un projet mené par David Patterson à l'Université de Berkeley en Californie entre 1980 et 1984.

Cette architecture va vite montrer de gros avantages par rapport à l'architecture CISC et de nombreux projets vont se développer en se basant dessus.

En 1981, le MIPS (Microprocessor without Interlocked Pipeline Stages) - qui se base sur une architecture de type RISC - va faire son apparition à l'Université de Stanford.

La technologie MIPS va être commercialisée à partir de 1984 et sa première implémentation, le R2000, va devenir l'un des processeurs les plus utilisés pour l'embarqué.

idem

La figure n'est pas référencée dans le texte




Figure 2: Intel 4004, source : <https://www.cpushack.com/MIPSCPU.html> \*Quand ? Dans les années 90 je crois. Voir avec Pirouz.

Grâce à sa simplicité de compréhension et son efficacité, le MIPS s'impose comme un standard dans l'enseignement de l'architecture processeur, c'est pourquoi le Lip6 l'a choisi comme base de son enseignement\*. N'eanmoins, cette architecture a fait son temps et commence peu à peu à se montrer trop vieille\*. C'est pourquoi il a été décidé de changer la base des cours de Sorbonne Université utilisant en utilisant l'architecture RISC-V, une architecture libre, facile à implémenter, proche du MIPS et surtout utilisée à l'heure actuelle.

Au cours de notre premier semestre de M1 SESI, nous avons eu l'occasion d'implémenter une architecture ARMv2a en VHDL. Cela nous a énormément plu et lorsque Mme.Genius a proposé une implémentation d'une architecture RISC-V en systemC nous avons tout de suite postulé afin de pouvoir participer à ce projet.

Ce projet nous a permis de nous familiariser avec le jeu d'instruction RISC-V et avec le langage SystemC. RISC-V étant l'une des implémentations de RISC les plus importantes - aux côtés de l'architecture ARM -, il est très intéressant d'en étudier son fonctionnement.

Ne voulant pas simplement réaliser une architecture scalaire et voulant aller plus loin que ce que nous avons

**\*\*Trop vieille dans quel sens?**

C'est juste qu'enfin qqc de comparable, largement accepté Et surtout libre est arrivé

d'eu l'occasion de faire en VLSI avec l'architecture ARM, nous avons d'ecid'e d'avancer rapidement sur le projet dans le but de finir d'ebut mars l'impl'ementation scalaire et d'ensuite pouvoir nous concentrer sur une impl'ementation SS2\*.

N'eanmoins,apr`es discussion avec notre encadranteil a `et'e d'ecid'e de commencer d'abord par l'ajout d'une partie Kernel `a notre design et d'ensuite passera l'impl'ementation SS2 s'il nous restait du temps.

\*Ici, certains lecteurs ne savent pas qu'est-ce que c'est un SS2, et que vous aviez pr'evu de l'impl'ementer. P.e. le mettre dans la toute premiere phrase de l'introduction : RISC-V Pipelin'e `a 5 etages, SS2, kernel instr.

## 2 Objectifs

L'objectif premier de notre projet était d'implémenter une architecture RISC-V 32 bits pipelinée à 5 étages sans extension, dans le but de remplacer l'architecture MIPS du Lip6. Les étages de notre implémentation sont les mêmes qu'une MIPS R3000, à savoir :

- IFETCH
- DECODE
- EXECUTE
- MEMORY
- WRITE-BACK

Un dessin aiderait

Le langage imposé pour cette réalisation est **systemC**. Notre implémentation devait donc être proche de l'architecture MIPS que nous avons étudiée en cours, d'où l'implémentation sous forme d'un pipeline 5 étages. Une fois l'implémentation terminée, nous devons également mettre en place une plateforme de TP\*\*.

Finalement il a été décidé que la mise en place de la plateforme de TP n'était pas prioritaire et que l'implémentation de la partie Kernel primait.

Notre objectif est donc de mettre en place une architecture RISC-V scalaire avec partie Kernel et s'il nous reste du temps d'implémenter un SS2 et enfin de mettre en place une plateforme de TP.

Un dessin aiderait pour illustrer les étapes/dépendances entre elles

\*mettre une référence exa [www.accellera.org](http://www.accellera.org)

\*\*plus prudent : dire que c'est un volet si le temps Reste, mais qu'il faut que le tout tourne sur Les machines des salles de TP. OK je vois vous les dites dans la suite

### 3 Situation actuelle du projet

À l'heure où nous écrivons ce rapport, nous avons fini la partie scalaire et le nettoyage du code en accord avec les **conventions que nous avons pris pour le nom des signaux**.\*

Notre processeur ne possède pas encore de bypass qui sont en cours de création, mais il est capable de compiler du C ou de l'assembleur.

L'implémentation RISC-V que nous avons surnommée v1.0 **est** ce jour totalement finalisée. Nous avons en effet réalisé multiple tests C tel que la suite de Fibonacci récursive ou encore un algorithme de calcul de PGCD.

\*p.e. dire un peu plus si le temps reste,

Aussi pourquoi les reste des noms a été changé (pour être plus parlant etc.)

#### 3.1 Résumé graphique

Tous les membres de notre projet ont participé à l'ensemble de la conception, mais certains membres se sont plus concentrés sur certaines tâches. Ainsi, le tableau ci-dessous indique qui a majoritairement contribué à la réalisation de la tâche.

	Janvier	Février	Mars	Avril	Mai	Juin			
Documentation RiscV	X								
Conception CORE RiscV v1.0									
Etage IFETCH		X							
Etage DECODE		X							
Etage EXEC		X							
Etage MEMORY		X							
Etage WRITEBACK		X							
Débogage CORE		X							
Nettoyage du programme			X						
Conceptions Caches									
Mise à jour Mips3000R		X							
Documentations Mips3000R		X							

X : Représente le mois où la tâche a été finalisée.

Je n'avais pas toute de suite compris de diagramme, avant de voir que les 3 colonnes de la fin sont en fait redondants; supprimer le mois de juin; mettre ici (ou mieux dans un Deuxième diagramme du même style les dates butoirs des tâches encore à accomplir.

Timothée Le Berre	
Louis Geoffroy Pitailier	
Kevin Lastra	

### 4 Problèmes rencontrés lors de la conception

Plusieurs problématiques ont surgi depuis le début du projet mais grâce au travail d'équipe et à la bonne répartition des tâches, nous avons pu passer outre. **Passer outre = éviter, non? Vous voulez dire maîtriser?**

La première difficulté majeure a été celle de rendre fonctionnelle le code SystemC du MIPS qui nous a été fourni, en effet les conventions utilisées étaient difficiles à comprendre et le code était peu documenté. Une fois le code rendu compilable, il a fallu le décortiquer complètement ce qui a pris beaucoup de temps.

La deuxième difficulté rencontrée aura été la synthèse de la spécification RISC-V, il a en effet fallu faire le tri entre ce que nous comptons implémenter ou pas et il nous a fallu bien comprendre le jeu d'instruction afin de l'implémenter correctement dans DECOD. **Tout à fait; soit dans le rapport soit lors de la soutenance, pouvez-vous détailler un peu ce tri ?** Enfin le débogage du Core complet pour compiler des programmes C nous **aura** pris du temps, en effet nos tests assembleur se sont vite montés insuffisants et il nous a fallu trouver ce qui ne fonctionnait pas lors de la compilation de nos programmes C.

Pour finir une difficulté que nous rencontrons actuellement, mais qui devrait bientôt être résolue est la mise en place des bypass, en effet nous avons mis en place tout un système d'invalidation dans le banc de registre



dans le but de geler le pipeline en cas de d'ependance de donn'ees,mais nous nous sommes aper,cu que cette invalidation n'etait plus n'ecessaire une fois les bypass correctement impl'ement'e.

## 5 Objectifs restants

Le tableau ci-dessous fait office de Roadmap, il s'agit d'un r'ecapitulatif graphique des objectifs que nous nous sommes fix'es et les deadlines correspondantes.

	Fin F'evrier	Fin Mars	Fin Avril	Fin Mai	Juin
D'ebogage & impl'ementation des bypass		X			
Impl'ementation de la partie Kernel				X	
Impl'ementation SS2 & d'ebogage complet					X

Les Bypass devraient donc ^etre bien t'ermine's, il nous faudra ensuite d'ecortiquer tout le cours de MrFranck Wajsburst qui nous a 'et'e fourni, afin d'impl'ementer la partie Kernel.

Cela risque de nous prendre beaucoup de temps 'etant donn'e que nous n'avons jamais impl'ement'e de partie Kernel, nous allons donc t'atonner jusqu'`atteindre un r'esultat satisfaisant.

Enfin s'il nous reste du temps nous passerons le processeur en Super-scalaire,mais il nous est assez difficile de nous projeter jusque-l'a 'etant donn'e que nous n'avons pas de r'eele id'ee de quels vont ^etre les difficult'es d'impl'ementation de la partie Kernel.

D'accord c'est le diagramme que j'ai propos'e  
en regardant la page 6; mais il faut mettre des noms  
/qui fait quoi ?

P.e. dire que l'impl'ementation du superscalaire s'orientera `a  
Celle vu en cours de ARCHI 1; vous pouvez donner  
Un exemple (e.g. diagramme g'ener'e avec l'outil de Quentin)  
Pour illustrer; pour ceux qui ne connaissent pas : c'est quoi  
Un buffer d'instruction, un dispatch etc.

Il manque la fameuse "proc'edure de r'ecette",  
Parler des codes test que vous avez 'ecrits,  
Pourquoi en C etc., sans pourtant les lister

## 6 Bibliographie :

[https://en.wikipedia.org/wiki/IBM\\_System/370](https://en.wikipedia.org/wiki/IBM_System/370)

[https://en.wikipedia.org/wiki/IBM\\_document\\_processorsIBM\\_801](https://en.wikipedia.org/wiki/IBM_document_processorsIBM_801)

Waterman, A., Lee, Y., Patterson, D., Asanovic, K., Level Isa, V. I. U. (2014). The RISC-V instruction set manual. Volume I: User-Level ISA', version, 2.

Waterman, A., Lee, Y., Avizienis, R., Patterson, D. A., Asanovic, K. (2015). The risc-v instruction set manual volume 2: Privileged architecture version 1.7. University of California at Berkeley Berkeley United States.

Asanović, K., Patterson, D. A. (2014). Instruction sets should be free: The case for risc-v. EECS Department, University of California, Berkeley, Tech. Rep. UCB/EECS-2014-146.

Utting, M., Kearney, P. (1992). Pipeline specification of a MIPS R3000 CPU. Technical Report 92-6, Software Verification Research Centre, Department of Computer Science, University of Queensland.

David A. Patterson John L. Hennessy (2021). Computer organization and design RISC-V edition, second edition.

Jurij Šilc, Jurij Silc, Borut Robic, Theo Ungerer (1999). Processor architecture : From dataflow to super-scalar and beyond.