



山东大学

信息科学与工程学院

2024—2025 学年第二学期

实 验 报 告

课程名称: 微处理器原理与应用

实验名称: 存储器连接

专 业 班 级 通信工程 二班

学 生 学 号 202400120045

学 生 姓 名 刘哲旭

实 验 时 间 2025 年 3 月 19 日

实验报告

【实验目的】

1. 了解并巩固存储器连接的相关知识，独立完成题目。

【实验要求】

第三题

设 CPU 共有 16 根地址线，8 根数据线，并用 $\overline{MREQ}$ （低电平有效）作访存控制信号

$\overline{WR}$ 作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：

ROM（2K×8 位，4K×4 位，8K×8 位），

RAM（1K×4 位，2K×8 位，4K×8 位）


及 74138 译码器和其他门电路（门电路自定）。

试从上述规格中选用合适芯片，画出 CPU 和存储芯片的连接图。要求：

（1）最小 4K 地址为系统程序区，4096~16383 地址范围为用户程序区；

（2）指出选用的存储芯片类型及数量；


（3）详细画出片选逻辑。



将 4K×4 位的 ROM 替换成 2K×8 位的 ROM，完成这道题。

【实验过程】


8bit 相较于 4bit 可以传输 8 位字节，因此存储芯直接通过八根数据线连到 D0-D7，所以仅需要对地址进行改动。2K=2×2¹⁰=2¹¹，所以需要 11 根地址线，对应 A0-A10。而最小 4K 地址需要 12 根地址线，需要使用两个 2KB×8 位 ROM 进行字扩展实现 4KB×8 位功能。



我们使用 $A_{14}A_{13}A_{12}$ 进行片选功能，通过控制 $\overline{Y}_0, \overline{Y}_1, \overline{Y}_2, \overline{Y}_3$ 区分 ROM 与其他三个

RAM, 然后使用 A_{11} 和 $\bar{Y}_0$ 位区分两个 ROM。由下图真值表得, 在 ROM 时 $A_{14} A_{13} A_{12} = 000$, 所以 $\bar{Y}_0 = 0$, 经过图中的反相器 (小圆圈) 后的 $Y_0 = 1$ 。将 A_{11} 通过非门获得 $\bar{A}_{11}$, 将 $\bar{A}_{11}$ 与 Y_0 接一个与门, 输出端接回第一个 ROM。再将 A_{11} 与 Y_0 接另一个与门, 将输出端接给第二个的 ROM。

A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	A_9	A_8	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1
0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1



【实验心得】

第一次看到题目确实被吓到了, 但实际做起来并没有想象中那么难, 在巩固微处理器和数电的相关知识后, 我一步一步的分析, 搞清楚原理后列出真值表, 画出门电路后问题得以解决。值得注意的是在做存储器连接的题目时要注意细节, 比如 ROM 要接地, RAM 要接 $\bar{WR}$, 通过本次实验我更加深入理解了存储器连接的相关知识, 我意识到了操作和实践离不开基本知识和逻辑的积累。



知识点

存储器扩展方式

- 1. 位扩展 (Data Width Expansion)** 通过并联多片同等字长的存储器芯片, 使每个存储单元的数据位宽增加, 而存储单元数量 (字数) 保持不变。典型示例: 将两片 $1K \times 4$ bit 静态 RAM 并联使用, 可构成 $1K \times 8$ bit 的存储模块。地址线、读/写控制线及片选信号共用, 数据线分别对应低 4 位与高 4 位。
- 2. 字扩展 (Address Space Expansion)** 通过增加存储器芯片数量并利用高位地址

进行片选译码，使可寻址的存储单元总数增加，而每个单元的数据位宽保持不变。
典型示例：采用两片 $1\text{K} \times 4 \text{ bit}$ RAM，通过一位高位地址经译码后分别产生两组互斥的片选信号，可实现 $2\text{K} \times 4 \text{ bit}$ 的存储空间扩展。

3.

主存储器分类

1. 随机存取存储器（RAM）

具有读/写对称性，支持随机地址访问；

属于易失性存储器，断电后信息丢失；

主要用于存放运行中的程序、数据、堆栈及操作系统内核等临时信息。

2. 只读存储器（ROM）

断电后信息非易失；主要用于存储固化程序，如系统引导程序（BIOS/UEFI）、嵌入式控制程序、常量表等。

3-8 线译码器（74LS138）工作原理及使能控制

74LS138 为一款典型的 3 线-8 线译码/解码器集成电路，具有三个地址输入端（A、B、C，其中 C 为最高有效位）、八个低电平有效的输出端（ $Y_0 \sim Y_7$ ）以及三个使能控制端（ G_1 、 $\overline{G_2A}$ 、 $\overline{G_2B}$ ）。

使能条件如下：

G_1 （高电平有效）：必须为逻辑 1；

$\overline{G_2}$ （低电平有效）：必须为逻辑 0；

$\overline{G_3}$ （低电平有效）：必须为逻辑 0。

仅当 $G_1 = 1$ 且 $\overline{G_2A} = 0$ 且 $\overline{G_2B} = 0$ 同时满足时，译码器处于使能状态，此时输出端 $Y_0 \sim Y_7$ 中仅有一个输出为低电平（逻辑 0），其余七个输出均保持高电平（逻辑 1），所选中的输出下标与输入地址 $A_2A_1A_0$ 的二进制值一一对应。

当任一使能端条件不满足时，所有输出端均被强制置为高电平，译码功能被禁止。此多使能端设计便于实现多片级联扩展，构成更大规模的地址译码网络。

写控制信号（WR）与存储器写操作

WR（Write）信号为存储器或外设的写使能信号，通常采用低电平有效或高电平有效（视具体器件而定）。当 CPU 执行写周期且 WR 被有效激活时，数据总线上的内容将被写入由地址总线选中的存储单元或 I/O 端口

存储器请求信号（MREQ）

MREQ（Memory Request）为 CPU 发出的存储器访问请求信号，在多数微机系统

中采用低电平有效。当 CPU 进行内存读/写操作时，MREQ 被置为低电平，以通知存储器控制逻辑当前总线周期为存储器访问周期，而非 I/O 周期。