

基本实验

一、概述

数字电路实验是同数字电路课程密切配合进行的。目的是巩固和扩充课堂讲授的理论知识，培养科学实验的基本技能，培养学生一丝不苟、严肃认真的工作作风和实事求是、埋头苦干的治学精神。

数字电路实验课在基本实验内容的安排上，大体是按讲课顺序编排的。为适应不同专业的要求和不同程度、不同兴趣学生的需要，我们采取系列实验方式，可开出的实验个数较多。根据学生所修学分不同，教师可根据不同要求，指定学生选做不同的实验内容。

基本实验包括：学会通用测量仪表的使用；通过实验技术，运用一些设备，再现某些数字电路功能的基础性实验；把几个不同单元电路按一定规律组合起来构成一个小系统，实现特定功能。并使实验内容不仅考虑当前的需要，还着眼于未来，培养学生掌握和使用新技术的能力和习惯，以适应新技术的发展。

通过实验课的教学，同学应达到下列几方面的要求：

1. 对于常用数字仪表——示波器、实验箱、脉冲信号发生器和数字式频率计，应能进行选择和熟练使用。
2. 应能正确合理地设计、连接实验电路；能检查电路，寻找和排除一般故障。
3. 掌握观察实验现象及读取、选择和检查数据的方法，具有判断实验结果合理性的能力。
4. 能正确书写实验报告，绘制工程曲线和分析实验结果。

二、实验前的准备工作

实验前的准备工作是相当重要的，它关系到实验能否顺利进行，关系到在要求时间内能否完成实验的关键。实验前一般要做好下面几项工作。

1. 认真研究弄清实验的内容与目的，参阅教科书有关内容，拟定实验方案。

① 验证性实验：拟定好实验电路和测试方法。

② 设计性实验：设计步骤要清楚，比如组合电路设计，要根据实验要求写出真值表，画卡诺图化简（或用公式化简），写出表示式，画出原理图，根据书后附录合理选用器件（或用指定器件），并在原理图上标出各管脚标号，以便顺利接线，也便于出现故障时排除故障。

2. 拟定测试方法步骤，并画好要记录数据的表格。
3. 根据所学理论，应该知道实验的正确数据和波形图，以便能判断实验结果的对错，避免糊里糊涂地做实验。

三、实验过程

按自己预先拟定的电路原理图认真接线，将测试的记录（数据或波形）与理论值进行比较。理论与实测不符时要认真分析解决。若是设计错误的要加以修改，若是实验电路有故障的要冷静分析并排除。自己解决不了的问题可请教师帮助排除。在实验过程中同学要有意识地学习实验技能。实验记录（数据或波形）要送教师查阅签字后再拆除实验电路。

四、实验报告的要求

实验报告是实验工作全面的总结和最终成果。要能完整和真实地反映实验结果。编写实验报告也是一种基本训练。为此，必须以严肃认真的态度来对待。

撰写实验报告要遵守一定的规范和要求。实验报告纸采用统一规定的格式，要求书写端正、语句通顺、数据忠实、图表清晰、分析无误、说理清楚、结论正确和讨论深入。

实验报告分预习和终结两次书写。报告的主要内容应包括：

1. 预习报告

- (1) 实验名称。
- (2) 实验目的。
- (3) 实验仪器名称、规格、型号及编号（型号及编号进实验室后再填写）。
- (4) 实验任务及有关计算。
- (5) 实验电路、实验步骤及记录表格。

学生进实验室做实验时，预习报告应交实验指导教师检查，无预习报告者不能做实验。

2. 终结报告

(1) 写出经实验调试修正后正确的设计步骤与电原理图。要求电原理图要整齐、元器件逻辑符号图要标准化（见书后附录中各类器件的逻辑符号）。若准备时书写的预习报告都很正确、整齐可做报告。若不整齐尽管正确也必须重新整理并画出规范的电原理图。

(2) 有教师签字的原始记录。

(3) 经过整理列成表格的数据、曲线和波形图。整理并阐述实验过程中发生的故障与问题、故障分析与排除的方法与过程。

(4) 总结本次实验以及改进实验方法的新设想等。

实验 1 常用仪器的使用及与非门的功能测试

一、实验目的

1. 熟悉实验箱的结构、功能以及使用方法。
2. 掌握用示波器测量信号电平和频率的方法。
3. 通过实验验证与非门的逻辑功能。

二、实验器材与仪器

1. 数字电路实验箱 1 台
2. 示波器 1 台
3. 万用电表及工具
4. 四 2 输入与非门 74LS00 1 片

三、实验内容

1. 用示波器测试实验箱的 10K 固定脉冲的波形，测出其输出低电平为 _____，高电平为 _____。


2. 用示波器观察并记录实验箱的可调连续脉冲的波形，将电位器右旋到底，测出其频率。

3. 测与非门的逻辑功能：

将 74LS00 中的一个与非门（如实验图 1-1 所示）输入端按实验表 1-1 接 0 或 1 信号源，输出端接实验箱的电平指示端，记录测试结果。

实验表 1-1

输入端		输出端
A	B	Y
0	0	
0	1	
1	0	
1	1	



实验图 1-1

实验 2 逻辑门外特性的测试

一、实验目的

1. 掌握 TTL 门电路各参数的意义及测试方法。
2. 掌握 CMOS 门电路各参数的意义及测试方法。
3. 通过对门电路外特性的测试，更好地了解 TTL 与 CMOS 门电路的电气性能和特点。
4. 进一步熟悉示波器的使用方法及分析波形图的能力。

二、实验器材与仪器

- | | |
|---------------------|-----|
| 1. 数字电路实验箱 | 1 台 |
| 2. 示波器 | 1 台 |
| 3. 万用电表及工具 | |
| 4. 四 2 输入与非门 74LS00 | 2 片 |


三、实验内容

1. 测量 TTL 门电路的空载功耗


① 空载导通功耗 P_{ON}

空载导通功耗 P_{ON} 是指输入全部为高电平、输出为低电平且不带负载时的功率损耗。

按实验图 2-1 接线，读出电流表读数 $I_{CCL} = \underline{\hspace{2cm}}$ (mA)，计算出 $P_{ON} = I_{CCL} \cdot V_{CC} = \underline{\hspace{2cm}}$ (mW)。



实验图 2-1



实验图 2-2

② 空载截止功耗 P_{OFF}

空载截止功耗 P_{OFF} 是指输入至少有一个为低电平、输出为高电平且不带负载时的功率损耗。

按实验图 2-2 接线, 读出电流表读数 $I_{CCH} = \underline{\hspace{2cm}}$ (mA), 计算出 $P_{OFF} = I_{CCH} \cdot V_{CC} = \underline{\hspace{2cm}}$ (mW)。

③ 静态平均功耗


静态平均功耗是电路空载导通功耗 P_{ON} 和空载截止功耗 P_{OFF} 的平均值。

$$P = \frac{P_{ON} + P_{OFF}}{2}$$


2. 测量 TTL 门电路的输入短路电流 I_{IS}

输入短路电流 I_{IS} 是指一个输入端接地, 其余端开路或接高电平, 输出空载时接地输入端流出的电流。


按实验图 2-3 接线, 测量流过输入端到地之间的电流 $I_{IS} = \underline{\hspace{2cm}}$ (mA), 更换另一输入端重新测量 $I_{IS} = \underline{\hspace{2cm}}$ (mA)。



实验图 2-3



实验图 2-4



实验图 2-5

3. 测量 TTL 门电路的高电平输入电流 I_{IH}

高电平输入电流 I_{IH} 又称输入漏电流, 它是指输入端一端接高电平、其余输入端接地时流过那个接高电平输入端的电流。

按实验图 2-4 接线, 并将结果记录于实验表 2-1 中。

实验表 2-1

A	B	I_{IH} (μA)
1	0	
0	1	

4. 测量 TTL 门电路的扇出系数 N_O

扇出系数 N_O 是指门电路能正常驱动同型号门电路的最多个数。

按实验图 2-5 接线, 调节电位器 R_w , 使电压表的值为 $V_{OL} = 0.4V$, 读出此时的电流值 I_{OL} 。

扇出系数 $N_O = I_{OL} / I_{IS}$ (I_{IS} 前面已测出)。

5. 测量 TTL 门电路的电压转移特性

门电路的电压转移特性曲线不仅直观地反映了输出电压 V_O 随输入电压 V_I 的变化规律, 而且还清楚地反映出门电路的其他主要静态参数: 输出高电平 V_{OH} 、输出低电平 V_{OL} 、导通电压 V_{ON} 、截止电压 V_{OFF} 。并可计算出高电平噪声容限 V_{NH} 及低电平噪声容限 V_{NL} 。

① 逐点测试法测试四 2 输入与非门 74LS00 的电压转移特性


按实验图 2-6 接线，任选四 2 输入与非门 74LS00 的一个与非门，一个输入端接高电平，另一输入端接电位器的滑动臂，调节电位器使 V_i 从 0→5 伏变化，分别测出 V_i 和 V_o ，并一一对应地记录在实验表 2-2 中，根据所记录数据作图，从所作图上读出导通电压 V_{ON} 和截止电压 V_{OFF} ，并计算出输入低电平时的噪声容限 V_{NL} 和输入高电平时噪声容限 V_{NH} 。

实验表 2-2


V_i	0.5	1.0	1.1	1.2	1.3	1.4	1.5	1.6	1.7	1.8	1.9	2.0	3.0	4.0	5.0
V_o															

② 图形法测试四 2 输入与非门 74LS00 的电压转移特性

按实验图 2-7 接线，将与非门的输出端接到示波器的 Y (CH2) 输入端，与非门的输入端接示波器的 X (CH1) 输入端，使示波器工作在 X-Y 工作方式。将函数信号发生器产生的锯齿波 (0~3.2V) 送到与非门的输入端，便可观察到与非门的电压转移特性曲线。记录下该曲线。



实验图 2-6




实验图 2-7

6. 测量 TTL 与 CMOS 门电路的平均传输延迟时间

门电路输出电压波形滞后于输入电压波形的时间叫做传输延迟时间。通常把输出电压由低电平跳变为高电平时的传输延迟时间记作 t_{PLH} ，把输出电压由高电平跳变为低电平时的传输延迟时间记作 t_{PHL} ，平均延迟时间记作 t_{PD} ， $t_{PD} = \frac{t_{PLH} + t_{PHL}}{2}$ 。

因为门电路的传输延迟时间极短，TTL 电路只有几十纳秒，CMOS 电路也不过一二百纳秒，因此不易用示波器直接观察。只能采用奇数个门电路组成环形振荡器的方法进行测量，如实验图 2-8 所示。 $t_{PD} = T/2N$ ，其中 N 为环形振荡器串联门电路的个数， T 为环形振荡器的振荡周期。

根据实验图 2-8 的测试原理分别测试 TTL 与 CMOS 门电路的平均传输延迟时间，测 TTL 门电路的平均传输延迟时间时可用 7 个与非门组成环形振荡器，测 CMOS 门电路的平均传输延迟时间时可用 3 个与非门组成环形振荡器。



实验图 2-8

实验 3 OC 门与三态门逻辑功能的测试及应用

一、实验目的

1. 熟悉集电极开路门（OC）和三态门的逻辑功能。
2. 了解外加上拉电阻 R_L 对集电极开路门工作状态的影响。
3. 掌握集电极开路门和三态门电路的典型应用。

二、实验器材与仪器

- | | |
|------------------------|-----|
| 1. 数字电路实验箱 | 1 台 |
| 2. 示波器 | 1 台 |
| 3. 万用电表及工具 | |
| 4. 四 2 输入与非门（OC）74LS03 | 1 片 |
| 5. 四总线缓冲器（3 态）74LS125 | 1 片 |
| 6. 四 2 输入与非门 74LS00 | 2 片 |
| 7. 四 2 输入与非门 CD4011 | 1 片 |

三、实验内容

1. 集电极开路（OC）门实验

(1) OC 与非门负载电阻 R_L 的确定

OC 门即集电极开路门，由于输出端内部（输出管的集电极）是开路的，所以这种门电路工作时需要外接电阻和电源。只要电阻的阻值和电源电压的数值选择得当，就能够做到既保证输出的高、低电平符合要求，又使输出端三极管的负载电流不会过大。因此负载电阻 R_L 的确定尤为重要。

在四 2 输入 OC 与非门 CT74LS03 中任选两个门驱动三个与非门（CT74LS00 中任选三个），测试电路如实验图 3-1 所示。其中， $R_W=2.2K\Omega$ ， $R_P=200\Omega$ 。

① 测定 R_{Lmax}

OC 门 G1、G2 的四个输入端 A、B、C、D 均接地，则输出 F 为高电平。调节电位器 R_W 的值使 $V_{OHmin} \geq 2.4V$ ，用万用表测出此时的 R_L 值即为 R_{Lmax} 。

② 测定 R_{Lmin}

OC 门 G1 输入端 A、B 接高电平，G2 输入端 C、D 接低电平，则输出 F 为低电平。

调节电位器 R_W 的值使 $V_{OLmax} \leq 0.4V$, 用万用表测出此时的 R_L 值即为 R_{Lmin} 。

③ 调节 R_W , 使 $R_{Lmin} < R_L < R_{Lmax}$, 分别测出 F 点的 V_{OH} 和 V_{OL} 值。

④ 将 R_{Lmax} 和 R_{Lmin} 的理论计算值与实测值进行比较并填入实验表 3-1 中。

(2) OC 与非门实现线与功能

① 列真值表验证实验图 3-1 所示电路的线与功能:

$$F = F_1 \cdot F_2 = \overline{AB} \cdot \overline{CD} = \overline{AB + CD}$$

实验表 3-1

		理论值	实测值
R_L	R_{Lmax}		
	R_{Lmin}		

实验表 3-2

输入		C(V)	D(V)	E(V)
A	B			
1	1			
1	0			

② 用集电极开路与非门 74LS03 实现 $Y=A \oplus B$ 的功能

自拟实现方案, 画出接线图, 画出真值表记录测试结果并与理论值进行比较。

(3) OC 门实现电平转换


OC 门除了具有线与功能外, 另一个重要功能就是实现逻辑电平的转换, 以驱动 CMOS 器件、继电器、三极管等电路。

按实验图 3-2 接线, 在输入端 A, B 全为 1 时, 用万用表测量 C, D, E 点的电压, 再将 B 输入置为 0, 用万用表测量 C, D, E 点的电压, 两次测得的结果填入实验表 3-2 中。


2. 三态门实验

三态门有高电平、低电平、高阻抗三种状态。处于高阻态时, 电路与负载之间相当于开路。因此三态门主要用于总线结构, 即可以把多个门的输出信号在使能端的控制下轮流送到公共的传输线, 而总线上互不干扰。

(1) 在 CT74LS125 中任选一个三态门, 列真值表, 测试并记录其逻辑功能。




实验图 3-1



实验图 3-2

② 轮流使 $\overline{1E}$, $\overline{2E}$, $\overline{3E}$, $\overline{4E}$ 中的一个为0, 其余三个为高电平(绝不允许 $\overline{1E}$, $\overline{2E}$, $\overline{3E}$, $\overline{4E}$ 中有两个以上同时为0), 记录1A, 2A, 3A, 4A及Y的波形, 分析其结果。



实验图 3-3

实验 4 组合电路设计实验之一

1. 掌握用基本门电路进行组合电路的设计方法。
2. 初步掌握数字电路的实验方法。
3. 通过实验论证设计的正确性。
4. 训练正确接线与排除故障的能力。

1. 数字电路实验箱 1 台
2. 示波器 1 台
3. 万用电表及工具
4. 四 2 输入与非门 74LS00
5. 双 4 输入与非门 74LS20

1. 设计一个血型关系的逻辑电路, 要求输出能够指示“输送——接受”的正确性

人类有四种基本血型——A, B, AB 和 O 型, O 型血可以输给任意血型的人, 而他自己只能接受 O 型, AB 型可以接受任意血型, 但他只能输给 AB 型; A 型能输给 A 型或 AB 型, 可接受 A 型或 O 型; B 型能输给 B 型或 AB 型, 可以接受 B 型或 O 型。

设计一个逻辑电路，其输入是一对要求“输送——接受”的血型，当符合上述规则时，电路输出为 1（注：只需要四个输入）。

4 种血型的人都可以作为输血者，所以输血者有 4 种人，用 2 位变量来表示。这里用 W、X 作为输血者的输入变量。


令：00 为 A 型输血者，01 为 B 型输血者，10 为 AB 型输血者，11 为 O 型输血者。

同理，4种血型的人都可以成为受血者，用2位变量Y，Z来表示。

令：00 为 A 型受血者，01 为 B 型受血者，10 为 AB 型受血者，11 为 O 型受血者。

这样，共需要 4 个输入变量来构成“输送——接受”血型，即 WXYZ。例如 0000 表示“A 输送——A 接受”；0001 表示“A 输送——B 接受”，其余以此类推。

输出规则可用实验图 4-1 表示。




实验图 4-1

当合乎规则的一组输入变量（如 WXYZ 为 1111）出现时，输出 $F=1$ ，只要找出使 $F=1$ 的所有情况，即可列出 F 的原始函数表达式或真值表，再经过化简，即可用电路实现。


实验的参考方框图如实验图 4-2。

2. 设计一个四位数字锁，能根据输入密码的正确性输出开锁信号和报警信号。



实验图 4-2 实验参考方框图

设计一个数字锁，该网络示意图如实验图 4-3 所示，其中 A、B、C、D 是四个代码输入端，E 为开锁控制输入端（为 1 时有效）。每把锁都有规定的四位数字代码（如 1011 等，可由实验者自编）。如果输入代码符合该锁开锁代码且控制输入端 $E=1$ 时，锁才能被打开（ $F1=1$ ）；如果不符，开锁时电路将发出报警信号（ $F2=1$ ）； $E=0$ 时 $F1$ 和 $F2$ 输出都为 0。要求使用最少的与非门实现。实现时，锁被打开或报警可分别用两个发光二极管显示。



实验图 4-3 数字锁组合网络示意图

实验 5 组合电路设计实验之二

一、实验目的

1. 掌握用基本门电路进行组合电路的设计方法。
2. 初步掌握数字电路的实验方法。
3. 通过实验论证设计的正确性。
4. 训练正确接线与排除故障的能力。

二、实验器材与仪器

- | | |
|---------------------|-----|
| 1. 数字电路实验箱 | 1 台 |
| 2. 示波器 | 1 台 |
| 3. 万用电表及工具 | |
| 4. 四 2 输入与非门 74LS00 | |
| 5. 双 4 输入与非门 74LS20 | |
| 6. 六反相器 74LS04 | |

三、实验内容

1. 设计一个两位二进制数 ($A=X_2X_1, B=Y_2Y_1$) 的比较电路。要求有三个输出 $A>B$, $A<B$, $A=B$, 分别对应 3 个输出端 F_A , F_B , F_O 。

若 $A>B$, $F_A=1$, 其余为 0。

若 $A<B$, $F_B=1$, 其余为 0。

若 $A=B$, $F_O=1$, 其余为 0。

可以看出 $F_O = \overline{F_A + F_B}$, 在设计中只要有利于降低成本都应采取措施, 加以利用。

2. 设计一个运算电路

设计能实现函数 $y=x^2$ 的组合电路, x 的取值范围是 $0\sim 5$ 的正整数, 用十六进制数显示出来 (译码显示用实验箱设备)。

实验 6 中规模组合电路设计之一

一、实验目的

1. 了解中规模集成电路的使用方法。
2. 掌握用中规模集成电路设计组合电路的方法。
3. 通过实验验证设计的正确性。
4. 训练正确接线与排除故障的能力。

二、实验器材与仪器

1. 数字电路实验箱 1 台
2. 示波器 1 台
3. 万用电表及工具
4. 3 线-8 线集成译码器 74LS138
5. 双 2 线 4 线译码器 74LS139
6. 八选一数据选择器 74LS151
7. 双四选一数据选择器 74LS153
8. 其他必要的门电路

三、实验内容

1. 测试 3 线-8 线集成译码器 74LS138 的逻辑功能

实验图 6-1 为 CT74LS138 的逻辑符号, 用逻辑开关作为 CT74LS138 的输入信号, 改变输入端 $A_2A_1A_0$ 的逻辑开关状态 (000~111), 用 0, 1 显示并记录输出端 $\bar{Y}_0 \sim \bar{Y}_7$ 的逻辑状态, 并把结果记入实验表 6-1 中。


实验表 6-1 CT74LS138 功能表

序号	输 入					输 出							
	S_1	$\bar{S}_2 + \bar{S}_3$	A_2	A_1	A_0	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$	$\bar{Y}_4$	$\bar{Y}_5$	$\bar{Y}_6$	$\bar{Y}_7$
0	1	0	0	0	0								
1	1	0	0	0	1								
2	1	0	0	1	0								
3	1	0	0	1	1								
4	1	0	1	0	0								
5	1	0	1	0	1								
6	1	0	1	1	0								
7	1	0	1	1	1								
禁止	0	Φ	Φ	Φ	Φ								
	Φ	1	Φ	Φ	Φ								


2. 译码器作脉冲分配器的应用

3 线—8 线集成译码器 CT74LS138 “使能”控制端 S_1 加高电平, 1Hz 连续脉冲信号加到 $\bar{S}_2$ 、 $\bar{S}_3$ 其中一端 (另一端接地), 输入端 $A_2A_1A_0$ 作为地址码输入, 由地址码决定被选通道。依次改变 $A_2A_1A_0$ 的逻辑开关状态 (000~111), 观察输出端 $\bar{Y}_0 \sim \bar{Y}_7$ 的变化, 并进行具体分析。

3. 实验图 6-2 是由译码器和门电路构成的组合逻辑电路, 改变输入端 $A_2A_1A_0$ 的逻辑开关状态 (000~111), 观察并记录输出端 F_1 和 F_2 的逻辑状态。列真值表, 指出此电路能够完成的逻辑功能。



实验图 6-1 CT74LS138 的逻辑符号



实验图 6-2 译码器和门电路构成的组合逻辑电路


4. 用双 2 线 4 线译码器 74LS139 扩展成 3 线—8 线译码器 (74LS139 的逻辑符号见实验图 6-3)。

5. 测试 74LS151、74LS153 逻辑功能 (见实验图 6-4、实验图 6-5)。


6. 用八选一数据选择器 74LS151 实现逻辑函数。

$$F_1(A, B, C) = \bar{A}\bar{B}C + \bar{A}B\bar{C}$$


$$F_2(A, B, C) = \bar{A}\bar{B} + \bar{B}C + B\bar{C}$$



实验图 6-3 139 的逻辑符号



实验图 6-4 151 的逻辑符号



实验图 6-5 153 的逻辑符号

实验 7 中规模组合电路设计之二

一、实验目的

1. 了解中规模集成电路的使用方法。
2. 掌握用中规模集成电路设计组合电路的方法。
3. 通过实验验证设计的正确性。
4. 训练正确接线与排除故障的能力。

二、实验器材与仪器


1. 数字电路实验箱 1 台
2. 示波器 1 台
3. 万用电表及工具
4. 四位二进制全加器 74LS283
5. 4 位比较器 CD4585
6. 其他必要的门电路

三、实验内容


1. 用四位二进制全加器 74LS283 设计四位二进制加减计算器

四位二进制全加器 74LS283 是一种能实现两个二进制数相加的器件，其逻辑符号如实验图 7-1 所示。

四位二进制全加器不仅能进行加法运算，还可以进行减法运算，减法运算是用加补码的方法实现的。即 $F=A-B=A+(B)\text{补}$ ， $(B)\text{补}=\overline{B}+1$



实验图 7-1 74LS283 的逻辑符号



实验图 7-2 全加器完成减法运算的电路

四位二进制全加器完成减法运算的电路如实验图 7-2 所示。

试用四位二进制全加器 74LS283 和异或门以及其他的门电路设计一个加/减运算电路，当控制信号 $M=0$ 时它将两个输入的四位二进制数相加，而 $M=1$ 时它将两个输入的四位二进制数相减，将设计的电路在实验箱上验证，输出结果用实验箱的数码管显示。

2. 用 74LS283 完成四位二进制乘法运算

在计算机中二进制数的乘法运算也是用加法实现的，下面举例说明二进制乘法运算的规律。

例： $A=1001$ ， $B=1010$ ，求 $A \times B$ ，运算竖式如下：

1 0 0 1	
× 1 0 1 0	
0 0 0 0	第一行 $B_1=0$
1 0 0 1	第二行 $B_2=1$
0 0 0 0	第三行 $B_3=0$
1 0 0 1	第四行 $B_4=1$
1 0 1 1 0 1 0	
$P_7 \ P_6 \ P_5 \ P_4 \ P_3 \ P_2 \ P_1$	

分析竖式不难总结出下面几个规律：

① $B_i=0$ 时此行数值为 0000（如 B_1 ， B_3 ）


$B_i=1$ 时此行数值为 A （如 B_2 ， B_4 ）

② 第一行右移一位与第二行相加，再右移一位与第三行相加，再右移一位与第四行相加，得数就是 $A \times B$ 。


实现①功能可采用实验图 7-3 所示电路。

实现②功能可采用实验图 7-4 所示电路。


自己设计实现四位二进制乘法运算的电路，并在实验箱上验证结果。



实验图 7-3



实验图 7-4



实验图 7-5 CD4585 的逻辑符号

3. 用两片 4 位比较器 CD4585 扩展成 8 位比较器并在实验箱上验证（注意 CMOS 集成芯片 CD4585 和 TTL 集成芯片 74LS85 扩展输入端 $I(A<B)$ ， $I(A=B)$ ， $I(A>B)$ 的使用区别）。

CD4585 的逻辑符号如实验图 7-5 所示，功能表如实验表 7-1 所示。

4. 用四位二进制全加器、比较器及门电路设计两个一位 8421BCD 码全加器，并用十进制显示结果。（输出结果用实验箱的数码管显示）

实验表 7-1 CD4585 的功能表

输 入							输 出		
A3,B3	A2,B2	A1,B1	A0,B0	I(A<B)	I(A=B)	I(A>B)	A<B	A=B	A>B
A3>B3	×	×	×	×	×	1	0	0	1
A3=B3	A2>B2	×	×	×	×	1	0	0	1
A3=B3	A2=B2	A1>B1	×	×	×	1	0	0	1
A3=B3	A2=B2	A1=B1	A0>B0	×	×	1	0	0	1
A3=B3	A2=B2	A1=B1	A0=B0	0	0	1	0	0	1
A3=B3	A2=B2	A1=B1	A0=B0	0	1	×	0	1	0
A3=B3	A2=B2	A1=B1	A0=B0	1	0	×	1	0	0
A3=B3	A2=B2	A1=B1	A1<B1	×	×	×	1	0	0
A3=B3	A2=B2	A1<B1	×	×	×	×	1	0	0
A3=B3	A2<B2	×	×	×	×	×	1	0	0
A3<B3	×	×	×	×	×	×	1	0	0

实验 8 七段显示译码器

一、实验目的

1. 熟悉七段字形译码器 CT54/74LS48 的逻辑功能。
2. 掌握七段字形译码器 CT54/74LS48 的一般应用。

二、实验器材与仪器

1. 数字电路实验箱 1 台
2. 示波器 1 台
3. 万用电表及工具
4. CT54/74LS48 1 片

三、实验内容

1. 4 线-7 线显示译码/驱动器 CT74LS48 逻辑功能的测试

译码器 CT54/74LS48 的输出 a~g 为高电平有效,用于驱动共阴极式的七段数码管,OC 输出,内部接有 2k Ω 的上拉电阻而无需外接。当 $V_{CC}=5V$ 时,输出端只能提供 2mA 左右的电流,如果数码管需要的电流大于这个数值时,则应在 2k Ω 的上拉电阻上再并联适当的电阻。使用时其输出 a~g 分别对应接七段显示器的 a~g 输入端。

CT54/7448 外引线功能:

$\overline{LT}$ ——灯测试输入。当输入低电平时,译码器输出 a~g 均为高电平(H),数码管七段全亮,以检查该数码管各段能否正常发光。正常工作时 $\overline{LT}$ 应接高电平或开路。

$\overline{RBI}$ ——动态灭灯输入。设置灭零输入信号 $\overline{RBI}$ 的目的是为了能把不希望显示的零熄灭。如果不要灭十进制零时, $\overline{RBI}$ 必须开路或为高电平。


$\overline{BI}/\overline{RBO}$ ——灭灯输入/动态灭灯输出。作灭灯输入(BI)或动态灭灯输出(RBO)

之用,或兼作两者用。当 $\overline{\text{BI}}/\overline{\text{RBO}}$ 加低电平(L)时,译码器输出a~g均为低电平(L),数码管七段全灭。动态灭零有效时,动态灭灯输出(RBO)处于低电平。


在多位十进制数的译码显示中,将最高位译码器的 $\overline{\text{RBI}}$ 接低电平(L),则当该位十进制数为0时,该位数码管的0字将不显示,称为自动灭零。若将最高位译码器的 $\overline{\text{BI}}/\overline{\text{RBO}}$ 接到次高位译码器的 $\overline{\text{RBI}}$ 端,其余位也依次顺序相接,则可自动熄灭高位无效的零。

实验图 8-1 为 CT74LS48 的逻辑符号,按实验表 8-1 测试 CT74LS48 输出端 a~g 的逻辑状态,并把测试结果记入表中。

2. 把 CT74LS48 的输出端 a~g 接到七段数码显示器(实验图 8-2)上,按实验表 8-1 改变输入端状态,观察显示器显示的字形。



实验图 8-1 CT74LS48 的逻辑符号



实验图 8-2 七段数码显示器

实验表 8-1 CT74LS48 逻辑功能表

序 号	输 入						输 出							字 形	
	A ₃	A ₂	A ₁	A ₀	$\overline{\text{RBI}}$	$\overline{\text{LT}}$	$\overline{\text{BI}}/\overline{\text{RBO}}$	a	b	c	d	e	f		g
0	0	0	0	0	1	1	1								
1	0	0	0	1	Φ	1	1								
2	0	0	1	0	Φ	1	1								
3	0	0	1	1	Φ	1	1								
4	0	1	0	0	Φ	1	1								
5	0	1	0	1	Φ	1	1								
6	0	1	1	0	Φ	1	1								
7	0	1	1	1	Φ	1	1								
8	1	0	0	0	Φ	1	1								
9	1	0	0	1	Φ	1	1								
10	1	0	1	0	Φ	1	1								
11	1	0	1	1	Φ	1	1								
12	1	1	0	0	Φ	1	1								
13	1	1	0	1	Φ	1	1								
14	1	1	1	0	Φ	1	1								
15	1	1	1	1	Φ	1	1								
灭灯	Φ	Φ	Φ	Φ	Φ	Φ	0								
灭零	0	0	0	0	0	1	0								
试灯	Φ	Φ	Φ	Φ	Φ	0	1								

实验 9 竞争冒险现象的观察与排除

一、实验目的

1. 观察数字电路的冒险现象。
2. 掌握消除竞争冒险现象的方法。

二、实验器材与仪器

- | | |
|-----------------------|-----|
| 1. 数字电路实验箱 | 1 台 |
| 2. 示波器 | 1 台 |
| 3. 万用电表及工具 | |
| 4. 74LS00、74LS32 等门电路 | |
| 5. 100~300PF 电容 | |

三、竞争冒险现象的产生原因及排除方法

信号在传输过程中通过连线及集成门都有一定的延迟时间,输入信号变化也需要一个过渡时间,多个输入信号发生变化时,也可能有先后快慢差异。因此,在理想情况下设计的组合逻辑电路,受到上述因素影响后,可能在输入信号变化的瞬间,在输出端出现一些不正确的尖峰信号。这些尖峰信号(毛刺信号)的出现,称为冒险现象。

组合逻辑电路的冒险现象是一个很重要的实际问题。如果负载是一些对尖峰脉冲敏感的电路上,那么这种尖峰脉冲将可能使负载电路发生误动作,必须采取措施防止并清除由于竞争而产生的尖峰脉冲。

消除冒险现象的方法有以下三种:① 接入滤波电容;② 引入选通脉冲;③ 修改逻辑设计。

由于尖峰脉冲一般都很窄(多在几十纳秒以内),所以只要在输出端并接一个几十到几百皮法的滤波电容,就足以把尖峰脉冲的幅度削弱至门电路的阈值电压以下。这种方法简单易行,而缺点是增加了输出电压波形的上升时间和下降时间,使波形变坏。在对输出波形边沿要求不高时可以采用。

引入选通脉冲的方法也不用增加器件数目,但是对引入脉冲的宽度和作用的时间都有严格的要求,电路中若有这样合适的脉冲可采用此种方法。修改逻辑设计的方法,若能运用得好,有时可以收到令人满意的效果。

有关冒险现象的详细介绍请参考理论课的相关内容。

四、实验内容

1. 用与非门实现函数 $Y = AB + \overline{A}C$, 并搭接电路。
2. 用示波器观察冒险现象产生的尖峰脉冲。由于尖峰脉冲一般都很窄,用示波器很难直接观察到冒险现象产生的尖峰脉冲。可将 $\overline{A}$ 经过几级门电路的延迟,展宽尖峰脉冲的宽度,以便用示波器进行观察。

3. 用滤波电容法消除尖峰脉冲并观察。
4. 用修改逻辑设计法消除尖峰脉冲并观察，但仍要完成原功能。

实验 10 锁存器、触发器逻辑功能测试及相互转换

一、实验目的

1. 熟练掌握各种触发器的逻辑功能和特征方程。
2. 了解触发器的应用。
3. 熟悉各种触发器相互转换的方法。

二、实验器材与仪器

1. 数字电路实验箱 1 台
2. 示波器 1 台
3. 万用电表及工具
4. 双 JK 触发器 74LS112 1 片
6. 双 D 触发器 74LS74 1 片
7. 其他必要的门电路

三、实验内容

1. 基本 RS 触发器逻辑功能测试

用与非门构成的基本 RS 触发器如实验图 10-1 所示。当 $\bar{R}_d$, $\bar{S}_d$ 加不同逻辑电平时, 记录输出 Q, $\bar{Q}$ 端相应的状态, 并把结果记入实验表 10-1 中。在观察 $\bar{R}_d \bar{S}_d = 00 \rightarrow 11$ 时的不定状态时, 应将 $\bar{R}_d$, $\bar{S}_d$ 接在同一只逻辑开关上, 以保证 $\bar{R}_d$, $\bar{S}_d$ 同时变化。对于不同的与非门组成的

实验图 10-1 基本 RS 触发

RS 触发器, $\bar{R}_d \bar{S}_d = 00 \rightarrow 11$ 的实验结果各不相同。

但对某一具体 RS 触发器来说, 反复做几次所得的结果应是一样的。

实验表 10-1 RS 触发器功能表


$\bar{R}_d$	$\bar{S}_d$	Q	$\bar{Q}$
0	1		
1	1		
1	0		
1	1		
0	0		
1	1		

2. JK 触发器逻辑功能测试

实验图 10-2 为 JK 触发器 CT74LS112 (双 JK, 下降沿触发) 的逻辑符号。任选其中一个 JK 触发器, 进行逻辑功能测试。

(1) 异步置位端 $\bar{S}$ 和异步复位端 $\bar{R}$ 的功能测试

J, K, CP 端为任意状态, 当 $\bar{R}$, $\bar{S}$ 加不同逻辑电平时, 记录输出 Q, $\bar{Q}$ 端相应的状态, 并把结果记入实验表 10-2 中。在 $\bar{R}$ 或 $\bar{S}$ 作用期间 (即 $\bar{R}=0$ 或 $\bar{S}=0$), 任意改变 J, K, CP 端的状态, 观察输出端 Q, $\bar{Q}$ 的状态是否变化。



实验图 10-2 CT74LS112 的逻辑符号

实验表 10-2 JK 触发器的置位复位功能表

$\bar{R}$	$\bar{S}$	Q	$\bar{Q}$
1	0		
1	1		
0	1		
1	1		
0	0		
1	1		


(2) JK 触发器逻辑功能测试

① 用 $\bar{S}$, $\bar{R}$ 的置位、复位功能使现态 Q^n 为 0 或 1。

② 使 $\bar{S} \bar{R} = 11$, 根据实验表 10-3 给定 J, K 的值, 在 CP 端输入单脉冲, 观察单脉冲由 $1 \rightarrow 0$ (下降沿) 和由 $0 \rightarrow 1$ (上升沿) 时输出端 Q^{n+1} 状态的变化 ($Q^n=0$ 时测一组次态, $Q^n=1$ 时再测一组次态), 并把结果记入实验表 10-3 中。

实验表 10-3 JK 触发器功能表


J	K	CP	Q^{n+1}	
			$Q^n=0$	$Q^n=1$
0	0	$\uparrow$		
		$\downarrow$		
0	1	$\uparrow$		
		$\downarrow$		
1	0	$\uparrow$		
		$\downarrow$		
1	1	$\uparrow$		
		$\downarrow$		



实验图 10-3 测试 JK 触发器功能输入波形


(3) 任选 JK 触发器 CT74LS112 中的一个, 使 $\bar{S} \bar{R} = 11$, 分别在 CP 端、J 端和 K 端加入实验图 10-3 所示波形的信号, 用示波器观察 CP, J, K, Q 的时序关系并记录。总结 JK 触发器的功能。

(4) 按实验图 10-4 所示的电路连接线路, 在 CP 端加入 1kHz 的连续脉冲信号, 用示波器观察并记录输入脉冲和输出端 $Q_2 Q_1$ 的波形, 说明此电路能够完成的逻辑功能。




实验图 10-4 JK 触发器应用电路

注: 当使用 CD4027 双 JK 触发器时, 其清零端、置位端和触发脉冲 CP 的极性与 CT74LS112 不同, 管脚排列也完全不同。CD4027 的逻辑符号见实验图 10-5。



实验图 10-5 CD4027 逻辑符号



实验图 10-6 74LS74 逻辑符号

3. D 触发器逻辑功能测试

实验图 10-6 为双 D 触发器 CT74LS74 (上升沿触发) 的逻辑符号, 任选其中一个 D 触发器, 进行逻辑功能测试。

(1) 置位复位端 $\bar{S}$, $\bar{R}$ 的功能测试

CP, D 为任意状态, 测试 D 触发器置位、复位端 $\bar{S}$, $\bar{R}$ 的功能。测试方法及步骤同 JK 触发器。


(2) 触发器逻辑功能的测试

按实验表 10-4 的要求测试输出端 Q^{n+1} 的状态, 把测试结果记入表中。测试方法及步骤同 JK 触发器。

(3) 任选 D 触发器 CT74LS74 中的一个, 使 $\bar{S} \bar{R} = 11$, 分别在 CP 端和 D 端加入实验图 10-7 所示波形的信号, 用示波器观察 CP, D, Q 的时序关系并记录。总结 D 触发器的功能。

实验表 10-4 D 触发器功能表


D	CP	Q^{n+1}	
		$Q^n=0$	$Q^n=1$
0	↓		
	↑		
1	↓		
	↑		



实验图 10-7 测试 D 触发器功能输入波形

(4) 按实验图 10-8 所示的电路连接线路, 在 CP 端加入连续脉冲信号, 用示波器观察并记录输入脉冲和输出端 Q 的变化, 说明此电路能够完成的逻辑功能。

4. 用 JK 触发器转换成 D, T 触发器, 并验证其逻辑功能。



实验图 10-8 D 触发器应用电路

5. 用 D 触发器转换成 JK, T 触发器, 并验证其逻辑功能。

实验 11 用触发器设计同步计数器

一、实验目的

1. 掌握时序电路的设计方法。
2. 训练设计、接线与排除故障的能力。

二、实验器材与仪器

- | | |
|---------------------|-----|
| 1. 数字电路实验箱 | 1 台 |
| 2. 示波器 | 1 台 |
| 3. 万用电表及工具 | |
| 4. 双 JK 触发器 74LS112 | 2 片 |
| 5. 双 D 触发器 74LS74 | 2 片 |
| 6. 其他必要的门电路 | |

三、实验内容

1. 用 JK 触发器设计同步五进制加法计数器，计数值由 $0 \rightarrow 1 \rightarrow 2 \rightarrow 3 \rightarrow 4$ ，然后返回 0。写出设计过程，包括状态转移图、卡诺图、状态方程、激励方程、电路图。用实验箱译码显示部分验证结果。

2. 用 D 触发器设计只有八个状态的四级约翰逊计数器（要求能自启动），写出设计过程，包括状态转移图、卡诺图、状态方程、激励方程、电路图。用实验箱输出 LED 指示灯显示部分验证结果。

实验 12 用触发器设计节拍发生器和序列信号发生器

一、实验目的


1. 掌握时序电路的设计方法。
2. 训练设计、接线与排除故障的能力。

二、实验器材与仪器

- | | |
|---------------------|-----|
| 1. 数字电路实验箱 | 1 台 |
| 2. 示波器 | 1 台 |
| 3. 万用电表及工具 | |
| 4. 双 D 触发器 74LS74 | 2 片 |
| 5. 双 JK 触发器 74LS112 | 2 片 |
| 6. 其他必要的门电路 | |

三、实验内容

1. 用 D 触发器产生节拍发生器，其时序图如实验图 12-1 所示。用实验箱上的发光二极管验证设计结果。



实验图 12-1 节拍发生器时序图

2. 用三个 JK 触发器和门电路实现计数型 00010111 序列发生器，用示波器及实验箱上的发光二极管验证设计结果。

实验 13 用触发器设计异步计数器

一、实验目的

1. 掌握用触发器设计异步计数器的方法。
2. 训练设计、接线与排除故障的能力。

二、实验器材与仪器

- | | |
|---------------------|-----|
| 1. 数字电路实验箱 | 1 台 |
| 2. 示波器 | 1 台 |
| 3. 万用电表及工具 | |
| 4. 双 D 触发器 74LS74 | 2 片 |
| 5. 双 JK 触发器 74LS112 | 2 片 |
| 6. 其他必要的门电路 | |


三、实验内容

1. 异步计数器的设计方法：


异步计数器是建立在 T' 触发器具有翻转功能基础上的，将多个 T' 触发器连接成加法或减法计数状态，采用反馈归零法组成任意进制的计数器。

设计中要注意触发边沿的问题，如四进制加法计数器的时序图如实验图 13-1 所示。

由实验图 13-1 可以看出低位 Q_1 的下降沿触发高位 Q_2 翻转。当选用上升沿触发的 D 触发器时要




由 $\bar{Q}_1$ 作为下一级 CP 脉冲输入；当选用下降沿触发的 JK 触发器时要由 Q_1 作为下一级 CP 脉冲输入。分别见实验图 13-2 (a) (b) 所示。




实验图 13-2 四进制加法计数器异步实现电原理图

四进制减法计数器的时序图如实验图 13-3 所示。

由实验图 13-3 可以看出低位 Q_1 的上升沿触发高位 Q_2 翻转。当选用上升沿触发的 D 触发器时要由 Q_1 作为下一级 CP 脉冲输入；当选用下降沿触发的 JK 触发器时要由 $\bar{Q}_1$ 作为下一级 CP 脉冲输入。见实验图 13-4 (a) (b) 所示。



实验图 13-3 四进制减法计数器时序图




实验图 13-4 四进制减法计数器异步实现电原理图

组成任意进制异步计数器时常采用反馈归零法。反馈归零法的设计步骤为：

- ① 先将触发器连接成 n 位二进制加法（减法）计数器。
- ② 写出反馈归零 $\bar{R}_d$ 的表达式。画出电路原理图。

例如设计异步三进制加法计数器时，可在实验图 13-2 (a) 基础上加反馈电路实现异步清零。由状态转移图可知 Q_2Q_1 为 11 时应使 $\bar{R}_d$ 为低电平，异步置 0 信号可用与非门 $\bar{R}_d = Q_2Q_1$ 加的反馈电路实现，电路如实验图 13-5 所示。



实验图 13-5 异步三进制加法计数器

反馈归零法设计简单方便，但也有复位信号时间短的不足，由于各触发器复位速度不同，从而可能造成归零不可靠。提高可靠性的方法可以用一个基本 RS 触发器把反馈信号锁存起来，保证有足够宽的复位信号。

2. 用 D 触发器设计异步五进制减法计数器并在实验箱上验证。
3. 用 D 触发器设计异步五进制加法计数器并在实验箱上验证。

实验 14 集成计数器的功能测试及应用

一、实验目的

1. 熟悉中规模计数器的功能。
2. 学会中规模计数器的级联方法。
3. 掌握中规模计数器构成任意模值计数器的方法。
4. 训练设计、接线与排除故障的能力。

二、实验器材与仪器

- | | |
|----------------------------------|-----|
| 1. 数字电路实验箱 | 1 台 |
| 2. 示波器 | 1 台 |
| 3. 万用电表及工具 | |
| 4. CT54/74161 (4 位二进制同步计数器，异步清除) | 2 片 |
| 5. 74LS160 | 2 片 |
| 6. 74LS48 | 2 片 |
| 7. 其他必要的门电路 | |

三、实验内容


1. 测试 74LS161 的逻辑功能：

实验图 14-1 为 CT54/74161 的逻辑符号，按实验表 14-1 逐项测试其逻辑功能。

2. 用 CT54/74161 实现模 10 计数器：

- (1) 用复位法。
- (2) 用置位法。

3. 用 CT54/74161 及门电路组成十进制的 0~59 计数器。
4. 用 CT54/74161 及门电路组成十进制的 1~60 计数器。
5. 用 74160 及门电路组成十进制的 0~59 计数器，用 74LS48 译码后在 7 段数码管上显示出来。



实验图 14-1 CT54/74161 的逻辑符号

实验表 14-1 CT54/74161 功能表

输 入									输 出			
$\overline{RD}$	$\overline{LD}$	ET	EP	CP	D ₀	D ₁	D ₂	D ₃	Q ₀	Q ₁	Q ₂	Q ₃
0	×	×	×	×	×	×	×	×	0	0	0	0
1	0	×	×	↑	d ₀	d ₁	d ₂	d ₃	d ₀	d ₁	d ₂	d ₃
1	1	1	1	↑	×	×	×	×	计 数			
1	1	0	×	×	×	×	×	×	触发器保持 CO=0			
1	1	×	0	×	×	×	×	×	保 持			

实验 15 用集成计数器设计序列信号发生器及节拍发生器

一、实验目的


1. 掌握用中规模计数器设计序列信号发生器及节拍发生器的方法。
2. 训练设计、接线与排除故障的能力。

二、实验器材与仪器

1. 数字电路实验箱 1 台
2. 示波器 1 台
3. 万用电表及工具
4. CT54/74161 (4 位二进制同步计数器, 异步清除) 1 片
5. CT54/74138 (三线——八线译码器) 1 片
6. 其他必要的门电路

三、实验内容

1. 用 74LS161 及门电路产生 1110110110 序列信号，用示波器及实验箱上的发光二极管验证设计结果。
2. 用 74LS161 及 74LS138 产生如实验图 15-1 所示的节拍信号（高低电平与图相反即可），用实验箱上的发光二极管验证设计结果。



实验图 15-1 节拍发生器时序图

实验 16 移位寄存器功能测试及应用

一、实验目的

1. 熟悉移位寄存器的工作原理。
2. 掌握集成移位寄存器的逻辑功能及其应用。
3. 训练设计、接线与排除故障的能力。

二、实验器材与仪器


1. 数字电路实验箱 1 台
2. 示波器 1 台
3. 万用电表及工具
4. CT54/74194（4 位双向通用移位寄存器） 1 片
5. 其他必要的门电路

三、实验内容

1. 4 位通用移位寄存器 74LS194 逻辑功能测试

实验图 16-1 为 CT74LS194 的逻辑符号，按实验表 16-1 逐项测试其逻辑功能，并把结果记入表中。


2. 用 4 位通用移位寄存器 74LS194 将四位并行码变成串行码，实现电路如实验图 16-2 所示。第一组并行数据置为 1001，第二组置为 0110，请同学们在实验前分析其数据传输过程，实验测试看看自己分析的对错，并将测试结果计入实验表 16-2。



实验图 16-1 CT74LS194 的逻辑符号

实验表 16-1 CT74LS194 功能表

输入						输出	功能				
$\overline{R_d}$	模式		CP	串行		并行				Q0 Q1 Q2 Q3	
	S0	S1		DSR	DSL	D0		D1	D2		D3
0	Φ	Φ	Φ	Φ	Φ	Φ	Φ	Φ	Φ		
1	Φ	Φ	0	Φ	Φ	Φ	Φ	Φ	Φ		
1	1	1	$\uparrow$	Φ	Φ	d ₀	d ₁	d ₂	d ₃		
1	0	1	$\uparrow$	Φ	1	Φ	Φ	Φ	Φ		
1	0	1	$\uparrow$	Φ	0	Φ	Φ	Φ	Φ		
1	1	0	$\uparrow$	1	Φ	Φ	Φ	Φ	Φ		
1	1	0	$\uparrow$	0	Φ	Φ	Φ	Φ	Φ		
1	0	0	Φ	Φ	Φ	Φ	Φ	Φ	Φ		



实验图 16-2 四位并行码变成串行码电路

实验表 16-2 数据传输过程测试表

CP 脉冲	DSR	S ₀	S ₁	Q ₀	Q ₁	Q ₂	Q ₃	Y
启动								
①								
②								
③								
④								

3. 用 4 位通用移位寄存器 74LS194 及其他门电路设计环形计数器，并用发光二极管显示，初始值设 $Q_0Q_1Q_2Q_3=1000$ 。
4. 用 4 位通用移位寄存器 74LS194 及其他门电路设计脉冲序列信号发生器，序列脉冲为 11000，11000，…。用 74LS194 的 Q_2 输出，并用发光二极管显示。

实验 17 555 定时器

一、实验目的

1. 熟悉 555 定时器电路的工作原理及定时元件 RC 对振荡周期和脉冲宽度的影响。
2. 掌握用 555 定时器构成多谐振荡器、单稳态触发器及施密特触发器的方法和原理。

二、实验设备与器材

- | | |
|---------------|-----|
| 1. 数字电路实验箱 | 1 台 |
| 2. 示波器 | 1 台 |
| 3. 万用电表及工具 | |
| 4. 集成 555 定时器 | 2 片 |
| 5. 其他必要的电阻、电容 | |


三、实验内容及步骤

1. 用 555 组成多谐振荡器


① 对照实验图 17-1 接线，输出端 V_O 接发光二极管和示波器，并把 $10\mu\text{F}$ 电容串入电路中。

② 接线完毕，检查无误后，接通电源，555 工作，这时可看到 LED 发光管一闪一闪，调节 R_W 的值，可从示波器上观察到脉冲波形的变化，记录输出波形及频率。


③ 改变电容 C_1 的值为 $0.1\mu\text{F}$ ，再调节 R_W ，观察输出波形的变化，并记录输出波形及频率。本实验电路请勿拆除，输出将作为下面实验任务的信号源。



实验图 17-1 多谐振荡器



实验图 17-2 单稳态触发器



实验图 17-3 施密特触发器

2. 用 555 组成单稳态触发器

单稳态触发器电路如实验图 17-2 所示。按图接好电路，检查无误后，接通电源。将上述多谐振荡器的输出波形作为单稳态电路的输入信号 V_i ，用双踪示波器同时观察并记录输入、输出电压 $V_i V_O$ 的波形。从大到小调节电阻 R_W 的阻值，观察单稳态触发器输出电压 V_O 及其电容器 C_1 两端电压 V_C 的波形变化情况。

3. 用 555 组成施密特触发器

① 对照实验图 17-3 接线, 其中 555 的 2 和 6 脚接在一起, 接至函数发生器三角波 (或正弦波) 的输出 (幅度调至 5V), V_i 和 V_o 接双踪示波器。

② 接线无误后, 接通电源, 输入三角波或正弦波, 并调至一定的频率, 观察输入、输出波形的形状并记录, 从示波器上测出回差电压的值。也可以把输入 V_i 接到示波器的 X 轴输入端, 输出 V_o 接到示波器的 Y 轴输入端, 观察其电压传输特性。

③ 调节 R_w , 使外加电压 V_{CO} 变化, 观察示波器输出波形的变化。

附录1 集成电路主要性能参数

一、TTL 与非门的主要性能参数

参 数 名 称		单 位	测 试 条 件		CT54 /74	CT54H /74H	CT54S /74S	CT54LS /74LS
输入高电平 $V_{IH}(\min)$		V			2	2	2	2
输入低电平 $V_{IL}(\max)$		V			0.8	0.8	0.8	0.8
输出高电平 $V_{OH}(\min)$		V	$V_{CC}(\max), I_{OH}(\max)$		2.4	2.4	2.7	2.7
输出低电平 $V_{OL}(\max)$		V	$V_{CC}(\max), I_{OL}(\max)$		0.4	0.4	0.5	0.5
输入高电平电流 $I_{IH}(\max)$		μ A	$V_{CC}(\max)$	$V_{IH}=2.4V$	40	50		
				$V_{IH}=2.7V$			50	20
输入低电平电流 $I_{IL}(\max)$		mA	$V_{CC}(\max)$	$V_{IL}=0.4V$	—1.6			—0.4
				$V_{IL}=0.5V$		—2	—2	
输出高电平电流 $I_{OH}(\max)$		mA			0.4	0.5	1.0	0.4
输出低电平电流 $I_{OL}(\max)$		mA			—16	—20	—20	—4
电源电流	$I_{CCH}(\max)$	mA			8	16.8	16	1.6
	$I_{CCL}(\max)$	mA			22	40	36	4.4
传输延迟	$t_{PLH}(\max)$	ns			22	10	4.5	15
	$t_{PHL}(\max)$	ns			15	10	5	15

二、CMOS 或非门 CC4001 的主要性能参数

参 数 名 称	单位	测 试 条 件			参 数	
		$V_O(V)$	$V_I(V)$	$V_{DD}(V)$	最大	最小
静态电源电流 I_{DD}	μA		0/5	5		0.25
			0/10	10		0.50
			0/15	15		1.00
输出低电平电流 I_{OL}	mA	0.4	5	5	-0.51	
		0.5	10	10	-1.30	
		1.5	15	15	-3.40	
输出高电平电流 I_{OH}	mA	4.6	0	5	0.5	
		9.5	0	10	1.3	
		13.5	0	15	3.4	
输入电流 I_I	μA		0/18	18		± 0.1
输出低电平 V_{OL}	V		5	5		0.05
			10	10		0.05
			15	15		0.05

输出高电平 V_{OH}	V		0	5	4.95	
			0	10	9.95	
			0	15	14.95	
输入低电平 V_{IL}	V	4.5		5		1.5
		9		10		3
		13.5		15		4
参 数 名 称	单位	测 试 条 件			参 数	
		$V_O(V)$	$V_I(V)$	$V_{DD}(V)$	最大	最小
输入高电平 V_{IH}	V	0.5		5	3.5	
		1		10	7	
		1.5		15	11	
传输延迟时间 t_{PHL}, t_{PLH}	ns			5		250
				10		120
				15		90
输入电容 C_I	pF					7.5

三、TTL 集成触发器 CT5474/7474 等的主要性能参数

参数名称	单位	测 试 条 件	CT5474 /7474		CT54H74 /74H74		CT54S74 /74S74		CT54LS74 /74LS74	
			最 小	最 大	最 小	最 大	最 小	最 大	最 小	最 大
输入高电平 V_{IH}	V		2		2		2		2	
输入低电平 V_{IL}	V			0.8		0.8		0.8		0.8
输入嵌位电压 V_{IK}	V	$V_{CC}=\min$ $I_{IK}=\max$		-1.5		-1.5		-1.2		-1.5
输出高电平 V_{OH}	V	$V_{CC}=\min$ $V_{IL}=\max$ $I_{OH}=\max$	2.4		2.4		2.5		2.5	
输出低电平 V_{OL}	V	$V_{CC}=\min$ $V_{IH}=2V$ $I_{OL}=\max$		0.4		0.4		0.5		0.5
输出高电平电流 I_{OH}	mA			0.4		1		1		0.4
输出低电平电流 I_{OL}	mA			-16		-20		-20		-4
高电平 输入电流	$\overline{D}$	μA $V_{CC}=\max$ $V_{IH}=2.4V$		40		50		50		20
	$\overline{R_D}$			120		150		150		40
	$\overline{S_D}$			80		100		100		40

	CP				80		100		100		20
低电平输入电流	D	mA	$V_{CC}=\max$ $V_{IL}=0.4V$		-1.6		-2		-2		-0.4
	$\overline{R}_D$				-3.2		-4		-6		-0.8
	$\overline{S}_D$				-1.6		-2		-4		-0.8
	CP				-3.2		-4		-4		-0.4
输出短路电流 I_{OS}		mA	$V_{CC}=\max$	18	57	40	100	40	100	20	100
每个触发器电源电流 I_{CC}		mA	$V_{CC}=\max$		15		25		25		4
最高时钟频率 f_{max}		MHz		15		35		75		25	
传输延迟时间	t_{PLH}	ns	CP $\rightarrow$ Q, $\overline{Q}$		25		15		9		25
	t_{PHL}				40		20		9		40

四、MOS 集成触发器 CC4027 的主要性能参数

参 数 名 称	单位	测 试 条 件			参 数	
		$V_O(V)$	$V_i(V)$	$V_{DD}(V)$	最小	最大
静态电流 I_{DD}	μA		0/5	5		1
			0/10	10		2
			0/15	15		4
输出低电平电流 I_{OL}	mA	0.4	0/5	5	-0.51	
		0.5	0/10	10	-1.30	
		1.5	0/15	15	-3.40	
输出高电平电流 I_{OH}	mA	4.6	0/5	5	0.51	
		9.5	0/10	10	1.30	
		13.5	0/15	15	3.40	
输入电流 I_i	μA		0/18	18		± 0.1
输出低电平 V_{OL}	V		0/5	5		0.05
			0/10	10		0.05
			0/15	15		0.05
输出高电平 V_{OH}	V		0/5	5	4.95	
			0/10	10	9.95	
			0/15	15	14.95	
输入低电平 V_{IL}	V	0.5/4.5		5		1.5
		1/9		10		3
		1.5/13.5		15		4
输入高电平 V_{IH}	V	0.5/4.5		5	3.5	
		1/9		10	7	
		1.5/13.5		15	11	

传输延迟 $t_{\text{PHL}}, t_{\text{PLH}}$	ns	$\text{CP} \rightarrow \text{Q}, \bar{\text{Q}}$	5		300
			10		130
			15		90
最高输入时钟频率 f_{max}	MHz	$C_L=50\text{pF}$ $R_L=200\text{k}\Omega$	5	3.5	
			10	8	
			15	12	
脉冲宽度 T_w	ns	CP	5		140
			10		60
			15		40
输入电容 C_i	pF				7.5

附录 2 部分常用数字集成电路选编

一、部分常用数字集成电路的型号、功能、外引线图号表

品种代号	功能	外引线图号
00	四 2 输入与非门	(2)
01	四 2 输入与非门(OC) (H01)	(2)
	(01, LS01, ALS01)	(3)
02	四 2 输入或非门	(3)
03	四 2 输入与非门 (OC), (OD)	(2)
04	六反相器	(4)
05	六反相器 (OC), (OD)	(4)
06	六缓冲器/驱动器 (OC)	(4)
07	六缓冲器/驱动器 (OC), (OD)	(4)
08	四 2 输入与门	(2)
09	四 2 输入与门 (OC), (OD)	(2)
10	三 3 输入与非门	(5)
11	三 3 输入与门	(5)
12	三 3 输入与非门 (OC)	(5)
13	双 4 输入与非门 (施密特触发)	(6)
14	六反相器 (施密特触发)	(4)
15	三 3 输入与门 (OC)	(5)
16	六高压输出反相缓冲/驱动器 (OC)	(4)
17	六高压输出缓冲/驱动器 (OC)	(4)

18	双 4 输入与非门 (施密特触发、图腾柱输出)	(6)
19	六反相器 (施密特触发、图腾柱输出)	(4)
20	双 4 输入与非门	(6)
21	双 4 输入与门	(6)
22	双 4 输入与非门 (OC)	(6)
23	可扩展双 4 输入或非门 (带选通)	(40)
24	四 2 输入与非门 (施密特触发、图腾柱输出)	(2)
25	双 4 输入或非门 (带选通)	(7)
26	四 2 输入高压输出与非缓冲器 (OC)	(2)
27	三 3 输入或非门	(5)
28	四 2 输入或非缓冲器	(3)
30	8 输入与非门	(8)
32	四 2 输入或门	(2)
33	四 2 输入或非缓冲器	(3)
34	六缓冲器	(4)
35	六缓冲器 (OC), (OD)	(4)
36	四 2 输入或非门	(2)
37	四 2 输入与非缓冲器	(2)
38	四 2 输入与非缓冲器 (OC)	(2)
39	四 2 输入与非缓冲器 (OC)	(3)
40	双 4 输入与非缓冲器	(6)
42	4 线—10 线译码器 (BCD 输入)	(41)
43	4 线—10 线译码器 (余 3 码输入)	(41)
44	4 线—10 线译码器 (余 3 格雷码输入)	(41)
45	BCD—十进制译码器/驱动器 (OC)	(41)
46/47	4 线—七段译码器/驱动器 (BCD 输入、开路输出)	(42)
48	4 线—七段译码器/驱动器 (BCD 输入、上拉电阻)	(42)
49	4 线—七段译码器/驱动器 (BCD 输入、OC 输出)	(9)
50	双 2 路 2—2 输入与或非门 (一门可扩展)	(10)
55	2 路 4-4 输入与或非门 (可扩展)	(29)
56	1/50 分频器	(1)
57	1/60 分频器	(1)
63	六电流读出接口门	(11)
68	双 4 位十进制计数器	(43)
69	双 4 位二进制计数器	(43)
70	与门输入上升沿 JK 触发器 (有预置和清除)	(12)
72	与门输入主从 JK 触发器 (有预置和清除)	(13)
74	双上升沿 D 触发器 (有预置、清除)	(14)


75	4 位双稳态锁存器	(44)
76	双 JK 触发器 (有预置和清除)	(45)
77	4 位双稳态锁存器	(15)
82	2 位二进制全加器	(39)
83	4 位二进制全加器 (带快速进位)	(46)
85	4 位数值比较器 (L85)	(47)
	(85, LS85, S85, F85, HC85)	(48)
86	四 2 输入异或门 (L86)	(31)
	(86, S86, LS86, ALS86, F86, HC86)	(3)
90	十进制计数器	(16)
94	4 位移位寄存器 (双异步预置)	(49)
L95	4 位移位寄存器 (并行存取、左 / 右移, 串联输入)(95A	(17)
	AS95, LS95B)	(18)
99	4 位双向通用移位寄存器	(50)
101	与或门输入下降沿 JK 触发器 (有预置)	(19)
103	双下降沿 JK 触发器 (有清除)	(20)
106	双下降沿 JK 触发器 (有预置和清除)	(51)
109	双上升沿 JK 触发器 (有预置和清除)	(52)
110	与门输入主从 JK 触发器 (有预置、清除、数据锁定)	(21)
112	双下降沿 J-K 触发器 (有预置和清除)	(76)
121	单稳态触发器 (有施密特触发器)	(22)
122	可重触发单稳态触发器 (有清除)	(23)
123	双可重触发单稳态触发器 (有正、负输入、直接清除)	(53)
126	四总线缓冲器 (3S)	(24)
128	四 2 输入或非线驱动器	(3)
132	四 2 输入与非门 (有施密特触发)	(2)
136	四 2 输入异或门 (OC)	(2)
137	3 线-8 线译码器/多路分配器 (有地址锁存)	(54)
138	3 线-8 线译码器/多路分配器	(55)
139	双 2 线-4 线译码器/多路分配器	(56)
140	双 4 输入与非线驱动器 (线阻抗为 50Ω)	(6)
141	BCD-十进制译码器/驱动器 (OC)	(57)
145	BCD-十进制译码器/驱动器 (驱动灯、继电器、MOS)	(41)
147	10 线-4 线优先编码器	(58)
148	8 线-3 线优先编码器	(59)
150	16 选 1 数据选择器/多路转换器 (反码输出)	(84)
151	8 选 1 数据选择器/多路转换器 (原、反码输出)	(60)
152	8 选 1 数据选择器/多路转换器 (反码输出)	(25)













153	双 4 选 1 数据选择器/多路转换器	(61)
154	4 线-16 线译码器/多路分配器	(83)
157	四 2 选 1 数据选择器/多路转换器 (原码输出)	(62)
158	四 2 选 1 数据选择器/多路转换器 (反码输出)	(62)
159	4 线-16 线译码器/多路分配器 (OC)	(83)
160	4 位十进制同步计数器 (异步清除)	(63)
161	4 位二进制同步计数器 (异步清除)	(63)
162/40162	4 位十进制同步计数器 (同步清除)	(63)
163/40163	4 位二进制同步计数器 (同步清除)	(63)
164	8 位移位寄存器 (串行输入、并行输出、异步清除)	(26)
166	8 位移位寄存器 (并 / 串行输入, 串行输出)	(64)
168	4 位十进制加 / 减同步计数器	(65)
169	4 位二进制加 / 减同步计数器	(65)
171	四 D 触发器 (有清除)	(66)
173	4 位 D 型寄存器 (3S)	(67)
175	四上升沿 D 型触发器 (互补输出、公共清除)	(68)
176	可预置十进制 / 二、五混合进制计数器	(27)
177	可预置二进制计数器	(27)
178	4 位通用移位寄存器	(28)
179	4 位通用移位寄存器 (直接清除、互补输出)	(69)
183	双进位保留全加器	(30)
190	4 位十进制同步加 / 减计数器	(70)
191	4 位二进制同步加 / 减计数器	(70)
192	4 位十进制同步加 / 减计数器 (有清除、双时钟)	(71)
193	4 位二进制同步加 / 减计数器 (有清除、双时钟)	(71)
194	4 位双向通用移位寄存器 (并行存取)	(72)
195	4 位移位寄存器 ($\overline{JK}$ 输入、并行存取)	(73)
196	可预置十进制 / 二、五混合进制计数器 / 锁存器	(28)
197	可预置二进制计数器 / 锁存器	(28)
221	双单稳态触发器	(53)
250	16 选 1 数据选择器 / 多路转换器 (3S)	(84)
251	8 选 1 数据选择器 / 多路转换器 (3S, 原、反码输出)	(60)
253	双 4 选 1 数据选择器 / 多路转换器 (3S)	(61)
257	四 2 选 1 数据选择器 / 多路转换器 (3S)	(62)
258	四 2 选 1 数据选择器 / 多路转换器 (3S, 反相)	(62)
266	四 2 输入异或非门 (OC) (OD)	(31)
280	9 位奇偶产生器 / 校验器	(32)
283	4 位二进制超前进位全加器	(74)





290	十进制计数器 ($\div 2$, $\div 5$)	(33)
347	BCD 一七段译码器 / 驱动器 (OC)	(42)
348	8 线—3 线优先编码器 (3S)	(59)
352	双 4 选 1 数据选择器 / 多路转换器 (反码输出)	(61)
353	双 4 选 1 数据选择器 / 多路转换器 (反码, 3S)	(61)
373	八 D 型锁存器 (3S, 公共控制)	(82)
374	八 D 型边沿触发器 (3S, 公共控制, 公共时钟)	(82)
386	四 2 输入异或门	(31)
390	双二-五-十进制计数器	(77)
422	可重触发单稳态多谐振荡器	(23)
423	双重触发单稳态多谐振荡器	(53)
445	BCD 一十进制译码器 / 驱动器 (OC)	(41)
447	BCD 一七段译码器 / 驱动器 (OC)	(42)
583	4 位 BCD 加法器	(75)
810	四 2 输入异或非门	(2)
811	四 2 输入异或非门 (OC)	(2)
1000	四 2 输入与非缓冲器 / 驱动器	(2)
1002	四 2 输入或非缓冲器	(3)
1003	四 2 输入与非缓冲门 (OC)	(2)
1004	六驱动器 (反码)	(4)
1005	六反相缓冲门 (OC)	(4)
1008	四 2 输入与缓冲器 / 驱动器	(2)
1010	三 3 输入与非缓冲门	(5)
1011	三 3 输入与缓冲门	(5)
1020	双 4 输入与非缓冲门	(6)
1032	四 2 输入或缓冲门	(2)
1034	六驱动器 (同相)	(4)
1035	六缓冲器 (OC)	(4)
1036	四 2 输入或非驱动器	(2)
CC4001	四 2 输入或非门	(31)
HC/CC4002	双 4 输入正或非门	(34)
4009	六缓冲器 / 变换器 (反相)	(79)
4010	六缓冲器 / 变换器 (同相)	(79)
CC4011	四 2 输入与非门	(31)
CC4012	双四输入与非门	(34)
CC4013	双上升沿 D 触发器	(35)
CC4023	三 3 输入与非门	(36)
CC4025	三 3 输入或非门	(36)













4027	双上升沿 JK 触发器	(81)
4030	四异或门	(31)
CC4047	非稳态 / 单稳态多谐振荡器	(37)
HC/CC4049	六反相器	(39)
4060	14 位同步二进制计数器和振荡器	(78)
4066	四双向开关	(38)
CC4069	六反相器	(4)
CC4070	四异或门	(31)
CC4071	四 2 输入或门	(31)
CC4072	双 4 输入或门	(34)
CC4073	三 3 输入与门	(36)
HC/CC4075	三 3 输入或门	(36)
CC4077	四异或非门	(31)
CC4081	四 2 输入与门	(31)
CC4082	双 4 输入与门	(34)
CC4093	四 2 输入与非门 (有施密特触发器)	(31)
HC/CC4511	BCD 一七段译码器 / 驱动器 (锁存输出)	(80)
4585	4 位数值比较器	(47)
54/74HC7001	四路正与门 (有施密特触发输入)	(2)
54/74HC7002	四路正或非门 (有施密特触发输入)	(2)
54/74HC7003	四路正与非门 (有施密特触发输入和开漏输出)	(2)
54/74HC7032	四路正或门 (有施密特触发输入)	(2)
54/74HC7266	四路 2 输入异或非门	(31)
40101	9 位奇偶校验器	(38)
CC40106	六反相器 (有施密特触发器)	(4)


二、部分常用数字集成电路的外引线功能图表














































三、部分常用数字集成电路的逻辑符号及功能表

逻辑门	74LS02	74LS03
74LS00 	74LS02 	74LS03 
74LS04 	74LS08 	74LS14 
74LS20 	74LS32 	74LS86 
74LS132 	74LS125 LV125, LVT125, ABT125 LVC125, 125, AHC125, AHCT125  AC125, ACT125, BCT125A LS125A, HC125, HCT125 	


锁存器、触发器

74LS74



输 入				输 出	
$\bar{S}_D$	$\bar{R}_D$	CP	D	Q	$\bar{Q}$
L	H	×	×	H	L
H	L	×	×	L	H
L	L	×	×	Φ	Φ
H	H	$\uparrow$	H	H	L
H	H	$\uparrow$	L	L	H
H	H	L	×	Q_0	$\bar{Q}_0$


74LS75



功能表

输 入		输 出	
D	C	Q	$\bar{Q}$
L	H	L	H
H	H	H	L
×	L	Q_0	$\bar{Q}_0$


74LS76



76, H76

输 入					输 出	
$\bar{S}_D$	$\bar{R}_D$	CP	J	K	Q	$\bar{Q}$
L	H	×	×	×	H	L
H	L	×	×	×	L	H
L	L	×	×	×	H^*	H^*
H	H	$\downarrow$	L	L	Q_0	$\bar{Q}_0$
H	H	$\downarrow$	H	L	H	L
H	H	$\downarrow$	L	H	L	H
H	H	$\downarrow$	H	H	触	发
H	H	H	×	×	Q_0	$\bar{Q}_0$

* 不稳定状态




LS76A, HC76, HCT76

输 入					输 出	
$\bar{S}_D$	$\bar{R}_D$	CP	J	K	Q	$\bar{Q}$
L	H	×	×	×	H	L
H	L	×	×	×	L	H
L	L	×	×	×	H^*	H^*
H	H	$\downarrow$	L	L	Q_0	$\bar{Q}_0$
H	H	$\downarrow$	H	L	H	L
H	H	$\downarrow$	L	H	L	H
H	H	$\downarrow$	H	H	触	发
H	H	H	×	×	Q_0	$\bar{Q}_0$




74LS112

功能表




输 入					输 出	
$\bar{S}_D$	$\bar{R}_D$	CP	J	K	Q	$\bar{Q}$
L	H	×	×	×	H	L
H	L	×	×	×	L	H
L	L	×	×	×	H^*	H^*
H	H	$\downarrow$	L	L	Q_0	$\bar{Q}_0$
H	H	$\downarrow$	H	L	H	L
H	H	$\downarrow$	L	H	L	H
H	H	$\downarrow$	H	H	触	发
H	H	H	×	×	Q_0	$\bar{Q}_0$

* 不稳定状态, 即当 $\bar{S}_D$ 、 $\bar{R}_D$ 回到高电平时, 这种状态不能保持



**编码器****74LS147**

输 入									输 出			
1	2	3	4	5	6	7	8	9	D	C	B	A
H	H	H	H	H	H	H	H	H	H	H	H	H
×	×	×	×	×	×	×	×	L	L	H	H	L
×	×	×	×	×	×	×	L	H	L	H	H	H
×	×	×	×	×	×	L	H	H	H	L	L	L
×	×	×	×	×	L	H	H	H	H	L	L	H
×	×	×	L	H	H	H	H	H	H	L	H	L
×	×	L	H	H	H	H	H	H	H	H	L	L
L	H	H	H	H	H	H	H	H	H	H	H	L

译码器**74LS138**


输 入						输 出							
G_1	$\overline{G}_{2A}$	$\overline{G}_{2B}$	C	B	A	Y_0	Y_1	Y_2	Y_3	Y_4	Y_5	Y_6	Y_7
×	H	×	×	×	×	H	H	H	H	H	H	H	H
×	×	H	×	×	×	H	H	H	H	H	H	H	H
L	×	×	×	×	×	H	H	H	H	H	H	H	H
H	L	L	L	L	L	L	H	H	H	H	H	H	H
H	L	L	L	L	H	L	H	H	H	H	H	H	H
H	L	L	L	H	L	L	H	H	L	H	H	H	H
H	L	L	L	H	H	L	L	H	H	L	H	H	H
H	L	L	H	L	L	L	H	H	H	L	H	H	H
H	L	L	H	L	H	L	H	H	H	H	L	H	H
H	L	L	H	H	L	L	H	H	H	H	H	L	H
H	L	L	H	H	H	L	L	H	H	H	H	H	L

74LS139




输入			输出			
$\overline{G}$	B	A	Y_0	Y_1	Y_2	Y_3
H	×	×	H	H	H	H
L	L	L	L	H	H	H
L	L	H	H	L	H	H
L	H	L	H	H	L	H
L	H	H	H	H	H	L
×	×	×	H	H	H	H

功能表

[illegible]

74LS151




AC、ACT及HC、HCT151有输出驱动级

輸 入				輸 出	
C	B	A	$\bar{G}$	Y	W
X	X	X	H	L	H
L	L	L	L	D ₀	$\bar{D}_0$
L	L	H	L	D ₁	$\bar{D}_1$
L	H	L	L	D ₂	$\bar{D}_2$
L	H	H	L	D ₃	$\bar{D}_3$
H	L	L	L	D ₄	$\bar{D}_4$
H	L	H	L	D ₅	$\bar{D}_5$
H	H	L	L	D ₆	$\bar{D}_6$
H	H	H	L	D ₇	$\bar{D}_7$


74LS153

输 入							输 出
B	A	C ₀	C ₁	C ₂	C ₃	$\bar{G}$	Y
×	×	×	×	×	×	H	L
L	L	L	×	×	×	L	L
L	L	H	×	×	×	L	H
L	H	×	L	×	×	L	L
L	H	×	H	×	×	L	H
H	L	×	×	L	×	L	L
H	L	×	×	H	×	L	H
H	H	×	×	×	L	L	L
H	H	×	×	×	H	L	H




74LS160

计数器



输 入					输 出
CP	$\bar{LD}$	$\bar{RD}$	EP	ET	Q
×	×	L	×	×	全“L”
↑	L	H	×	×	预置数据
↑	H	H	H	H	计数
×	H	H	L	×	保持
×	H	H	×	L	保持


74LS161



输 入					输 出
CP	$\bar{LD}$	$\bar{RD}$	EP	ET	Q
×	×	L	×	×	全“L”
↑	L	H	×	×	预置数据
↑	H	H	H	H	计数
×	H	H	L	×	保持
×	H	H	×	L	保持

74LS162

S162, AS162, LS162A,
ALS162A, F162, HC162,
40162, HCT162, AC162, ACT162



功能表

输 入					输 出
CP	$\bar{LD}$	$\bar{RD}$	EP	ET	Q
↑	×	L	×	×	全“L”
↑	L	H	×	×	预置数据
↑	H	H	H	H	计数
×	H	H	L	×	保持
×	H	H	×	L	保持

S163, LS163A, AS163, ALS163A
F163, HC163, 40163, HCT163,
AC163, ACT163, FCT163, FCT2163

74LS163

163

CTR DIV16
5CT=0

功能表

输 入					输 出
CP	LD	R _D	EP	ET	Q
↑	×	L	×	×	全“L”
↑	L	H	×	×	预置数据
↑	H	H	H	H	计数
×	H	H	L	×	保持
×	H	H	×	L	保持

BCD 计数时序
(每个计数器)
(见注 A)

计数	输 出			
	Q _D	Q _C	Q _B	Q _A
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H

二-五混合进制(5-2)
(每个计数器)
(见注 B)

计数	输 出			
	Q _A	Q _D	Q _C	Q _B
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	H	L	L	L
6	H	L	L	H
7	H	L	H	L
8	H	L	H	H
9	H	H	L	L

74LS390


注: A. 对于 BCD 计数, 输出 Q_A 连到输入 CP_B;
B. 对于二-五混合计数, 输出 Q_D 连到输入 CP_A。

移位寄存器

74LS194



输 入										输 出			
R _D	S ₁	S ₀	CP	D _{SL}	D _{SR}	A	B	C	D	Q _A	Q _B	Q _C	Q _D
L	×	×	×	×	×	×	×	×	×	L	L	L	L
H	×	×	L	×	×	×	×	×	×	Q _{A0}	Q _{B0}	Q _{C0}	Q _{D0}
H	H	H	↑	×	×	a	b	c	d	a	b	c	d
H	L	H	↑	×	H	×	×	×	×	H	Q _{An}	Q _{Bn}	Q _{Cn}
H	L	H	↑	×	L	×	×	×	×	L	Q _{An}	Q _{Bn}	Q _{Cn}
H	H	L	↑	H	×	×	×	×	×	Q _{Bn}	Q _{Cn}	Q _{Dn}	H
H	H	L	↑	L	×	×	×	×	×	Q _{Bn}	Q _{Cn}	Q _{Dn}	L
H	L	L	×	×	×	×	×	×	×	Q _{An}	Q _{Bn}	Q _{Cn}	Q _{D0}

74LS195



功能表


输 入					输 出					
$\overline{R}_D$	SH/ $\overline{LD}$	CP	J	$\overline{K}$	A B C D	Q_A	Q_B	Q_C	Q_D	$\overline{Q}_D$
L	×	×	×	×	×	L	L	L	L	H
H	L	↑	×	×	a b c d	a	b	c	d	$\overline{d}$
H	H	L	×	×	×	Q_{A0}	Q_{B0}	Q_{C0}	Q_{D0}	$\overline{Q}_{D0}$
H	H	↑	L	H	×	Q_{A0}	Q_{A0}	Q_{Bn}	Q_{Cn}	$\overline{Q}_{Cn}$
H	H	↑	L	L	×	L	Q_{An}	Q_{Bn}	Q_{Cn}	$\overline{Q}_{Cn}$
H	H	↑	H	H	×	H	Q_{An}	Q_{Bn}	Q_{Cn}	$\overline{Q}_{Cn}$
H	H	↑	H	L	×	$\overline{Q}_{An}$	Q_{An}	Q_{Bn}	Q_{Cn}	$\overline{Q}_{Cn}$



74LS123

单稳态触发器

输 入			输 出	
$\overline{R}_D$	A	B	Q	$\overline{Q}$
L	X	X	L	H
X	H	X	L	H
X	X	L	L	H
H	L	$\uparrow$	$\neg$	$\neg$
H	$\downarrow$	H	$\neg$	$\neg$
$\uparrow$	L	H	$\neg$	$\neg$





74LS221

输 入			输 出	
$\overline{R}_D$	A	B	Q	$\overline{Q}$
L	X	X	L	H
X	H	X	L	H
X	X	L	L	H
H	L	$\uparrow$	$\neg$	$\neg$
H	$\downarrow$	H	$\neg$	$\neg$
$\uparrow$	L	H	$\neg$	$\neg$

比较器

74LS85



功能表

比较输入				级联输入			输出		
P_3, Q_3	P_2, Q_2	P_1, Q_1	P_0, Q_0	$P > Q$	$P < Q$	$P = Q$	$P > Q$	$P < Q$	$P = Q$
$P_3 > Q_3$	×	×	×	×	×	×	H	L	L
$P_3 < Q_3$	×	×	×	×	×	×	L	H	L
$P_3 = Q_3$	$P_2 > Q_2$	×	×	×	×	×	H	L	L
$P_3 = Q_3$	$P_2 < Q_2$	×	×	×	×	×	L	H	L
$P_3 = Q_3$	$P_2 = Q_2$	$P_1 > Q_1$	×	×	×	×	H	L	L
$P_3 = Q_3$	$P_2 = Q_2$	$P_1 < Q_1$	×	×	×	×	L	H	L
$P_3 = Q_3$	$P_2 = Q_2$	$P_1 = Q_1$	$P_0 > Q_0$	×	×	×	H	L	L
$P_3 = Q_3$	$P_2 = Q_2$	$P_1 = Q_1$	$P_0 < Q_0$	×	×	×	L	H	L
$P_3 = Q_3$	$P_2 = Q_2$	$P_1 = Q_1$	$P_0 = Q_0$	H	L	L	H	L	L
$P_3 = Q_3$	$P_2 = Q_2$	$P_1 = Q_1$	$P_0 = Q_0$	L	H	L	L	H	L
$P_3 = Q_3$	$P_2 = Q_2$	$P_1 = Q_1$	$P_0 = Q_0$	L	L	H	L	L	H

85,LS85,S85,F85,HC85,HCT85

$P_3 = Q_3$	$P_2 = Q_2$	$P_1 = Q_1$	$P_0 = Q_0$	×	×	H	L	L	H
$P_3 = Q_3$	$P_2 = Q_2$	$P_1 = Q_1$	$P_0 = Q_0$	H	H	L	L	L	L
$P_3 = Q_3$	$P_2 = Q_2$	$P_1 = Q_1$	$P_0 = Q_0$	L	L	L	H	H	L


L85

$P_3 = Q_3$	$P_2 = Q_2$	$P_1 = Q_1$	$P_0 = Q_0$	L	H	L	L	H	H
$P_3 = Q_3$	$P_2 = Q_2$	$P_1 = Q_1$	$P_0 = Q_0$	H	L	H	H	L	H
$P_3 = Q_3$	$P_2 = Q_2$	$P_1 = Q_1$	$P_0 = Q_0$	H	H	H	H	H	H
$P_3 = Q_3$	$P_2 = Q_2$	$P_1 = Q_1$	$P_0 = Q_0$	H	H	L	H	H	L
$P_3 = Q_3$	$P_2 = Q_2$	$P_1 = Q_1$	$P_0 = Q_0$	L	L	L	L	L	L

H=高电平,L=低电平,×=不定。

全加器


74LS83



功能表

	输 入								输 出					
	C ₀	A ₁	A ₂	A ₃	A ₄	B ₁	B ₂	B ₃	B ₄	Σ ₁	Σ ₂	Σ ₃	Σ ₄	C ₄
逻辑电平	L	L	H	L	H	H	L	L	H	H	H	L	L	H
H (有效)	0	0	1	0	1	1	0	0	1	1	1	0	0	1
L	1	1	0	1	0	0	1	1	0	0	0	1	1	0

74LS283



功能表

输 入			输 出	
A	B	C ₀	Σ	C ₄
L	L	L	L	L
L	L	H	H	L
L	H	L	H	L
L	H	H	L	H
H	L	L	L	L
H	L	H	L	H
H	H	L	L	H
H	H	H	H	H