

本科实验报告

实验设计报告

课程名称: 数字系统设计实验

姓 名: 周灿松

学院: 信息与电子工程学院

系:

专业:信息工程

学 号: 3190105055

指导老师: 屈民军、唐奕

浙江大学实验报告

专业:信息工程姓名:周灿松学号:3190105055日期:2021 年 6 月 21 日地点:东 4-223

课程名称:	数字系统设计实验	指导老师:	屈民军、唐奕	成绩:
实验名称:	实验设计报告	实验类型:	设计实验	同组学生姓名:

一、 实验目的和要求

1. 实验目的

- (1) 掌握音符产生的方法,了解 DDS 技术的应用
- (2) 了解音频编解码的应用
- (3) 掌握系统"自顶向下"的数字系统设计方法

2. 实验要求

设计出一个能够播放四首乐曲的音乐播放器,满足如下两个要求:

- (1) 设置 play/pause_button、next_button、reset 三个按键.play/pause_button 按键实现乐曲在暂停与播放之间切换,按下 next button 可以播放下一首乐曲;
- (2) 设置 3 个 LED 灯, LED0 显示目前的播放状态 (亮为播放, 灭为暂停), LED1 和 LED2 显示目前乐曲号

二、 实验内容和原理

1. 主控制器模块

1.1 设计说明

主控制器模块主要作用为响应用户按键信息、控制系统播放两大任务,算法流程图和书上类似,此处不表。

1.2 主控制器代码

Listing 1: 主控制器模块代码

```
1 //主控制器
module mcu (
3 input clk , reset , play_pause , next , song_done,
output reg play,reset_play,
```

```
output [1:0] song
   );
7
       reg NextSong;
       //状态编码
9
       parameter RESET = 0 , PAUSE = 1 , PLAY = 2 , NEXT = 3;
11
       reg [1:0] state , nextstate;
       //时序逻辑,控制状态切换
13
       always @(posedge clk) begin
           if(reset) state = RESET;
15
           else state = nextstate;
       end
17
19
       //组合部分:控制次态以及控制器部分输出
       always @(*) begin
21
           //初始状态
           play = 0 ; NextSong = 0 ; reset_play = 1;
23
           case(state)
               RESET: begin
25
                   play = 0 ; NextSong = 0 ; reset_play = 1;
                   nextstate = PAUSE;
27
               end
               PAUSE:begin
29
                   play = 0 ; NextSong = 0 ; reset_play = 0;
                   if(play_pause)begin
31
                       nextstate = PLAY;
                   end
33
                   else if(next)begin
                       nextstate = NEXT;
35
                   end
                   else nextstate = PAUSE;
37
               end
               PLAY:begin
39
                   play = 1 ; NextSong = 0 ; reset_play = 0;
                   if(play_pause) nextstate = PAUSE;
41
                   else if(next) nextstate = NEXT;
                   else if(song_done) nextstate = RESET;
43
                   else nextstate = PLAY;
               end
45
               NEXT:begin
                   play = 0 ; NextSong = 1 ; reset_play = 1;
47
```

```
nextstate = PLAY;

end
endcase

end

//实例化两位二进制计数器得到song
counter_n #(.n(4) , .counter_bits(2)) counter(.en(NextSong) , .r(reset ) , .clk(clk) , .q(song) , .co());

endmodule
```

2. song_reader 模块

2.1 设计说明

song reader 模块任务如下:

- (1) 根据 mcu 模块的要求, 选择播放乐曲。
- (2) 响应 note_player 模块请求, 从 song_rom 中逐个取出音符 note, duration 送给 note_player 模块播放
- (3) 判断乐曲是否播放完毕, 若播放完毕, 则回复 mcu 模块应答信号。

我们采用了书上给出的电路结构实现了上述功能,其中 song_rom 模块是一个只读存储器,用于存放乐曲;地址计数器计算播放的音符数,它的进位输出作为;结束判断模块利用地址计数器进位输出和从 song_rom 中取出的 duration 判断是否输出 song_done 信号。

2.2 结束判断模块设计

结束判断模块采用了老师建议的状态机方法实现:

一、地址计数器进位输出 co 作为 reset 信号, duration 单独输入, 共四个状态实现, 代码如下:

Listing 2: 判断结束模块一

```
//判断乐曲是否播放结束模块

module is_over (
    input [5:0] duration ,
    input reset , clk ,
    output reg done

b);
    parameter RESET = 0 , PAUSE = 1 , PLAY = 2 , OUT = 3;
    reg [1:0] state=0 , nextstate;

always @(posedge clk) begin
    if(reset) state = RESET;
    else state = nextstate;
```

```
end
14
        always @(*) begin
            done = 0;
16
            case (state)
                RESET: begin
18
                     done = 1;
                     nextstate = PAUSE;
20
                end
                PAUSE: begin
22
                     done = 0;
24
                     if(duration)begin
                         nextstate = PLAY;
26
                     end
                     else nextstate = PAUSE;
28
                end
                PLAY:begin
                     done = 0;
30
                     if(duration) nextstate = PLAY;
32
                     else nextstate = OUT;
                end
                OUT:begin
34
                     done = 1;
36
                     nextstate = PAUSE;
                end
            endcase
38
       end
   endmodule
```

二、听了老师的讲解之后,意识到将两个信号按"duration $==0 \mid\mid$ co" 进行输入状态机会更加简单,如是将代码简化至如下:

Listing 3: 判断结束模块二

```
//判断乐曲是否播放结束模块

module is_over (
    input [5:0] duration ,
    input reset , clk ,
    output reg done

6 );
    parameter RESET = 0 , PAUSE = 1 , PLAY = 2 , OUT = 3;
    reg [1:0] state=0 , nextstate;

always @(posedge clk) begin
```

```
if(reset) state = RESET;
            else state = nextstate;
12
       end
14
       always @(*) begin
            done = 0;
16
            case (state)
                RESET: begin
18
                     done = 1;
                     nextstate = PAUSE;
20
                end
22
                PAUSE:begin
                     done = 0;
                     if(duration)begin
24
                         nextstate = PLAY;
26
                     end
                     else nextstate = PAUSE;
                end
28
                PLAY: begin
30
                     done = 0;
                     if(duration) nextstate = PLAY;
                     else nextstate = OUT;
32
                end
34
                OUT:begin
                     done = 1;
                     nextstate = PAUSE;
36
                end
38
            endcase
       end
   endmodule
40
```

2.3 song_reader 模块代码

Listing 4: song reader 模块

```
module song_reader (
input clk,reset,play,note_done,
input [1:0] song,
output reg new_note,
output song_done,
output [5:0] note , duration
);
8
//状态编码
```

```
parameter RESET = 0 , NEW_NOTE = 1 , WAIT = 2 , NEXT_NOTE = 3;
           reg [1:0] state , nextstate;
10
           wire [4:0] lowaddr;//song_rom的低五位地址
12
           wire judge;//歌曲结束标志一
14
           //控制器时序部分
16
           always @(posedge clk) begin
               if(reset) state = RESET;
               else state = nextstate;
18
           end
20
           //控制器组合部分
           always @(*) begin
22
               //默认输出
24
               new_note = 0;
               case (state)
                   RESET: begin
26
                       new_note = 0;
28
                       if(play) nextstate = NEW_NOTE;
                       else nextstate = RESET;
                   end
30
                   NEW_NOTE:begin
                       new_note = 1;
32
                       nextstate = WAIT;
                   end
34
                   WAIT:begin
36
                       new note = 0;
                       if(play == 0) nextstate = RESET;
                       else if(note done) nextstate = NEXT NOTE;
38
                       else nextstate = WAIT;
40
                   end
                   NEXT_NOTE:begin
                       new_note = 0;
42
                       nextstate = NEW_NOTE;
                   end
44
               endcase
           end
46
           //实例化地址计数器
48
           counter_n #(.n(32) , .counter_bits(5)) addrCounter(.clk(clk) , .r(
              reset) , .en(note_done) , .q(lowaddr) , .co(judge));
```

```
//实例化song_rom,取出音符
song_rom song_rom(.clk(clk),.dout({note,duration}),.addr({song ,lowaddr}));

//实例化判断模块
over is_over(.signal((duration==0)||co),.reset(reset),.clk(clk ),.done(song_done));

endmodule
```

3. note_player 模块

3.1 设计说明

音符播放模块 note_player 是本实验的核心模块, 它主要任务包括以下几方面。

- (1) 从 song reader 模块接收需播放的音符 note, duration
- (2) 根据 note 值找出 DDS 的相位增量 k
- (3) 以 48kHz 速率从 Sine_rom 取出正弦样品送给音频编解码器接口模块
- (4) 当一个音符播放完成,向 song_reader 模块索取新的音符

进一步划分模块可将 note_player 划分为一下各个模块: 作为控制单元的控制器、记录音符标记 note 和 DD 模块相位增量 k 查找表关系的 FreqROM、DDS 模块、音符节拍计时器。

下面给出 DDS 模块、节拍计时器、note_player 代码

3.2 代码

Listing 5: DDS 模块

```
1 module dds (
      K , clk , reset ,sampling_pulse , sample , new_sample_ready
3
  );
      input [21:0] K;
      input clk , reset , sampling_pulse;
5
      output [15:0] sample;
7
      output new sample ready;
9
      wire [21:0] temp ;//作为加法器输出
      wire [21:0] raw_addr; //待处理地址
      wire [9:0] rom addr; //ROM地址
11
      wire area;//区域
      wire [15:0] raw_data;//原始数据
13
      wire [15:0] data; // 处理后的数据
```

```
15
       //实例化加法器
       adder n #(.n(22)) adder(.adder1(K) , .adder2(raw addr) , .result(temp)
17
          , .co());
      //实例化D型寄存器
19
       dffre #(.n(22)) D1(.d(temp) , .en(sampling_pulse) , .r(reset) , .clk(
         clk) , .q(raw_addr));
21
      //处理地址
      //rom addr应该可以不指定位数
23
       assign rom_addr = raw_addr[20]?((raw_addr[20:10]==1024)?1023:(~
         raw_addr[19:10]+1)):raw_addr[19:10];
25
      //实例化D触发器得到area
27
       dffre #(.n(1)) D2(.d(raw_addr[21]) , .en(1) , .r(0) , .clk(clk) , .q(
         area));
      //取出原始数据
29
      sine_rom rom(.clk(clk) , .addr(rom_addr) , .dout(raw_data));
31
      //处理原始数据
33
      assign data = area?(~raw_data+1):raw_data;
      //实例化D寄存器得到取样值sample
35
      dffre #(.n(16)) D3(.d(data) , .en(sampling_pulse) , .r(0) , .clk(clk)
         , .q(sample));
37
      //实例化D触发器得到new sample ready信号
       dffre \#(.n(1)) D4(.d(sampling_pulse), .en(1), .r(0), .clk(clk), .q
39
         (new_sample_ready));
41 endmodule
```

Listing 6: 节拍计时器

```
module timer (
    r, en, clk, done, n

);
parameter counter_bits = 6;
input [counter_bits-1:0] n;
input r, en, clk;
output done;
```

```
reg [counter_bits:1]q;
9 assign done = en && (q==n-1);
   always @(posedge clk) begin
11
       if(r) q = 0;
       else begin
            if(en)
13
                begin
15
                    if(q==n-1) q=0;
                    else q = 1+q;
17
                end
            else begin
19
                q=q;
            end
       end
21
   end
   endmodule
```

Listing 7: note_player 模块

```
1 module note_player (
       input clk , reset , play_enable ,
3
       input [5:0] note_to_load,duration_to_load,
       input load_new_note,sampling_pulse,beat,
5
       output reg note_done,
       output [15:0] sample,
       output sample_ready);
7
       //状态编码
       parameter RESET = 0 , WAIT = 1 , DONE = 2 , LOAD = 3;
9
       reg [1:0] state , nextstate;
11
       reg timer_clear , load;
       wire timer done;
13
       wire [5:0] addr;
15
       wire [19:0] klow;
       always @(posedge clk) begin
17
           if(reset) state = RESET;
19
           else state = nextstate;
       end
21
       always @(*) begin
           //默认状态
23
           timer_clear = 1 ; load = 0 ; note_done = 0;
```

```
25
           case (state)
               RESET: begin
27
                   timer_clear = 1 ; load = 0 ; note_done = 0;
                   nextstate = WAIT;
29
               end
               WAIT:begin
31
                   timer_clear = 0 ; load = 0 ; note_done = 0;
                   if(play_enable == 0) nextstate = RESET;
33
                   else if(timer done) nextstate = DONE;
                   else if(load_new_note) nextstate = LOAD;
35
                   else nextstate = WAIT;
37
               end
               DONE: begin
                   timer_clear = 1 ; load = 0 ; note_done = 1;
39
                   nextstate = WAIT;
               end
41
               LOAD: begin
                   timer_clear = 1 ; load = 1 ; note_done = 0;
43
                   nextstate = WAIT;
               end
45
           endcase
       end
47
       //实例化音符节拍定时器
49
       timer #(.counter_bits(6)) timer1(.clk(clk) , .en(beat) , .r(
          timer_clear) , .done(timer_done) , .n(duration_to_load));
51
       //实例一个D寄存器
       dffre #(.n(6)) D(.d(note_to_load) , .en(load) , .r(~play_enable||reset
53
          ) , .clk(clk) , .q(addr));
       //实例化FreqROM
55
       frequency_rom FreqROM(.clk(clk) , .dout(klow) , .addr(addr));
57
       // 实 例 化 DDS
       dds DDS(.K({2'b00,klow}) , .clk(clk) , .reset(~play_enable||reset) , .
59
          sampling_pulse(sampling_pulse) , .sample(sample) , .
          new_sample_ready(sample_ready));
61 endmodule
```

4. 同步化电路

实验名称:实验设计报告

4.1 设计说明

因为音频解码接口模块和其他模块采用了不同的时钟,我们需要将二者进行同步化

4.2 代码

Listing 8: 同步化电路

三、 主要仪器设备

- (1) 装有 Vivado 和 ModelSim SE 软件的计算机。
- (2) Nexys Video Artix-7 FPGA 多媒体音视频智能互联开发系统。
- (3) 有源音箱或耳机。

四、 操作方法和实验步骤

- (1) 按照书中提供的框图,将音乐播放器次项层划分为一下几个模块:主控制器、乐曲读取、音符播放、同步化电路以及节拍基准产生器
- (2) 参考实验 15 的资料, 学习 DDS 技术相关知识, 编写 DDS 模块并进行仿真
- (3) 根据书上的指导,依次编写剩下模块并进行仿真验证,测试其是否符合要求
- (4) 编写次顶层模块,并在其中设置参数 sim 方便仿真
- (5) 新建 Vivado 工程,生成符合要求的 DCM 模块,将自己编写的模块以及老师提供的网表文件及接口文件加入工程。对工程进行综合、约束、实现,并下载到开发板中进行验证