

本科实验报告

Cache Controller

课程名称: 计算机组成与设计

姓 名: 周灿松

学院: 信息与电子工程学院

系:

专业: 信息工程

学 号: 3190105055

指导老师: 刘鹏

目录

_	有限状态机设计	3
	L. 状态编码设计	3
	2. 状态转换表	4
	3. FSM 图	4
_	电路设计	5
Ξ	Verilog 实现	5
	L. 信号含义详细阐释	5
	2. Verilog 代码	6
	3. 测试样例	6
	1. 测试结果	6
四	心得体会	6
五	附录	6
	l. cache 代码	6
	D. 测试代码	8

一 有限状态机设计

1. 状态编码设计

如图 1所示,我参考教材 5.9 节设计了一共四个状态,分别是:空闲状态 IDLE, Tag 位比较状态 CompareTag,写回状态 WriteBack 以及分配状态 Allocate,各个状态作用如下

- (1) IDLE: 等待来自 CPU 的控制信号 ld 以及 st, 当这两个信号有效时, 转移到 CompareTag 状态。
- (2) CompareTag: 比较来自 Cache 的对应 Block 的 Tag 位与来自 CPU 的地址 Addr 的 [31:11] 位,同时根据对应 Block 的 Valid 与 Dirty 位判断是 Hit 或者 Miss,以及转移到对应的状态。
- (3) WriteBack: 在此状态将 Cache 中的 Block 写回 L2 Cache 中,当接收到来自 L2 的写回完成信号 write done 后,写回完成,状态转移到 Allocate。
- (4) Allocate: 此状态用于在 L1 Cache miss 时将 L2 Cache 中的值加载到 L1 Cache 中,当得到写入完成信号 l2_ack 后,说明写入完成,状态切换到 CompareTag。




图 1: state diagram

各个状态的状态编码如表 1所示

状态编码							
IDLE	00						
CompareTag	01						
WriteBack	10						
Allocate	11						

表 1: 状态编码

2. 状态转换表

状态转移表如表 2所示,'-'表示在当前状态转移情况下不关心该信号。

state	ld	\mathbf{st}	tag==addr[31:11]	dirty	valid	l2_ack	write_done	nextstate
	0	0	_	_	_	_	_	IDLE
IDLE	0	1	_	_	_	_	_	CompareTag
IDLE	1	0	_	_	_	_	_	
	1	1	_	_	_	_	_	
	_	_	_	0	0	_	_	Allocate
CompareTag	_	_	_	1	0	_	_	WriteBack
	_	_	_	_	1	_	_	IDLE
WriteBack	_	_	_	_	_	_	1	Allocate
WITTEDack	_	_	_	_	_	_	0	WriteBack
Allocate	_	_	_	_	-	1	_	CompareTag
Anocate	_	_	_	_	_	0	_	Allocate

表 2: 状态转移表

3. FSM 图

FSM 图如图 2所示。




图 2: FSM 图

二 电路设计

我通过 Vivado 软件进行了电路设计, 电路图如图 3所示。




图 3: 电路图

三 Verilog 实现

1. 信号含义详细阐释

(1) clk: 时钟信号

(2) reset: 重置信号

(3) ld: 数据由 L1 加载到 CPU

(4) st: 数据由 CPU 写入 L1

(5) addr: 数据所在地址

(6) valid:L1 的有效位

(7) dirty:L1 的脏位

(8) tag_loaded:L1 对应位置的 Tag

(9) 12_ack: 数据是否完成从 L2 写入 L1 的过程

(10) write_done: 数据是否完成从 L1 写回 buffer 的过程

(11) hit:hit 信号

(12) miss:miss 信号

- (13) load_ready:L1 数据是否准备就绪
- (14) write_l1: 使能 L1 的写入功能
- (15) read_l2: 发向 L2 的 load 指令
- (16) write_l2: 使能 L1 写回 buffer

2. Verilog 代码

Cache 控制器的代码 Listing 1所示。

3. 测试样例

所用测试代码如 Listing 2所示。

4. 测试结果

Cache Controller 测试结果如图 4所示,各个控制信号正确,功能能够正常实现




图 4: 测试结果

四 心得体会

通过本次实验,我对 Cache 的整个控制机制有了一个更加具体的理解,同时也补足了自己在学习 Cache 相关内容时所遗漏的知识点。

除此之外,这次实验也是我第一次编写 testbench 文件,对于 Verilog 语言的测试方式有了一个更加透彻的掌握。

五 附录

1. cache 代码

Listing 1: Cache 控制器代码

```
1 module cache_controller (
       input clk,reset,
3
       input ld , st,
       input [31:0] addr,
       input valid , dirty,
5
       input [20:0] tag_loaded,
       input 12_ack, write_done,
7
       output reg hit, miss,
       output reg load_ready , write_l1,
9
       output reg write_12 , read_12,
       output state
11
   );
       parameter IDLE = 0 , CompareTag = 1 , WriteBack = 2 , Allocate = 3;
13
       reg [1:0] state , nextstate;
15
       always @(posedge clk) begin
           if(reset) state = IDLE;
17
           else state = nextstate;
19
       end
21
       always @(*) begin
           hit = 0; miss = 0;
           load_ready = 0 ; write_l1 = 0;
23
           write_12 = 0 ;read_12 = 0;
           case (state)
25
               IDLE : begin
                   if(ld || st) begin
27
                       nextstate = CompareTag;
                   end
29
                   else nextstate = IDLE;
               end
31
               CompareTag : begin
33
                   if(!(valid && tag_loaded == addr[31:11]))begin
                       miss = 1;
35
                       if(dirty)begin
```

```
nextstate = WriteBack;
37
                        end
                        else begin
39
                             nextstate = Allocate;
41
                        end
                    end
                    else begin
43
                        if(st)begin
                             hit = 1;
45
                             load_ready = 1 ; write_l1 = 1;
                        end
47
                        else begin
                             hit = 1 ; miss = 0;
49
                             load_ready = 1;write_l1 = 0;
                             write_12 = 0; read_12 = 0;
51
                        end
                        nextstate = IDLE;
53
                    end
                end
55
                WriteBack : begin
57
                    write_12 = 1;
                    if(write_done)begin
59
                        nextstate = Allocate;
                    end
61
                    else begin
                        nextstate = WriteBack;
63
                    end
                end
65
                Allocate : begin
67
                    if(12_ack)begin
                        read_12=1;
69
                        nextstate = CompareTag;
                    end
71
                    else begin
                        nextstate = Allocate;
73
                    end
                end
75
           endcase
       end
77
   endmodule
```

2. 测试代码

Listing 2: Cache 控制器测试文件

```
`timescale 1ns / 1ps
2
   module testbench;
       parameter delay = 100;
4
       //inputs
       reg clk,reset;
6
       reg ld , st;
8
       reg [31:0] addr;
       reg valid , dirty;
10
       reg [20:0] tag_loaded;
       reg 12_ack;
       reg write_done;
12
14
       //outputs
       wire hit , miss;
       wire load_ready , write_l1;
16
       wire write_12 , read_12;
       wire [1:0]state;
18
       //instantiation of the cache controller
20
       cache_controller cache(
            .clk(clk),
22
           .reset(reset),
            .ld(ld),
24
            .st(st),
            .addr(addr),
26
            .valid(valid),
            .dirty(dirty),
28
            .tag_loaded(tag_loaded),
            .12_ack(12_ack),
30
            .hit(hit),
            .miss(miss),
32
            .load_ready(load_ready),
            .write_l1(write_l1),
34
            .write_12(write_12),
            .read_12(read_12),
36
            .write_done(write_done),
            .state(state)
38
```

```
);
40
       //set the free running clock
       initial begin
42
           clk = 1;
           forever begin
44
                \#(\text{delay/2}) \text{ clk} = \neg \text{clk};
           end
46
       end
48
       //set up the reset signal
       initial begin
50
           reset = 1;
           #(delay*2) reset = 0;
52
       end
54
       initial begin
           //initial input
56
           ld = 0;
58
           st = 0;
           addr = 32'b0000 0000 0000 0000 0000 0000 0000;
           tag_loaded = 21'b0000_0000_0000_0000_00;
60
           valid = 0;
62
           dirty = 0;
           12_ack = 0;
64
           write_done = 0;
66
           //read hit
           #(delay*2)
68
                ld = 1 ; st = 0;
                addr = 32'b0000_0000_0000_0101_1000_0000_0000;
70
                tag_loaded = 21'b0000_0000_0000_0000_0101_1;
                valid = 1;
72
           //wait for next instruction
           #delay
74
                1d = 0; st = 0;
           //write hit
76
           #delay
                1d = 0; st = 1;
78
           //wait for next instruction
           #delay
80
                1d = 0; st = 0;
```

```
82
            //read compulsory miss
            #(delay)
84
                1d = 1 ; st = 0;
                valid = 0;
86
            //wait for the 12_ack
            #(delay*3)
88
                12_ack = 1;
                valid = 1;
90
            //wait for next instruction
            #delay
92
                1d = 0; st = 0;
94
            //write compulsory miss
            #(delay)
96
                1d = 0; st = 1;
                valid = 0;
98
                12_ack = 0;
            //wait for the 12_ack
100
            #(delay*4)
                12 \ ack = 1;
102
                valid = 1;
            //wait for next instruction
104
            #delay
106
                1d = 0; st = 0;
                12_ack = 0;
108
            //conflict miss with dirty=0
            #(delay)
110
                ld = 1 ; st = 0;
                tag_loaded = 21'b0000_0000_0000_0000_0101_0;
112
                valid = 1;
            //wait for the 12_ack
114
            #(delay*3)
                12_ack = 1;
116
                tag_loaded = 21'b0000_0000_0000_0000_0101_1;
            #delay
118
                1d = 0; st = 0;
                12_ack=0;
120
            //conflict miss with dirty=1
122
            #(delay)
                1d = 0; st = 1;
124
```

```
tag_loaded = 21'b0000_0000_0000_0000_0101_0;
                dirty = 1;
126
            //wait for the write_done signal
            #(delay)
128
                write_done = 1;
            #(delay*3)
130
                write_done = 0;
                12_ack = 1;
132
                tag_loaded = 21'b0000_0000_0000_0000_0101_1;
            #(delay*2)
134
                1d = 0 ; st = 0;
                12_ack=0;
136
            #(delay*3)
138
                $stop;
140
            end
142
144 endmodule
```