

Laboratório Digital I - PCS3635

Planejamento da Experiência 3:

Desenvolvendo um Fluxo de Dados

Marco Aurélio C. O. Prado - NUSP 11257605 Victor Hoefling Padula - NUSP 10770051 Turma 04 - Bancada A1

São Paulo - SP 20/01/2021

1) Objetivo

Os objetivos da aula consistem em aprender sobre:

- Projeto de circuitos usando descrição estrutural VHDL;
- Uso de um módulo de memória;
- Interface com display de 7 segmentos;
- Documentação de projetos (planejamento e relatório);
- Estudo de um fluxo de dados de um circuito digital.

2) Estudo da descrição VHDL fornecida

2.1) Descrição VHDL comentada -- Arguivo : ram 16x4.vhd -- Projeto : Experiencia 03 - Desenvolvendo o Fluxo de Dados -- Descrição : módulo de memória RAM 16x4 sinais we e ce ativos em baixo codigo ADAPTADO do código encontrado no livro VHDL Descricao e Sintese de Circuitos Digitais Roberto D'Amore, LTC Editora. -- Revisoes : Data Versao Autor Descricao 08/01/2020 1.0 Edson Midorikawa criacao library ieee; use ieee.std logic 1164.all; use ieee.numeric std.all; entity ram 16x4 is -- declaracao da entidade port (-- entradas endereco : in std logic vector(3 downto 0); dado entrada: in std logic vector(3 downto 0); we : in std logic; : in std_logic; dado saida : out std logic vector(3 downto 0) -- saida); end entity ram 16x4;

architecture ram1 of ram_16x4 is -- inicio da arquitetura da memoria

```
type arranjo memoria is array(0 to 15) of std logic vector(3 downto 0);
 -- array de 16 posicoes de vetores de 4 bits
 signal memoria: arranjo memoria;
 attribute ram init file: string;
 attribute ram init file of memoria: signal is "ram conteudo inicial.mif";
 -- arquivo mif de inicialização da memoria
begin
 process(ce, we, endereco, memoria) -- process que define o funcionamento
da memoria
 begin
      if ce = '0' then -- dado armazenado na subida de "we" com "ce=0"
      if rising edge(we)
      then memoria(to integer(unsigned(endereco))) <= dado entrada; --
escrita de "dado_entrada" na posicao de memoria "endereco"
      end if:
      end if:
      dado saida <= memoria(to integer(unsigned(endereco))); -- leitura do
dado armazenado na posicao de memoria "endereco"
end process;
end architecture ram1; -- fim da arquitetura
```

2.2) Perguntas a respeito do circuito fornecido

2.2.1) Mostre a sequência de sinais para um ciclo de leitura de memória.

```
endereco: endereço de memória que se deseja ler dado_entrada: x we: x ce: x
```

2.2.2) Mostre a sequência de sinais para um ciclo de escrita de memória.

```
endereco: endereço de memória onde se deseja escrever dado_entrada: dado a ser escrito we: 1
```

2.2.3) Explique o conteúdo de um arquivo MIF.

Um arquivo MIF(Memory Initialization File) tem como função inicializar a memória, ou seja, preenchê-la com valores prévios antes do circuito começar a funcionar.

Dentro deste arquivo, temos como parâmetros:

DEPTH = 4; -- A quantidade de palavras da memória WIDTH = 16; -- O tamanho de cada palavra da memória

ADDRESS_RADIX = UNS; -- A base do endereço

DATA RADIX = BIN; -- A base dos valores armazenados CONTENT -- Os valores a serem inseridos na memoria

2.2.4) Mostre o que deve ser modificado no código VHDL de ram_16x4.vhd para ampliar a capacidade da memória. Exemplifique para uma memória 32x8.

Na declaração da entidade, devemos modificar as seguintes linhas:

endereco : in std logic vector(5 downto 0); dado entrada: in std logic vector(7 downto 0);

Na arquitetura, devemos fazer as seguintes alterações: type arranjo memoria is array(0 to 31) of std logic vector(7

downto 0);

3) Elaboração do circuito "circuito_exp3_ativ1"

3.1) Descrição VHDL do circuito

-- Arguivo : contador 163.vhd

-- Projeto : Experiencia 01 - Primeiro Contato com VHDL

- -- Descrição : contador binario hexadecimal (modulo 16)
- -- similar ao CI 74163

- -- Revisoes :
- -- Data Versao Autor Descrição
- -- 29/12/2020 1.0 Edson Midorikawa criacao

library IEEE;

use IEEE.std logic 1164.all;

```
use IEEE.numeric std.all;
entity contador 163 is -- entidade principal
port (
clock : in std logic; -- sinais de entrada
clr: in std logic;
Id: in std logic;
ent : in std logic;
enp: in std logic;
D: in std logic vector (3 downto 0);
Q : out std logic vector (3 downto 0); -- sinais de saída
rco: out std logic
);
end contador 163;
architecture comportamental of contador 163 is -- declaração da arquitetura
signal IQ: integer range 0 to 15;
begin
process (clock,ent,IQ) -- inicio do process do circuito
begin
if clock'event and clock='1' then
-- as mudanças no circuito ocorrem com o clock em 1
if clr='0' then IQ <= 0;
-- caso o sinal clear seja 0, a contagem é reiniciada
elsif Id='0' then IQ <= to integer(unsigned(D));
-- caso o sinal load seja 0, a entrada D é carregada
elsif ent='1' and enp='1' then
-- ambos os sinais de controle precisam estar em 1
-- para que a contagem seja realizada
if IQ=15 then IQ \le 0;
-- caso cheque no final da contagem, volta p/ 0
else IQ \le IQ + 1;
-- caso contrário, soma-se 1 no contador
end if:
else IQ <= IQ;
-- caso um dos dois sinais de controle não esteja em nível
-- lógico alto, o contador permanece em seu estado atual
end if:
end if:
if IQ=15 and ent='1' then rco <= '1';
-- caso o contador tenha chegado no final, rco assume valor 1
else rco <= '0';
```

```
end if:
Q <= std logic vector(to unsigned(IQ, Q'length));
-- a saída Q recebe o valor do sinal utilizado para a contagem
end process; -- fim do process
end comportamental; -- fim da arquitetura
-- Arquivo : comparador 85.vhd
-- Projeto : Experiencia 02 - Um Fluxo de Dados Simples
_____
-- Descricao : comparador binario de 4 bits
           similar ao Cl 7485
          baseado em descricao criada por Edson Gomi (11/2017)
-- Revisoes :
    Data Versao Autor
                                     Descricao
-- 02/01/2021 1.0 Edson Midorikawa criacao
library ieee;
use ieee.std_logic_1164.all;
entity comparador 85 is -- declaração da entidade do comparador
 port ( -- entradas
  i A3: in std logic;
  i B3: in std logic;
  i A2 : in std logic;
  i_B2 : in std_logic;
  i A1 : in std logic;
  i B1 : in std logic;
  i A0 : in std logic;
  i B0 : in std logic;
  i AGTB: in std logic;
  i ALTB: in std logic;
  i AEQB: in std logic;
  -- saidas
  o AGTB: out std_logic;
```

```
o ALTB: out std logic;
  o AEQB : out std logic
 );
end entity comparador 85;
architecture dataflow of comparador 85 is -- inicio da arquitetura do comparador
  -- sinais intermediarios que comparam A e B sem levar em consideração as
entradas de cascateamento
signal agtb : std logic;
 signal aeqb: std logic;
 signal altb : std logic;
begin
 -- equacoes dos sinais: pagina 462, capitulo 6 do livro-texto
 -- Wakerly, J.F. Digital Design - Principles and Practice, 4th Edition
 -- veja tambem datasheet do CI SN7485 (Function Table)
 agtb <= (i A3 and not(i B3)) or
              (not(i A3 xor i B3) and i A2 and not(i B2)) or
              (not(i A3 xor i B3) and not(i A2 xor i B2) and i A1 and not(i B1))
or
              (not(i A3 xor i B3) and not(i A2 xor i B2) and not(i A1 xor i B1)
and i A0 and not(i B0));
 -- checa se a > b
 aeqb <= not((i A3 xor i B3) or (i A2 xor i B2) or (i A1 xor i B1) or (i A0 xor
i B0));
 -- checa se a = b
 altb <= not(agtb or aegb);
 -- checa se a < b
 o AGTB <= agtb or (aeqb and (not(i AEQB) and not(i ALTB)));</p>
 o ALTB <= altb or (aegb and (not(i AEQB) and not(i AGTB)));
 o AEQB <= aeqb and i AEQB;</pre>
  -- nas saidas, são levadas em consideração as entradas de cascateamento
para obter um resultado final
end architecture dataflow; -- fim da arquitetura
-- Arquivo : ram 16x4.vhd
-- Projeto : Experiencia 03 - Desenvolvendo o Fluxo de Dados
-- Descrição : módulo de memória RAM 16x4
```

```
sinais we e ce ativos em baixo
             codigo ADAPTADO do código encontrado no livro
            VHDL Descricao e Sintese de Circuitos Digitais
             Roberto D'Amore, LTC Editora.
-- Revisoes:
      Data Versao Autor
                                       Descricao
      08/01/2020 1.0 Edson Midorikawa criacao
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity ram_16x4 is -- declaracao da entidade
 port ( -- entradas
      endereco
                 : in std logic vector(3 downto 0);
      dado entrada: in std logic vector(3 downto 0);
      we
                  : in std logic;
                  : in std logic;
      ce
      dado saida : out std logic vector(3 downto 0) -- saida
      );
end entity ram 16x4;
architecture ram1 of ram 16x4 is -- inicio da arquitetura da memoria
 type arranjo memoria is array(0 to 15) of std logic vector(3 downto 0);
 -- array de 16 posicoes de vetores de 4 bits
 signal memoria : arranjo memoria;
 attribute ram init file: string;
 attribute ram init file of memoria: signal is "ram conteudo inicial.mif";
 -- arquivo mif de inicialização da memoria
begin
 process(ce, we, endereco, memoria) -- process que define o funcionamento da
memoria
 begin
      if ce = '0' then -- dado armazenado na subida de "we" com "ce=0"
      if rising edge(we)
      then memoria(to integer(unsigned(endereco))) <= dado entrada; --
escrita de "dado" entrada" na posicao de memoria "endereco"
```

```
end if;
      end if;
      dado saida <= memoria(to integer(unsigned(endereco))); -- leitura do
dado armazenado na posicao de memoria "endereco"
 end process;
end architecture ram1; -- fim da arquitetura
library ieee;
use ieee.std logic 1164.all;
entity circuito_exp3_ativ1 is
      port (
      clock: in std logic;
      reset: in std logic;
      enable: in std logic;
      escreve: in std logic;
       chaves: in std logic vector (3 downto 0);
      igual: out std logic;
        fim: out std_logic;
      db contagem : out std logic vector (3 downto 0);
      db_memoria: out std_logic_vector(3 downto 0)
      );
end entity circuito_exp3_ativ1;
architecture estrutural of circuito exp3 ativ1 is
      component contador 163 is
       port (
      clock: in std logic;
      clr: in std logic;
             : in std logic;
      ent : in std logic;
      enp : in std logic;
      D
             : in std logic vector (3 downto 0);
             : out std logic vector (3 downto 0);
      Q
      rco : out std logic
 );
```

```
end component;
```

```
component comparador 85 is
    port ( -- entradas
i A3: in std logic;
i B3 : in std logic;
i_A2 : in std_logic;
i B2 : in std logic;
i A1 : in std logic;
i B1: in std logic;
i A0 : in std logic;
i B0 : in std logic;
i_AGTB: in std_logic;
i_ALTB : in std_logic;
i AEQB: in std logic;
-- saidas
o AGTB: out std logic;
o ALTB: out std logic;
o_AEQB : out std_logic
    );
    end component;
    component ram 16x4 is
    port(
    endereco: in std logic vector(3 downto 0);
    dado entrada: in std logic vector(3 downto 0);
    we: in std logic;
    ce: in std logic;
    dado_saida: out std_logic_vector(3 downto 0)
    );
    end component;
    signal rco out, great, enable in, reset baixo, igual out, menor: std logic;
    signal contador out, memoria out : std logic vector (3 downto 0);
    begin
      reset baixo<=reset;
    contador: contador_163 port map (
```

```
clock => clock,
   clr => not reset baixo,
   ld
         => '1',
   ent => enable in,
   enp =>enable_in,
   D
        => "0000",
   Q
         => contador out,
   rco => rco out
     enable in<=enable;
     db contagem <= contador out;
   comparador: comparador 85 port map (
   i_A3 =>memoria_out(3),
   i_B3 => chaves(3),
   i_A2 =>memoria_out(2),
   i B2 => chaves(2),
   i A1 =>memoria_out(1),
   i B1 => chaves(1),
   i_A0 =>memoria_out(0),
   i B0 => chaves(0),
   i AGTB =>'0',
   i ALTB => '0',
   i AEQB => '1',
   -- saidas
   o AGTB =>great,
   o ALTB =>menor,
   o AEQB => igual out
   );
   memoria: ram 16x4 port map(
   endereco => contador out,
   dado entrada => chaves,
   we => escreve,
   ce => '0',
   dado saida => memoria out
   );
   db memoria <= memoria out;
igual<=igual out;
   fim<= rco out;
   end architecture;
```

3.2) Diagrama gerado através da ferramenta RTL Viewer




Diagrama gerado





Diagrama fornecido na apostila da experiência

Comparando os diagramas, podemos ver que o circuito proposto foi devidamente implementado.

3.3) Plano de testes

#	Operação	Sinais de controle	Resultado esperado	Resultado observado
c.i.	Condições iniciais	clock=0 enable=0 reset=0 escreve=0 chaves=0000	igual=0 fim=0 db_contagem=0000 db_memoria=0001	igual=0 fim=0 db_contagem=0000 db_memoria=0001
1	Zerar contador e observar a saída da memória	reset=1 clock	db_contagem=0000 db_memoria=0001	db_contagem=000 0 db_memoria=0001
2	Ajustar chaves para 0001	chaves=0001	igual=1	igual=1
3	Ajustar chaves para 1111	chaves=1111	igual=0	igual=0
4	Incrementar endereço para 2 e ajustar chaves para 0100	enable=1 Aguardar 2 pulsos de clock chaves=0100	db_memoria=0100 igual=1	db_memoria=0100 igual=1
5	Ajustar chaves para 1010 e acionar sinal "escreve" (escrita do dado 1010 no endereço 2 da memória)	enable=0 chaves=1010 escreve=1	db_memoria=1010	db_memoria=1010
6	Zerar contador	reset=1 clock	db_contagem=0000 db_memoria=0001	db_contagem=000 0 db_memoria=0001
7	Incrementar endereço para 2 (verificar dado gravado)	enable=1 Aguardar 2 pulsos de clock	db_contagem=0010 db_memoria=1010	db_contagem=0010 db_memoria=1010
8	Incrementar endereço até F	Aguardar 12 pulsos de clock	db_contagem=1111 db_memoria=0000 fim=1	db_contagem=111 1 db_memoria=0000 fim=1
9	Ajustar chaves para 0000	chaves=0000	igual=1	igual=1

3.4) Simulação do funcionamento do circuito



3.5) Designação de pinos para o circuito

Sinal	Pino na Placa DE0-CV	Pino no FPGA	Analog Discovery
CLOCK	GPIO_0_D13	PIN_T22	StaticIO – Button 0/1 – DIO0
RESET	GPIO_0_D15	O_0_D15 PIN_N19 StaticIO – Switch	
ENABLE	GPIO_0_D17	PIN_P19	StaticIO - Switch Push/Pull - DIO2
ESCREVE	GPIO_0_D19	PIN_P17	StaticIO - Switch Push/Pull - DIO3
CHAVE(0)	GPIO_0_D21	PIN_M18	StaticIO - Switch Push/Pull - DIO4
CHAVE(1)	GPIO_0_D23	PIN_L17	StaticIO - Switch Push/Pull - DIO5
CHAVE(2)	GPIO_0_D25	PIN_K17	StaticIO - Switch Push/Pull - DIO6
CHAVE(3)	GPIO_0_D27	PIN_P18	StaticIO - Switch Push/Pull - DIO7
DB_CONTAGEM(0)	Led LEDR0	PIN_AA2	-
DB_CONTAGEM(1)	Led LEDR1	PIN_AA1	-
DB_CONTAGEM(2)	Led LEDR2	PIN_W2	-
DB_CONTAGEM(3)	Led LEDR3	PIN_Y3	-
FIM	Led LEDR4	PIN_N2	-
DB_MEMORIA(0)	Led LEDR5	PIN_N1	-
DB_MEMORIA(1)	Led LEDR6	PIN_U2	-
DB_MEMORIA(2)	Led LEDR7	PIN_U1	-
DB_MEMORIA(3)	Led LEDR8	PIN_L2	-
IGUAL	Led LEDR9	PIN_L1	-

```
4) Elaboração do circuito "circuito_exp3_ativ2"
   4.1) Descrição VHDL do circuito
   -- Arquivo : contador 163.vhd
   -- Projeto: Experiencia 01 - Primeiro Contato com VHDL
   -- Descricao: contador binario hexadecimal (modulo 16)
   -- similar ao CI 74163
   -- Revisoes:
   -- Data Versao Autor Descrição
   -- 29/12/2020 1.0 Edson Midorikawa criacao
   library IEEE;
   use IEEE.std logic 1164.all;
   use IEEE.numeric_std.all;
   entity contador_163 is -- entidade principal
   clock : in std_logic; -- sinais de entrada
   clr: in std logic;
   ld: in std logic;
   ent : in std logic;
   enp: in std logic;
   D: in std logic vector (3 downto 0);
   Q : out std_logic_vector (3 downto 0); -- sinais de saída
   rco: out std_logic
   );
   end contador 163;
   architecture comportamental of contador_163 is -- declaração da
   arquitetura
   signal IQ: integer range 0 to 15;
   begin
   process (clock,ent,IQ) -- inicio do process do circuito
   begin
   if clock'event and clock='1' then
   -- as mudanças no circuito ocorrem com o clock em 1
   if clr='0' then IQ <= 0;
   -- caso o sinal clear seja 0, a contagem é reiniciada
   elsif Id='0' then IQ <= to_integer(unsigned(D));</pre>
   -- caso o sinal load seja 0, a entrada D é carregada
```

```
elsif ent='1' and enp='1' then
-- ambos os sinais de controle precisam estar em 1
-- para que a contagem seja realizada
if IQ=15 then IQ <= 0;
-- caso chegue no final da contagem, volta p/ 0
else IQ \le IQ + 1;
-- caso contrário, soma-se 1 no contador
end if:
else IQ <= IQ:
-- caso um dos dois sinais de controle não esteja em nível
-- lógico alto, o contador permanece em seu estado atual
end if;
end if:
if IQ=15 and ent='1' then rco <= '1';
-- caso o contador tenha chegado no final, rco assume valor 1
else rco <= '0';
end if:
Q <= std_logic_vector(to_unsigned(IQ, Q'length));
-- a saída Q recebe o valor do sinal utilizado para a contagem
end process; -- fim do process
end comportamental; -- fim da arquitetura
-- Arquivo : comparador 85.vhd
-- Projeto : Experiencia 02 - Um Fluxo de Dados Simples
-- Descrição : comparador binario de 4 bits
            similar ao CI 7485
            baseado em descricao criada por Edson Gomi (11/2017)
-- Revisoes:
      Data Versao Autor
                                           Descricao
      02/01/2021 1.0 Edson Midorikawa criacao
library ieee;
use ieee.std_logic_1164.all;
```

```
entity comparador 85 is -- declaracao da entidade do comparador
 port ( -- entradas
      i_A3 : in std_logic;
      i_B3 : in std_logic;
      i_A2 : in std_logic;
      i_B2 : in std_logic;
      i_A1 : in std_logic;
      i B1 : in std_logic;
      i A0 : in std logic;
      i B0 : in std logic:
      i AGTB: in std logic;
      i_ALTB: in std_logic;
      i_AEQB : in std_logic;
      -- saidas
      o AGTB : out std_logic;
      o ALTB : out std logic;
      o_AEQB : out std_logic
 );
end entity comparador 85;
architecture dataflow of comparador_85 is -- inicio da arquitetura do
comparador
 -- sinais intermediarios que comparam A e B sem levar em consideracao
as entradas de cascateamento
signal agtb : std logic;
 signal aeqb : std logic;
 signal altb : std logic;
begin
 -- equações dos sinais: pagina 462, capitulo 6 do livro-texto
 -- Wakerly, J.F. Digital Design - Principles and Practice, 4th Edition
 -- veja tambem datasheet do CI SN7485 (Function Table)
 agtb \le (i_A3 \text{ and } not(i_B3)) \text{ or }
      (not(i_A3 xor i_B3) and i_A2 and not(i_B2)) or
      (not(i A3 xori B3) and not(i A2 xori B2) and i A1 and not(i B1)) or
      (not(i A3 xor i B3) and not(i A2 xor i B2) and not(i A1 xor i B1) and
i A0 and not(i B0));
 -- checa se a > b
 aeqb <= not((i_A3 xor i_B3) or (i_A2 xor i_B2) or (i_A1 xor i_B1) or (i_A0
xor i_B0));
```

```
-- checa se a = b
 altb <= not(agtb or aegb);
 -- checa se a < b
 o AGTB <= agtb or (aegb and (not(i AEQB) and not(i ALTB)));
 o_ALTB <= altb or (aeqb and (not(i_AEQB) and not(i_AGTB)));
 o_AEQB <= aeqb and i_AEQB;</pre>
   -- nas saidas, são levadas em consideração as entradas de
cascateamento para obter um resultado final
end architecture dataflow; -- fim da arquitetura
-- Arquivo : ram 16x4.vhd
-- Projeto : Experiencia 03 - Desenvolvendo o Fluxo de Dados
-- Descrição: módulo de memória RAM 16x4
        sinais we e ce ativos em baixo
      codigo ADAPTADO do código encontrado no livro
       VHDL Descricao e Sintese de Circuitos Digitais
       Roberto D'Amore, LTC Editora.
-- Revisoes:
-- Data Versao Autor
                               Descricao
-- 08/01/2020 1.0 Edson Midorikawa criacao
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity ram_16x4 is
 port (
   endereco : in std_logic_vector(3 downto 0);
   dado_entrada : in std_logic_vector(3 downto 0);
   we
          : in std logic;
   ce : in std logic;
   dado saida : out std logic vector(3 downto 0)
  );
end entity ram_16x4;
```

```
architecture ram1 of ram 16x4 is
 type arranjo memoria is array(0 to 15) of std logic vector(3 downto 0);
 signal memoria : arranjo_memoria;
 attribute ram init file: string;
 attribute ram_init_file of memoria: signal is "ram_conteudo_inicial.mif";
begin
 process(ce, we, endereco, memoria)
 beain
  if ce = '0' then -- dado armazenado na subida de "we" com "ce=0"
   if rising edge(we)
     then memoria(to integer(unsigned(endereco))) <= dado entrada;
   end if;
  end if;
  dado_saida <= memoria(to_integer(unsigned(endereco)));</pre>
 end process;
end architecture ram1;
-- Arquivo : hexa7seg.vhd
-- Projeto : Jogo do Desafio da Memoria
-- Descricao: decodificador hexadecimal para
        display de 7 segmentos
-- entrada: hexa - codigo binario de 4 bits hexadecimal
-- saida: sseg - codigo de 7 bits para display de 7 segmentos
_____
-- dica de uso: mapeamento para displays da placa DE0-CV
        bit 6 mais significativo é o bit a esquerda
        p.ex. sseg(6) -> HEX0[6] ou HEX06
-- Revisoes :
-- Data Versao Autor Descricao
-- 29/12/2020 1.0 Edson Midorikawa criacao
```

```
library ieee;
use ieee.std logic 1164.all;
entity hexa7seg is
  port (
    hexa : in std_logic_vector(3 downto 0);
    sseg : out std_logic_vector(6 downto 0)
  );
end hexa7seg;
architecture comportamental of hexa7seg is
begin
 sseg <= "1000000" when hexa="0000" else
     "1111001" when hexa="0001" else
     "0100100" when hexa="0010" else
     "0110000" when hexa="0011" else
     "0011001" when hexa="0100" else
     "0010010" when hexa="0101" else
     "0000010" when hexa="0110" else
     "1111000" when hexa="0111" else
     "0000000" when hexa="1000" else
     "0000000" when hexa="1000" else
     "0010000" when hexa="1001" else
     "0001000" when hexa="1010" else
     "0000011" when hexa="1011" else
     "1000110" when hexa="1100" else
     "0100001" when hexa="1101" else
     "0000110" when hexa="1110" else
     "0001110" when hexa="1111" else
     "1111111":
end comportamental;
```


```
library ieee;
use ieee.std logic 1164.all;
entity circuito_exp3_ativ2 is
  port (
    clock : in std_logic;
    reset: in std logic;
    enable : in std_logic;
    escreve: in std_logic;
    chaves : in std_logic_vector (3 downto 0);
    igual: out std logic;
             fim: out std logic;
    db_contagem : out std_logic_vector (6 downto 0);
    db_memoria: out std_logic_vector(6 downto 0)
  );
end entity circuito_exp3_ativ2;
architecture estrutural of circuito_exp3_ativ2 is
 component hexa7seg is
  port (
    hexa : in std_logic_vector(3 downto 0);
    sseg : out std_logic_vector(6 downto 0)
  );
  end component;
  component contador_163 is
    port (
    clock: in std logic;
    clr: in std_logic;
    ld : in std_logic;
    ent : in std_logic;
    enp : in std_logic;
    D : in std_logic_vector (3 downto 0);
    Q : out std_logic_vector (3 downto 0);
    rco : out std_logic
 );
  end component;
```

```
component comparador 85 is
  port ( -- entradas
    i_A3 : in std_logic;
    i_B3 : in std_logic;
   i_A2 : in std_logic;
   i_B2 : in std_logic;
    i_A1 : in std_logic;
   i_B1 : in std_logic;
   i A0 : in std logic;
   i B0 : in std logic;
   i AGTB: in std logic;
   i_ALTB: in std_logic;
   i_AEQB : in std_logic;
    -- saidas
    o AGTB : out std_logic;
    o_ALTB: out std_logic;
    o_AEQB : out std_logic
  );
end component;
component ram_16x4 is
  port(
   endereco: in std_logic_vector(3 downto 0);
   dado_entrada: in std_logic_vector(3 downto 0);
   we: in std logic;
   ce: in std_logic;
   dado_saida: out std_logic_vector(3 downto 0)
  );
end component;
signal rco_out, great,enable_in, reset_baixo,igual_out,menor: std_logic;
signal contador_out, memoria_out : std_logic_vector (3 downto 0);
```

```
begin
          reset_baixo<= not reset;</pre>
  contador: contador_163 port map (
    clock => clock,
    clr => reset_baixo,
    Id => '1',
    ent => enable_in,
    enp =>enable_in,
       => "0000",
    Q => contador_out,
    rco => rco_out
  );
          enable_in<=enable;
 seg_conta: hexa7seg port map(
   hexa => contador_out,
   sseg=>db_contagem
  );
  comparador: comparador_85 port map (
    i_A3 =>memoria_out(3),
         i_B3 => chaves(3),
         i_A2 =>memoria_out(2),
         i_B2 => chaves(2),
         i_A1 =>memoria_out(1),
         i_B1 => chaves(1),
         i_A0 =>memoria_out(0),
         i_B0 => chaves(0),
         i AGTB =>'0',
         i ALTB => '0',
         i_AEQB => '1',
         -- saidas
         o_AGTB =>great,
         o_ALTB =>menor,
         o_AEQB => igual_out
  );
  memoria: ram_16x4 port map(
    endereco => contador out,
    dado_entrada => chaves,
    we => escreve,
```

```
ce => '0',
    dado_saida => memoria_out
);
seg_mem: hexa7seg port map(
    hexa => memoria_out,
    sseg=>db_memoria
);
    igual<=igual_out;
fim<= rco_out;
end architecture;</pre>
```


4.2) Diagrama gerado através da ferramenta RTL Viewer



4.3) Plano de testes

#	Operação	Sinais de controle	Resultado esperado	Resultado observado
c.i.	Condições iniciais	clock=0 enable=0 reset=0 escreve=0 chaves=0000	igual=0 fim=0 db_contagem=1000000 db_memoria=1111001	igual=0 fim=0 db_contagem=1000000 db_memoria=1111001
1	Zerar contador e observar a saída da memória	reset=1 clock	db_contagem=1000000 db_memoria=1111001	db_contagem=100000 0 db_memoria=1111001
2	Ajustar chaves para 0001	chaves=0001	igual=1	igual=1
3	Ajustar chaves para 1111	chaves=1111	igual=0	igual=0
4	Incrementar endereço para 2 e ajustar chaves para 0100	enable=1 Aguardar 2 pulsos de clock chaves=0100	db_memoria=0011001 igual=1	db_memoria=0011001 igual=1
5	Ajustar chaves para 1010 e acionar sinal "escreve" (escrita do dado 1010 no endereço 2 da memória)	enable=0 chaves=1010 escreve=1	db_memoria=0001000	db_memoria=0001000
6	Zerar contador	reset=1 clock	db_contagem=1000000 db_memoria=1111001	db_contagem=100000 0 db_memoria=1111001
7	Incrementar endereço para 2 (verificar dado gravado)	enable=1 Aguardar 2 pulsos de clock	db_contagem=0100100 db_memoria=0001000	db_contagem=0100100 db_memoria=0001000
8	Incrementar endereço até F	Aguardar 12 pulsos de clock	db_contagem=0001110 db_memoria=1000000 fim=1	db_contagem=000111 0 db_memoria=1000000 fim=1
9	Ajustar chaves para 0000	chaves=0000	igual=1	igual=1

4.4) Simulação do funcionamento do circuito



4.5) Designação de pinos para o circuito

Sinal	Pino na Placa DE0-CV	Pino no FPGA	Analog Discovery
CLOCK	GPIO_0_D13	PIN_T22	StaticIO - Button 0/1 - DIO0
RESET	GPIO_0_D15	PIN_N19	StaticIO – Switch Push/Pull – DIO1
ENABLE	GPIO_0_D17	PIN_P19	StaticIO - Switch Push/Pull - DIO2
ESCREVE	GPIO_0_D19	PIN_P17	StaticIO – Switch Push/Pull – DIO3
CHAVE(0)	GPIO_0_D21	PIN_M18	StaticIO – Switch Push/Pull – DIO4
CHAVE(1)	GPIO_0_D23	PIN_L17	StaticIO – Switch Push/Pull – DIO5
CHAVE(2)	GPIO_0_D25	PIN_K17	StaticIO – Switch Push/Pull – DIO6
CHAVE(3)	GPIO_0_D27	PIN_P18	StaticIO – Switch Push/Pull – DIO7
DB_CONTAGEM(0)	HEX 00	PIN_U21	-
DB_CONTAGEM(1)	HEX 01	PIN_V21	-
DB_CONTAGEM(2)	HEX 02	PIN_W22	-
DB_CONTAGEM(3)	HEX 03	PIN_W21	-
DB_CONTAGEM(4)	HEX 04	PIN_Y22	
DB_CONTAGEM(5)	HEX 05	PIN_Y21	
DB_CONTAGEM(6)	HEX 06	PIN_AA22	
FIM	Led LEDR4	PIN_N2	-
DB_MEMORIA(0)	HEX 10	PIN_AA20	-
DB_MEMORIA(1)	HEX 11	PIN_AB20	-
DB_MEMORIA(2)	HEX 12	PIN_AA19	-
DB_MEMORIA(3)	HEX 13	PIN_AA18	-
DB_MEMORIA(4)	HEX 14	PIN_AB18	
DB_MEMORIA(5)	HEX 15	PIN_AA17	
DB_MEMORIA(6)	HEX 16	PIN_AA10	
IGUAL	Led LEDR9	PIN_U22	-