

Laboratório Digital I - PCS3635

Planejamento da Experiência 6:

Projeto Base do Jogo do Desafio da Memória

Marco Aurélio C. O. Prado - NUSP 11257605 Victor Hoefling Padula - NUSP 10770051 Turma 04 - Bancada A1

São Paulo - SP 23/02/2021

1) Objetivo

Os objetivos da aula consistem em aprender sobre:

- Projeto de circuitos usando descrição estrutural VHDL;
- Interface de circuitos digitais com elementos externos de entrada de dados;
- Documentação de projetos (planejamento e relatório);
- Uso de sinais periódicos como clock;

2) Elaboração do Circuito "circuito_exp6.vhd"

2.1) Descrição do funcionamento do circuito

O circuito é composto de uma unidade de controle e um fluxo de dados com 2 contadores, 2 comparadores, 1 memória, 1 registrador, conversores para 7 segmentos e 1 detector de jogadas. O circuito basicamente segue uma lógica de ter um contador limitando a contagem de outro contador que incrementa os endereços da memória. Isso é feito usando um comparador que verifica se o endereço é menor que o limite. Quando o endereço é igual ao limite, ele incrementa 1 ao contador de limite e repete a lógica do circuito.

2.2) Descrição VHDL do circuito "circuito_exp6.vhd"

O código da unidade de controle segue a seguinte lógica:


```
library ieee;
use ieee.std_logic_1164.all;

entity unidade_controle is
  port (
    clock:    in    std_logic;
    reset:    in    std_logic;
    iniciar:    in    std_logic;
    fimC:     in    std_logic;
    fimL:     in    std_logic;
    jogada:    in    std_logic;
    jogada:    in    std_logic;
    enderecoIgualLimite:    in    std_logic;
    zera:         out    std_logic;
    conta_end:         out    std_logic;
    conta_lim:    out    std_logic;
    zera_lim:    out    std_logic;
    pronto:         out    std_logic;
    db_estado:    out    std_logic_vector(3 downto 0);
```

```
acertou: out std logic;
   errou: out std logic;
   registra: out std logic;
   igual: in std logic
 );
architecture fsm of unidade controle is
 type t estado is (A, B, C, D, E, F, M,J,L,R);
 signal Eatual, Eprox: t estado;
begin
 process (clock, reset)
   if reset='1' then
     Eatual <= A;
   elsif clock'event and clock = '1' then
     Eatual <= Eprox;</pre>
  Eprox <=
     A when Eatual=A and iniciar='0' else
     B when Eatual=A and iniciar='1' else
     J when Eatual=B else
     J when Eatual=J and jogada='0' else
     M when Eatual=J and jogada='1' else
     C when Eatual=M else
     D when Eatual=C and enderecolgualLimite='0' and igual='1' else
     F when Eatual=C and igual='0' else
      L when Eatual=C and enderecoIgualLimite='1' and igual ='1'
     J when Eatual=D else
     J when Eatual=L else
     E when Eatual=C and FimC='1' and igual ='1' else
     B when Eatual=E and iniciar='1' else
     E when Eatual=E and iniciar='0' else
     B when Eatual=F and iniciar='1'else
     F when Eatual=F and iniciar='0' else
```

```
with Eatual select
with Eatual select
  zera <=
             '1' when B | L,
with Eatual select
  conta end <= '0' when A \mid B \mid C \mid E \mid F \mid M \mid J,
with Eatual select
with Eatual select
                  '1' when B,
with Eatual select
  pronto <= '0' when A | B | C | D | M | J,
with Eatual select
with Eatual select
```

Diagrama:



O fluxo de dados segue a seguinte lógica:

```
library ieee;
use ieee.std_logic_1164.all;
entity fluxo_dados is
   port (
        clock : in std_logic;
        zeraE : in std_logic;
        limpaR: in std_logic;
```

```
registraR: in std logic;
       escreve: in std logic;
       fimE: out std logic;
       db tem jogada: out std logic;
       db contagem : out std logic vector (3 downto 0);
       db memoria: out std logic vector(3 downto 0);
       db limite: out std logic vector (3 downto 0);
       jogada feita: out std logic;
       db jogada: out std logic vector (3 downto 0);
       chavesIgualMemoria: out std logic;
       enderecoMenorOuIgualLimite: out std logic;
       enderecoIqualLimite: out std logic
   );
end entity fluxo dados;
architecture estrutural of fluxo dados is
       clr : in std logic;
             : in std logic vector (3 downto 0);
             : out std logic vector (3 downto 0);
       rco
  );
  i A3 : in std logic;
```


```
i BO : in std logic;
i AEQB : in std logic;
o AGTB : out std logic;
o AEQB : out std logic
     );
       clk
       we: in std logic;
       dado saida: out std logic vector(3 downto 0)
      );
        Q:
      );
```

```
pulso : out std logic);
great,zeraE baixo,igual out,menor,great o,menor o,enable cin,rco out
c,or JGD,zeraL baixo,rco outL,fim L: std logic;
   signal enderecoMenorqueLimite, IgualLimite: std logic;
   signal s jogada: std logic vector (3 downto 0);
    signal contador out, s dado, s endereco, s lim: std logic vector
(3 downto 0);
           clock => clock,
           clr => zeraE baixo,
           enp =>enable Cin,
           D => "0000",
                => s endereco,
       );
        fimE<=rco outC;</pre>
            clock => clock,
           clr => ZeraL baixo,
                => "0000",
```

```
Q => s \lim,
       );
        db limite<=s lim;</pre>
     db contagem<=s endereco;</pre>
     complim: comparador 85 port map (
         i B3 => s lim(3),
         i A2 => s endereco(2),
         i B2 => s lim(2),
         i A1 => s endereco(1),
         i B1 => s lim(1),
         i A0 => s endereco(0),
         i B0 => s lim(0),
         i AEQB => '1',
         o ALTB =>enderecoMenorQueLimite,
         o AEQB =>IgualLimite
   );
    enderecoIgualLimite<=IgualLimite;</pre>
           enderecoMenorOuIgualLimite<= enderecoMenorQueLimite</pre>
IgualLimite;
       compJog: comparador 85 port map (
            i A3 => s dado(3),
           i B3 => botoes(3),
           i A2 => s dado(2),
           i B0 => botoes(0),
           i AGTB =>'0',
           i AEQB => '1',
```

```
o AGTB =>great,
    o_AEQB => igual out
  clk=> clock,
    dado entrada => s jogada,
    we => escreve,
);
chavesIgualMemoria<=igual out;</pre>
RegBotoes: registrador 4bits port map(
clear=>limpaR,
enable=>registraR,
D=>botoes,
Q=>s jogada);
db_jogada<=s_jogada;</pre>
    clock=>clock,
    reset=>zeraE,
    sinal=>or JGD,
    pulso=>jogada feita
);
db tem jogada<=or JGD;</pre>
```

Diagrama:



E por fim o circuito segue:

```
library ieee;
use ieee.std_logic_1164.all;
entity circuito_exp6 is
   port(
        clock : in std_logic;
        reset : in std_logic;
        iniciar : in std_logic;
        botoes : in std_logic_vector (3 downto 0);
        acertou : out std_logic;
        errou : out std_logic;
        pronto : out std_logic;
        leds: out std_logic_vector (3 downto 0);
        db_limite : out std_logic_vector (6 downto 0);
        db_igual : out std_logic_vector (6 downto 0);
        db_memoria : out std_logic_vector (6 downto 0);
        db_estado : out std_logic_vector (6 downto 0);
        db_jogada : out std_logic_vector (6 downto 0);
        db_jogada : out std_logic_vector (6 downto 0);
        db_clock : out std_logic;
        clock : out std_logic_vector (6 downto 0);
        db_clock : out std_logic;
        clock : out std_logic_vector (6 downto 0);
        db_clock : out std_logic_vector (6 downto 0);
        downto 0 : out std_logic_vector (6
```

```
db tem jogada : out std logic
end entity;
architecture estrutural of circuito exp6 is
       zeraE : in std logic;
       limpaR: in std logic;
       registraR: in std logic;
       zeraL: in std logic;
       escreve: in std logic;
       botoes : in std logic vector (3 downto 0);
       db tem jogada: out std logic;
       db contagem : out std logic vector (3 downto 0);
       db memoria: out std logic vector(3 downto 0);
       jogada feita: out std logic;
       db jogada: out std logic vector (3 downto 0);
       chavesIgualMemoria: out std logic;
       enderecoMenorOuIgualLimite: out std logic;
       enderecoIgualLimite: out std logic
       );
    reset:
    iniciar:
    fimC:
    fimL:
    jogada: in std logic;
    enderecoIgualLimite: in std logic;
```

```
zera:
    conta lim: out std logic;
    pronto: out std logic;
    acertou: out std logic;
    registra: out std logic;
    igual: in std logic
        );
            hexa : in std logic vector(3 downto 0);
            sseg : out std logic vector(6 downto 0)
        );
                           conta4, memo4, estad4, joga4, lim4, botoes led:
std logic vector (3 downto 0);
    signal conta, fim, zeraE, registra, clk, jogada, igual i: std logic;
zeraL,contaL,contaE,fimE,fimL,jogada feita,chavesIgualMemoria,endere
coIgualLimite: std logic;
        leds(0) <=botoes(0);
        leds(1) <=botoes(1);</pre>
        leds(2) <= botoes(2);
        leds(3) <=botoes(3);</pre>
        clk<=clock;
            clock =>clk,
        zeraE =>zeraE,
        limpaR=> zeraE,
        registraR=>registra,
        zeraL=>zeraL,
        contaE =>contaE,
```

```
escreve=>'1',
botoes =>botoes,
fimE=>fimE,
db tem jogada=>db tem jogada,
db contagem =>conta4,
db memoria=>memo4,
db limite=>lim4,
jogada feita=>jogada feita,
db jogada=>joga4,
chavesIgualMemoria=>chavesIgualMemoria,
enderecoIgualLimite=>enderecoIgualLimite
);
db igual<=igual i;</pre>
    clock=>clock,
reset=>reset,
iniciar=>iniciar,
fimC=>fimE,
fimL=>fimL,
jogada=>jogada feita,
enderecoIgualLimite=>enderecoIgualLimite,
zera=>zeraE,
conta end=>contaE,
zera lim=>zeraL,
pronto=>pronto,
db estado=>estad4,
acertou=>acertou,
errou=>errou,
registra=>registra,
iqual=>chavesIgualMemoria
);
   hexa =>conta4,
    sseg =>db contagem
);
```

```
hexa =>memo4,
    sseg =>db_memoria
);

HEX3: hexa7seg port map(
    hexa =>estad4,
    sseg =>db_estado
);

HEX4: hexa7seg port map(
    hexa=>joga4,
    sseg=> db_jogada
);

HEX5: hexa7seg port map(
    hexa=>lim4,
    sseg=> db_limite
);
end architecture;
```

2.3) Plano de testes


Cenário #1 – Acerto de todas as jogadas				
#	Operação	Sinais de Entrada	Resultado Esperado	Resultado Observado
c.i.	Condições Iniciais			
1	Iniciar ciclo	iniciar = 1		
2	Acertar jogada	botoes = 0001	igual = 1	
3	Acertar jogada	botoes = 0001, botoes = 0010	igual = 1	
4	Acertar jogada	botoes = 0001, botoes = 0010, botoes = 0100	igual = 1	
5	Acertar jogada	botoes = 0001, botoes = 0010, botoes = 0100, botoes = 1000	igual = 1	
6	Acertar jogada	botoes = 0001, botoes = 0010, botoes = 0100, botoes = 1000, botoes = 0100	igual = 1	

		1	
7	Acertar jogada	botoes = 0001, botoes = 0010,	igual = 1
		botoes = 0100, botoes = 1000,	
		botoes = 0100, botoes = 0010	
8	Acertar jogada	botoes = 0001, botoes = 0010,	iqual = 1
		botoes = 0100, botoes = 1000,	
		botoes = 0100, botoes = 0010,	
		botoes = 0001	
9	Accutouicando	hataaa - 0001 hataaa - 0010	igual = 1
9	Acertar jogada	botoes = 0001, botoes = 0010,	igual = 1
		botoes = 0100, botoes = 1000, botoes = 0100, botoes = 0010,	
		botoes = 0100, botoes = 0010, botoes = 0001, botoes = 0001	
		botoes - 0001, botoes - 0001	
10	Acertar jogada	botoes = 0001, botoes = 0010,	igual = 1
		botoes = 0100, botoes = 1000,	
		botoes = 0100, botoes = 0010,	
		botoes = 0001, botoes = 0001,	
		botoes = 0010	
11	Acertar jogada	botoes = 0001, botoes = 0010,	igual = 1
		botoes = 0100, botoes = 1000,	
		botoes = 0100, botoes = 0010,	
		botoes = 0001, botoes = 0001,	
		botoes = 0010, botoes = 0010	
12	Acertar jogada	botoes = 0001, botoes = 0010,	igual = 1
	, , , , , , , , , , , , , , , , , , ,	botoes = 0100, botoes = 1000,	
		botoes = 0100, botoes = 0010,	
		botoes = 0001, botoes = 0001,	
		botoes = 0010, botoes = 0010,	
		botoes = 0100	
13	Acertar jogada	botoes = 0001, botoes = 0010,	igual = 1
		botoes = 0100, botoes = 1000,	
		botoes = 0100, botoes = 0010,	
		botoes = 0001, botoes = 0001,	
		botoes = 0010, botoes = 0010,	
		botoes = 0100, botoes = 0100	
14	Acertar jogada	botoes = 0001, botoes = 0010,	igual = 1
		botoes = 0100, botoes = 1000,	-
		botoes = 0100, botoes = 0010,	
		botoes = 0001, botoes = 0001,	
		botoes = 0010, botoes = 0010,	
		botoes = 0100, botoes = 0100,	
		botoes = 1000	
15	Acertar jogada	botoes = 0001, botoes = 0010,	igual = 1
		botoes = 0100, botoes = 1000,	-
		botoes = 0100, botoes = 0010,	
		botoes = 0001, botoes = 0001,	
		botoes = 0010, botoes = 0010,	
		botoes = 0100, botoes = 0100,	
		botoes = 1000, botoes = 1000	
16	Acertar jogada	botoes = 0001, botoes = 0010,	igual = 1
	jogada	botoes = 0100, botoes = 1000,	

		botoes = 0100, botoes = 0010, botoes = 0001, botoes = 0001, botoes = 0010, botoes = 0010, botoes = 0100, botoes = 0100, botoes = 1000, botoes = 1000, botoes = 0001		
17	Acertar jogada	botoes = 0001, botoes = 0010, botoes = 0100, botoes = 1000, botoes = 0100, botoes = 0010, botoes = 0001, botoes = 0001, botoes = 0010, botoes = 0010, botoes = 0100, botoes = 0100, botoes = 1000, botoes = 1000, botoes = 0001, botoes = 0100	igual = 1, pronto = 1, acertou = 1	

	Cenário #2 – Erro na 4ª jogada				
#	Operação	Sinais de Entrada	Resultado Esperado	Resultado Observado	
c.i.	Condições Iniciais				
1	Iniciar Ciclo	iniciar = 1			
2		botoes = 0001	igual = 1		
3	Acertar jogadas	botoes = 0001, botoes = 0010	igual = 1		
4		botoes = 0001, botoes = 0010, botoes = 0100	igual = 1		
5	Errar jogada	botoes = 0010	pronto = 1, errou =1		

2.4) Simulação do circuito



2.5) Designação de pinos

Sinal	Pino na Placa DE0-CV	Pino no FPGA	Analog Discovery
СГОСК	GPIO_0_D13	PIN_T22	StaticIO – LED – DIO0 Patterns – Clock – 1kHz
RESET	GPIO_0_D15	PIN_N19	StaticIO – Button 0/1 – DIO1
INICIAR	GPIO_0_D17	PIN_P19	StaticIO – Button 0/1 – DIO2
BOTOES(0)	GPIO_0_D19	PIN_P17	StaticIO – Button 0/1 – DIO3
BOTOES(1)	GPIO_0_D21	PIN_M18	StaticIO – Button 0/1 – DIO4
BOTOES(2)	GPIO_0_D23	PIN_L17	StaticIO – Button 0/1 – DIO5
BOTOES(3)	GPIO_0_D25	PIN_K17	StaticIO – Button 0/1 – DIO6
LEDS(0)	Led LEDR0	PIN_AA2	-
LEDS(1)	Led LEDR1	PIN_AA1	-
LEDS(2)	Led LEDR2	PIN_W2	-
LEDS(3)	Led LEDR3	PIN_Y3	-

PERDEU	Led LEDR7	PIN_U1	-
GANHOU	Led LEDR8	PIN_L2	-
PRONTO	Led LEDR9	PIN_L1	-
db_chavesIgualMemoria	Led LEDR4	PIN_N2	-
db_clock	Led LEDR5	PIN_N1	-
db_tem_jogada	Led LEDR6	PIN_U2	-
db_contagem	Display HEXO	[0] PIN_U21 [1] PIN_V21 [2] PIN_W22 [3] PIN_W21 [4] PIN_Y22 [5] PIN_Y21 [6] PIN_AA22	-
db_memoria	Display HEX1	[0] PIN_AA20 [1] PIN_AB20 [2] PIN_AA19 [3] PIN_AA18 [4] PIN_AB18 [5] PIN_AA17 [6] PIN_U22	-
db_jogada	Display HEX2	[0] PIN_Y19 [1] PIN_AB17 [2] PIN_AA10 [3] PIN_Y14 [4] PIN_V14 [5] PIN_AB22 [6] PIN_AB21	-
db_limite	Display HEX3	[0] PIN_Y16 [1] PIN_W16 [2] PIN_Y17 [3] PIN_V16 [4] PIN_U17 [5] PIN_V18 [6] PIN_V19	-
db_estado	Display HEX5	[0] PIN_N9 [1] PIN_M8 [2] PIN_T14 [3] PIN_P14 [4] PIN_C1 [5] PIN_C2 [6] PIN_W19	-