

Laboratório Digital I - PCS3635

Planejamento da Experiência 7:

Projeto do Jogo do Desafio da Memória

Marco Aurélio C. O. Prado - NUSP 11257605 Victor Hoefling Padula - NUSP 10770051 Turma 04 - Bancada A1

São Paulo - SP 02/03/2021

1) Objetivo

Os objetivos da aula consistem em aprender sobre:

- Projeto de circuitos usando descrição estrutural VHDL;
- Interface de circuitos digitais com elementos externos de entrada de dados;
- Documentação de projetos (planejamento e relatório);
- Uso de sinais periódicos como clock;

2) Elaboração do Circuito "circuito_exp7.vhd"

2.1) Descrição do funcionamento do circuito


Este circuito consiste na versão completa do Jogo do Desafio da Memória, apresentando um ciclo completo de jogadas onde a cada rodada é acrescentado um valor a mais na memória, ou seja, a cada rodada o número de jogadas aumenta.

Para iniciar o jogo, deve-se apertar o botão "iniciar". Após isso, o circuito aguardará pela primeira jogada, que deve ser inserida pelo jogador através dos botões ligados aos sinais "botoes". Após isso, o jogador deve repetir a primeira jogada e acrescentar mais uma. Na rodada seguinte, o jogador deve repetir as 2 primeiras jogadas e acrescentar uma terceira. O ciclo continua até que o jogador erre alguma das jogadas ou demore mais do que 5 segundos para fazer uma jogada. Esse *timeout* começa a funcionar a partir da primeira rodada.

Para implementação do timeout foi acrescentado ao fluxo de dados um contador_163 modificado, chamado contador_mod. Ele tem funcionamento idêntico ao 163, com a diferença de que ele conta até 5000 ao invés de 15.

O circuito segue a seguinte lógica de estados: primeiro ele passa pelo estado A ao ser acionada a entrada Reset, em seguida, vai para o estado B, onde reinicia todos os contadores. Depois, vai para o estado R, onde aciona o led Espera e aguarda a primeira jogada a ser gravada. Então segue para os estados de lógica de gravação, S, onde registra a jogada, T, onde guarda a jogada na memória, e depois I, onde zera o contador de endereços e do timeout. Depois, entra no loop do jogo, indo para o estado J, onde aciona o contador timeout, que conta 5000 ciclos de clock (para um clock de 1 khz isso equivale a 5 segundos), e aciona o led Espera, e permanece nele até ser feita uma jogada ou acabar o tempo. Se for feita uma jogada antes de acabar o tempo, ele vai para o estado M, se o tempo acabar ele vai para o estado "perdeu", ou F. No estado M, ele registra a jogada feita e vai para o estado de comparação C. No estado C, ele pode ou ter errado a jogada (nesse caso ele vai para o estado F), ou acertado. Se ele acertou e o endereço não é igual ao limite, ele vai para o estado D; se o endereço é igual ao limite mas o contador de endereços não está no fim, ele vai para o estado K; se ele acertou e estiver no último endereço da memória ele vai para o estado E (ganhou). No estado D ele incrementa o contador de endereços, zera o timeout e volta para o estado J. no estado K ele também incrementa o contador de endereços e zera o timeout, mas vai para o estado Q. No estado Q ele aguarda a próxima jogada, aciona o timeout de forma similar ao J, mas se o jogador fizer uma jogada a tempo ele vai para os estados de lógica de gravação, P, onde registra a jogada, W, onde guarda a jogada na memória, e depois L, onde incrementa o limite e zera o contador de endereços e do timeout. Se der timeout ele vai para o estado F (perdeu). Nos estados E e F o circuito permanece neles a menos que seja acionada a entrada Iniciar, onde ele volta para o estado B.

O diagrama a seguir ilustra o funcionamento da máquina de estados:



2.2) Descrição VHDL do circuito "circuito_exp7.vhd"

Descrição dos componentes contador_163, contador_mod, comparador_85, ram16x4, edge_detector, hex7seg e registrador_4bits, respectivamente:

-- Arquivo : contador_163.vhd -- Projeto : Experiencia 01 - Primeiro Contato com VHDL

```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.numeric std.all;
entity contador 163 is -- entidade principal
clock : in std logic; -- sinais de entrada
clr : in std logic;
ld : in std logic;
ent : in std logic;
enp : in std logic;
D: in std logic vector (3 \text{ downto 0});
Q : out std logic vector (3 downto 0); -- sinais de saída
rco : out std logic
);
end contador 163;
signal IQ: integer range 0 to 15;
process (clock,ent,IQ) -- inicio do process do circuito
if clock'event and clock='1' then
if clr='0' then IQ <= 0;
elsif ld='0' then IQ <= to integer(unsigned(D));
elsif ent='1' and enp='1' then
if IQ=15 then IQ <= 0;
```

```
else IQ <= IQ + 1;

-- caso contrário, soma-se 1 no contador
end if;
else IQ <= IQ;

-- caso um dos dois sinais de controle não esteja em nível

-- lógico alto, o contador permanece em seu estado atual
end if;
end if;
if IQ=15 and ent='1' then rco <= '1';

-- caso o contador tenha chegado no final, rco assume valor 1
else rco <= '0';
end if;
Q <= std_logic_vector(to_unsigned(IQ, Q'length));

-- a saída Q recebe o valor do sinal utilizado para a contagem
end process; -- fim do process
end comportamental; -- fim da arquitetura
```

```
architecture comportamental of contador mod is -- declaração da
signal IQ: integer range 0 to 8191;
process (clock,ent,IQ) -- inicio do process do circuito
if clock'event and clock='1' then
if clr='0' then IQ \ll 0;
elsif ld='0' then IQ <= to integer(unsigned(D));
elsif ent='1' and enp='1' then
if IQ>=5000 then IQ <= 5000;
else IQ \ll IQ + 1;
end if;
else IQ <= IQ;
end if;
end if;
if IQ>=5000 and ent='1' then rco <= '1';
else rco <= '0';
end if;
Q <= std logic vector(to unsigned(IQ, Q'length));
end comportamental; -- fim da arquitetura
```

Vale notar que esse contador vai até 5000

```
-- Arquivo : comparador_85.vhd
-- Projeto : Experiencia 02 - Um Fluxo de Dados Simples
-- Descricao : comparador binario de 4 bits
```

```
library ieee;
use ieee.std logic 1164.all;
entity comparador 85 is -- declaracao da entidade do comparador
 i A3 : in std logic;
 i A2 : in std logic;
 i B0 : in std logic;
 i AEQB : in std logic;
 o AEQB : out std logic
 );
end entity comparador 85;
architecture dataflow of comparador 85 is -- inicio da arquitetura
do comparador
signal agtb : std logic;
 signal aeqb : std logic;
 signal altb : std logic;
```

```
-- Arquivo : ram_16x4.vhd
-- Projeto : Experiencia 05 - Consideracoes de Projeto com VHDL
-- Descricao : módulo de memória RAM sincrona 16x4
-- sinais we e ce ativos em baixo
-- codigo ADAPTADO do código encontrado no livro
-- VHDL Descricao e Sintese de Circuitos Digitais
-- de Roberto D'Amore, LTC Editora.
-- Revisoes :
-- Data Versao Autor Descricao
-- 08/01/2020 1.0 Edson Midorikawa criacao
-- 01/02/2020 2.0 Antonio V.S.Neto Atualizacao para
-- RAM sincrona para
-- minimizar problemas
-- com Quartus.
```

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity ram 16x4 is
      clk
      dado saida : out std logic vector(3 downto 0)
   );
end entity ram 16x4;
architecture ram mif of ram 16x4 is
downto 0);
 signal memoria : arranjo_memoria;
 attribute ram init file: string;
 attribute ram init file of memoria: signal is
begin
 process(clk)
```

```
then memoria(to integer(unsigned(endereco))) <=</pre>
dado entrada;
 dado saida <= memoria(to_integer(unsigned(endereco)));</pre>
end architecture ram mif;
architecture ram modelsim of ram 16x4 is
downto 0);
 signal memoria : arranjo memoria := (
                                           "1111",
                                           "1111",
                                           "1111",
                                           "1111",
                                           "1111",
                                           "1111",
                                           "1111",
                                           "1111",
                                           "1111",
                                           "1111",
                                           "1111",
                                           "1111",
                                           "1111" );
begin
```

Vale notar que todos os endereços da ram guardam o valor 1111, que serão substituídos pelas jogadas gravadas

```
library ieee;
use ieee.std_logic_1164.all;
entity edge detector is
port (
 pulso : out std logic);
end edge detector;
architecture rtl of edge detector is
 signal reg0 : std_logic;
 signal reg1 : std logic;
begin
   if(reset='1') then
       reg0 <= '0';
        reg1 <= '0';
    elsif(rising_edge(clock)) then
        reg0 <= sinal;</pre>
        reg1 <= reg0;</pre>
 pulso <= not reg1 and reg0;</pre>
```

```
-- Arquivo : hexa7seg.vhd
-- Projeto : Jogo do Desafio da Memoria
-- Descricao : decodificador hexadecimal para
-- display de 7 segmentos
--
```

```
library ieee;
use ieee.std logic 1164.all;
entity hexa7seg is
       hexa : in std logic vector(3 downto 0);
        sseg : out std logic vector(6 downto 0)
end hexa7seg;
architecture comportamental of hexa7seg is
begin
  sseg <= "1000000" when hexa="0000" else</pre>
          "1111001" when hexa="0001" else
          "0100100" when hexa="0010" else
          "0110000" when hexa="0011" else
          "0011001" when hexa="0100" else
          "0010010" when hexa="0101" else
          "0000010" when hexa="0110" else
          "1111000" when hexa="0111" else
          "0000000" when hexa="1000" else
          "0000000" when hexa="1000" else
          "0010000" when hexa="1001" else
          "0001000" when hexa="1010" else
          "0000011" when hexa="1011" else
          "1000110" when hexa="1100" else
          "0100001" when hexa="1101" else
```

```
"0000110" when hexa="1110" else

"0001110" when hexa="1111" else

"1111111";


end comportamental;
```

```
library ieee;
use ieee.std logic 1164.all;
        in std logic vector(3 downto 0);
   Q:
end entity;
architecture arch of registrador 4bits is
 signal IQ: std logic vector(3 downto 0);
   process(clock, clear, IQ)
     if (clear = '1') then IQ <= (others => '0');
     elsif (clock'event and clock='1') then
      if (enable='1') then IQ <= D; end if;</pre>
```

```
end process;

Q <= IQ;
end architecture;</pre>
```

A seguir, segue a descrição da unidade de controle, de acordo com o diagrama:



```
library ieee;
use ieee.std_logic_1164.all;


entity unidade_controle is
  port (
    clock:    in    std_logic;
    reset:    in    std_logic;
    iniciar:    in    std_logic;
    fimC:     in    std_logic;
    fimL:     in    std_logic;
    timeout:    in    std_logic;
    jogada:    in    std_logic;
    enderecoIgualLimite:    in    std_logic;
    espera:    out    std_logic;
    zera:    out    std_logic;
```

```
conta lim: out std logic;
   pronto: out std logic;
   acertou: out std logic;
   errou: out std logic;
   registra: out std logic;
   igual: in std logic;
   escreve: out std logic
 );
architecture fsm of unidade controle is
 type t estado is (A, B, C, D, E, F, M,J,L,K,W,Q,P,R,S,T,I);
 signal Eatual, Eprox: t estado;
begin
 process (clock, reset)
   if reset='1' then
     Eatual <= A;
   elsif clock'event and clock = '1' then
     Eatual <= Eprox;</pre>
 Eprox <=
     A when Eatual=A and iniciar='0' else
     B when Eatual=A and iniciar='1' else
     R when Eatual=B else
     R when Eatual=R and jogada ='0' else
     S when Eatual=R and jogada ='1' else
     T when Eatual=S else
     I when Eatual=T else
     J when Eatual=I else
     J when Eatual=J and jogada='0' and timeout='0' else
```

```
M when Eatual=J and jogada='1'and timeout='0' else
     C when Eatual=M else
     D when Eatual=C and enderecoIgualLimite='0' and igual='1' else
     F when Eatual=C and igual='0' else
      F when Eatual=J and timeout='1'else
      F when Eatual=Q and timeout='1' else
    L when Eatual=W else
      K when Eatual=C and enderecoIgualLimite='1' and igual='1' and
fimC='0' else
    Q when Eatual=K else
    Q when Eatual=Q and jogada ='0' and timeout='0' else
      P when Eatual=Q and jogada ='1' and timeout='0' else
   W when Eatual=P else
     J when Eatual=D else
     J when Eatual=L else
     E when Eatual=C and FimC='1' and igual ='1' else
     B when Eatual=E and iniciar='1' else
     E when Eatual=E and iniciar='0' else
     B when Eatual=F and iniciar='1'else
     F when Eatual=F and iniciar='0' else
  with Eatual select
    registra <= '0' when A | B | C | D | E | F | J,
 with Eatual select
    zera T \le '1' when K \mid L \mid D \mid B \mid I,
 with Eatual select
 with Eatual select
    espera \leftarrow '1' when J | Q | R,
```

```
with Eatual select
            '1' when W | T,
            with Eatual select
  zera <=
with Eatual select
  conta end <= '0' when A | B | C | E \mid F \mid M \mid J,
            '1' when D | K,
with Eatual select
with Eatual select
with Eatual select
  pronto <= '0' when A | B | C | D | M | J,
with Eatual select
  acertou <='0' when A | B | C | D | F | M | J,
with Eatual select
```

Depois, o fluxo de dados, que segue o projeto do diagrama:



```
library ieee;
use ieee.std_logic_1164.all;
entity fluxo_dados is
```

```
reset: in std logic;
      timeout: out std logic;
        zeraE : in std logic;
        limpaR: in std logic;
        registraR: in std logic;
        escreve: in std logic;
        botoes : in std logic vector (3 downto 0);
        fimE: out std logic;
        fimL: out std logic;
        db tem jogada: out std logic;
        db contagem : out std logic vector (3 downto 0);
        db limite: out std logic vector (3 downto 0);
        jogada feita: out std logic;
        db_jogada: out std_logic_vector (3 downto 0);
        chavesIgualMemoria: out std logic;
        enderecoMenorOuIgualLimite: out std logic;
        enderecoIgualLimite: out std logic
    );
end entity fluxo dados;
```

```
D : in std logic vector (12 downto 0);
      Q : out std logic vector (12 downto 0); -- sinais de saída
);
i BO : in std logic;
i AEQB : in std logic;
o_AEQB : out std_logic
```


```
clk
         we: in std logic;
         dado saida: out std logic vector(3 downto 0)
       );
         clock: in std logic;
         Q:
       );
         clock : in std logic;
         reset : in std logic;
         pulso : out std logic);
great,zeraE baixo,igual out,menor,great o,menor o,enable cin,rco out
c,or JGD,zeraL baixo,rco outL,fim L: std logic;
   signal enderecoMenorqueLimite, IgualLimite, ZeraT_baixo:
std logic;
    signal s jogada: std logic vector (3 downto 0);
(3 downto 0);
```

```
enp =>enable Cin,
  );
  fimE<=rco outC;</pre>
      clock => clock,
      clr => ZeraL baixo,
  );
  fimL<=rco outL;</pre>
db contagem<=s endereco;</pre>
ZeraT baixo<= not Zera T;</pre>
Conttemp: contador mod port map (
  enp=>conta T,
  rco=>timeout
```

```
complim: comparador_85 port map (
          i_B3 => s_lim(3),
         i A2 => s endereco(2),
         i A1 => s endereco(1),
         i A0 => s endereco(0),
         i B0 => s lim(0),
         i AGTB =>'0',
         i AEQB => '1',
          o ALTB =>enderecoMenorQueLimite,
          o AEQB =>IgualLimite
    enderecoIgualLimite<=IgualLimite;</pre>
    enderecoMenorOuIgualLimite<= enderecoMenorQueLimite or</pre>
IgualLimite;
        compJog: comparador 85 port map (
            i B3 \Rightarrow botoes(3),
            i A2 => s dado(2),
           i B2 => botoes(2),
           i A1 => s dado(1),
           i B1 => botoes(1),
           i A0 => s dado(0),
           i B0 => botoes(0),
           i AGTB =>'0',
            i AEQB => '1',
            o AGTB =>great,
           o AEQB => igual out
        );
```

```
clk=> clock,
    endereco => s_endereco,
    dado_entrada => s_jogada,
    we => escreve,
);
chavesIgualMemoria<=igual out;</pre>
RegBotoes: registrador 4bits port map(
clock=>clock,
clear=>limpaR,
enable=>registraR,
D=>botoes,
Q=>s jogada);
db jogada<=s jogada;</pre>
    clock=>clock,
    sinal=>or JGD,
    pulso=>jogada feita
db_tem_jogada<=or_JGD;</pre>
```

E por fim, o circuito geral:



```
reset: in std logic;
timeout: out std logic;
  zeraE : in std logic;
 limpaR: in std logic;
 registraR: in std logic;
 zeraL: in std logic;
 contaE : in std logic;
 escreve: in std logic;
 botoes: in std logic vector (3 downto 0);
 fimE: out std logic;
 fimL: out std logic;
 db tem jogada: out std logic;
 db contagem : out std logic vector (3 downto 0);
 jogada feita: out std logic;
  db jogada: out std logic vector (3 downto 0);
 chavesIgualMemoria: out std logic;
 enderecoMenorOuIgualLimite: out std logic;
 enderecoIgualLimite: out std logic
);
   reset:
   fimC:
    fimL:
    jogada:
    enderecolgualLimite: in std_logic;
```

```
espera: out std logic;
            zera T: out std logic;
            pronto: out std logic;
            db estado: out std logic vector(3 downto 0);
            acertou: out std logic;
            errou: out std logic;
            registra: out std logic;
            igual: in std logic;
            escreve: out std logic
        );
            sseg : out std logic vector(6 downto 0)
        );
    signal conta4, memo4, estad4, joga4, lim4, botoes led:
std logic vector (3 downto 0);
conta,zeraE,registra,clk,jogada,igual i,escreve baixo,escreve,db tem
jogada,db clock: std logic;
zeraL,contaL,contaE,fimE,fimL,joqada feita,chavesIqualMemoria,endere
coIgualLimite i,zera T,conta T,timeout: std logic;
        leds(0) <=botoes(0);
        leds(1) <=botoes(1);</pre>
       leds(2) <=botoes(2);
        leds(3) <=botoes(3);
        clk<=clock;</pre>
            clock =>clk,
```

```
reset=> reset,
zeraE =>zeraE,
limpaR=> zeraE,
registraR=>registra,
zeraL=>zeraL,
contaL=>contaL,
contaE =>contaE,
escreve=>escreve baixo,
botoes =>botoes,
fimE=>fimE,
fimL=>fimL,
db tem jogada=>db tem jogada,
db contagem =>conta4,
db memoria=>memo4,
db limite=>lim4,
jogada feita=>jogada feita,
db jogada=>joga4,
chavesIgualMemoria=>chavesIgualMemoria,
enderecoIgualLimite=>enderecoIgualLimite i,
timeout=>timeout
);
db igual<=chavesIgualMemoria;</pre>
    clock=>clock,
reset=>reset,
iniciar=>iniciar,
fimC=>fimE,
fimL=>fimL,
jogada=>jogada feita,
enderecolgualLimite=>enderecolgualLimite i,
zera=>zeraE,
pronto=>fim,
db estado=>estad4,
acertou=>acertou,
errou=>errou,
```

```
registra=>registra,
igual=>chavesIgualMemoria,
escreve=>escreve,
espera=>espera,
timeout=>timeout
enderecoIgualLimite<=enderecoIgualLimite i;</pre>
escreve baixo<= not escreve;</pre>
HEX1: hexa7seg port map(
    hexa =>conta4,
    sseg =>db contagem
);
HEX2: hexa7seg port map(
    hexa =>memo4,
    sseg =>db memoria
HEX3: hexa7seg port map(
   hexa =>estad4,
    sseg =>db estado
);
    hexa=>joga4,
    sseg=> db jogada
);
    hexa=>lim4,
    sseg=> db limite
);
```

2.3) Plano de testes

	Cenário #1 - Acerto de todas as jogadas				
#	Operação	Sinais de Entrada	Resultado Esperado	Resultado Observado	
c.i.	Condições Iniciais				
1	Iniciar ciclo	iniciar = 1			
2	Acertar jogada	ertar jogada botoes = 0001		igual = 1 db_limite = 1	
3	Acertar jogada	botoes = 0001, botoes = 0010	igual = 1 db_limite = 2	igual = 1 db_limite = 2	
4	Acertar jogada	botoes = 0001, botoes = 0010, botoes = 0100	igual = 1 db_limite = 3	igual = 1 db_limite = 3	
5	Acertar jogada	botoes = 0001, botoes = 0010, botoes = 0100, botoes = 1000	igual = 1 db_limite = 4	igual = 1 db_limite = 4	
6	Acertar jogada	botoes = 0001, botoes = 0010, botoes = 0100, botoes = 1000, botoes = 0100	igual = 1 db_limite = 5	igual = 1 db_limite = 5	
7	Acertar jogada	botoes = 0001, botoes = 0010, botoes = 0100, botoes = 1000, botoes = 0100, botoes = 0010	igual = 1 db_limite = 6	igual = 1 db_limite = 6	
8	Acertar jogada	botoes = 0001, botoes = 0010, botoes = 0100, botoes = 1000, botoes = 0100, botoes = 0010, botoes = 0001	igual = 1 db_limite = 7	igual = 1 db_limite = 7	
9	Acertar jogada	botoes = 0001, botoes = 0010, botoes = 0100, botoes = 1000, botoes = 0100, botoes = 0010, botoes = 0001, botoes = 0001	igual = 1 db_limite = 8	igual = 1 db_limite = 8	
10	Acertar jogada	botoes = 0001, botoes = 0010, botoes = 0100, botoes = 1000, botoes = 0100, botoes = 0010, botoes = 0001, botoes = 0001, botoes = 0010	igual = 1 db_limite = 9	igual = 1 db_limite = 9	
11	Acertar jogada	botoes = 0001, botoes = 0010, botoes = 0100, botoes = 1000, botoes = 0100, botoes = 0010, botoes = 0001, botoes = 0001, botoes = 0010, botoes = 0010	igual = 1 db_limite = 10	igual = 1 db_limite = 10	
12	Acertar jogada	botoes = 0001, botoes = 0010, botoes = 0100, botoes = 1000, botoes = 0100, botoes = 0010, botoes = 0001, botoes = 0001, botoes = 0010, botoes = 0010, botoes = 0100	igual = 1 db_limite = 11	igual = 1 db_limite = 11	


13	Acertar jogada	botoes = 0001, botoes = 0010,	igual = 1	igual = 1
		botoes = 0100, botoes = 1000,	db_limite = 12	db_limite = 12
		botoes = 0100, botoes = 0010,		
		botoes = 0001, botoes = 0001,		
		botoes = 0010, botoes = 0010,		
		botoes = 0100, botoes = 0100		
14	Acertar jogada	botoes = 0001, botoes = 0010,	igual = 1	igual = 1
		botoes = 0100, botoes = 1000,	db_limite = 13	db_limite = 13
		botoes = 0100, botoes = 0010,		
		botoes = 0001, botoes = 0001,		
		botoes = 0010, botoes = 0010,		
		botoes = 0100, botoes = 0100,		
		botoes = 1000		
15	Acertar jogada	botoes = 0001, botoes = 0010,	igual = 1	igual = 1
		botoes = 0100, botoes = 1000,	db_limite = 14	db_limite = 14
		botoes = 0100, botoes = 0010,		
		botoes = 0001, botoes = 0001,		
		botoes = 0010, botoes = 0010,		
		botoes = 0100, botoes = 0100,		
		botoes = 1000, botoes = 1000		
16	Acertar jogada	botoes = 0001, botoes = 0010,	igual = 1	igual = 1
		botoes = 0100, botoes = 1000,	db_limite = 15	db_limite = 15
		botoes = 0100, botoes = 0010,		
		botoes = 0001, botoes = 0001,		
		botoes = 0010, botoes = 0010,		
		botoes = 0100, botoes = 0100,		
		botoes = 1000, botoes = 1000,		
		botoes = 0001		
17	Acertar jogada	botoes = 0001, botoes = 0010,	igual = 1,	igual = 1,
		botoes = 0100, botoes = 1000,	fim = 1,	fim = 1,
		botoes = 0100, botoes = 0010,	acertou = 1	acertou = 1
		botoes = 0001, botoes = 0001,		
		botoes = 0010, botoes = 0010,		
		botoes = 0100, botoes = 0100,		
		botoes = 1000, botoes = 1000,		
		botoes = 0001, botoes = 0100		
		!		

	Cenário #2			
#	Operação	Sinais de Entrada	Resultado Esperado	Resultado Observado
c.i.	Condições Iniciais			
1	Iniciar Ciclo	iniciar = 1		
2		botoes = 0001	igual = 1 db_limite = 1	igual = 1 db_limite = 1
	Acertar jogadas			


3		botoes = 0001, botoes = 0010	igual = 1 db_limite = 2	igual = 1 db_limite = 2
4		botoes = 0001, botoes = 0010, botoes = 0100	igual = 1 db_limite = 3	igual = 1 db_limite = 3
5	Errar jogada	botoes = 0010	fim = 1, errou =1	fim = 1, errou =1

	Cenário #3 – Perder por timeout após 3ª jogada				
#	Operação	Sinais de Entrada	Resultado Esperado	Resultado Observado	
c.i.	Condições Iniciais				
1	Iniciar Ciclo	iniciar = 1			
2		botoes = 0001	igual = 1 db_limite = 1	igual = 1 db_limite = 1	
3	Acertar jogadas	botoes = 0001, botoes = 0010	igual = 1 db_limite = 2	igual = 1 db_limite = 2	
4		botoes = 0001, botoes = 0010, botoes = 0100	igual = 1 db_limite = 3	igual = 1 db_limite = 3	
5	Esperar 6 segundos		fim = 1, errou =1	fim = 1, errou =1	


2.4) Simulação do circuito 2.4.1) Cenário #1



2.4.2) Cenário #2



2.4.3) Cenário #3



2.5) Designação de pinos

Sinal	Pino na Placa DE0-CV	Pino no FPGA	Analog Discovery
CLOCK	GPIO_0_D13	PIN_T22	StaticIO – LED – DIO0 Patterns – Clock – 1kHz
RESET	GPIO_0_D15	PIN_N19	StaticIO - Button 0/1 - DIO1
INICIAR	GPIO_0_D17	PIN_P19	StaticIO - Button 0/1 - DIO2
BOTOES(0)	GPIO_0_D19	PIN_P17	StaticIO - Button 0/1 - DIO3
BOTOES(1)	GPIO_0_D21	PIN_M18	StaticIO - Button 0/1 - DIO4
BOTOES(2)	GPIO_0_D23	PIN_L17	StaticIO – Button 0/1 – DIO5
BOTOES(3)	GPIO_0_D25	PIN_K17	StaticIO - Button 0/1 - DIO6

LEDS(0)	Led LEDR0	PIN_AA2	-
LEDS(1)	Led LEDR1	PIN_AA1	-
LEDS(2)	Led LEDR2	PIN_W2	-
LEDS(3)	Led LEDR3	PIN_Y3	-
ESPERA	Led LEDR6	PIN_U2	-
PERDEU	Led LEDR7	PIN_U1	-
GANHOU	Led LEDR8	PIN_L2	-
FIM	Led LEDR9	PIN_L1	-
db_igual	Led LEDR4	PIN_N2	-
db_tem_jogada	Led LEDR5	PIN_N1	-
db_contagem	Display HEX0	[0] PIN_U21 [1] PIN_V21 [2] PIN_W22 [3] PIN_W21 [4] PIN_Y22 [5] PIN_Y21 [6] PIN_AA22	-
db_memoria	Display HEX1	[0] PIN_AA20 [1] PIN_AB20 [2] PIN_AA19 [3] PIN_AA18 [4] PIN_AB18 [5] PIN_AA17 [6] PIN_U22	-
db_jogada	Display HEX2	[0] PIN_Y19 [1] PIN_AB17 [2] PIN_AA10 [3] PIN_Y14 [4] PIN_V14 [5] PIN_AB22 [6] PIN_AB21	-
db_limite	Display HEX3	[0] PIN_Y16 [1] PIN_W16 [2] PIN_Y17 [3] PIN_V16 [4] PIN_U17 [5] PIN_V18 [6] PIN_V19	-
db_estado	Display HEX5	[0] PIN_N9 [1] PIN_M8 [2] PIN_T14 [3] PIN_P14 [4] PIN_C1 [5] PIN_C2 [6] PIN_W19	-