

## **Laboratório Digital I - PCS3635**

## Planejamento da Experiência 8:

# Projeto de Extensão do Jogo do Desafio da Memória (Semana 1)

Marco Aurélio C. O. Prado - NUSP 11257605 Victor Hoefling Padula - NUSP 10770051 Turma 04 - Bancada A1

São Paulo - SP 16/03/2021

### 1) Objetivo

Os objetivos da aula consistem em aprender sobre:

- Projeto de circuitos usando descrição estrutural VHDL;
- Documentação de projetos (planejamento e relatório);
- Síntese de circuitos para uma placa FPGA

#### 2) Elaboração do Circuito "circuito\_semana1.vhd"

#### 2.1) Descrição do funcionamento do circuito "circuito\_semana1.vhd"

Este circuito consiste na versão completa do Jogo do Desafio da Memória, apresentando um ciclo completo de jogadas onde a cada rodada é acrescentado um valor a mais na memória, ou seja, a cada rodada o número de jogadas aumenta. Caso o jogador erre, ele pode acionar o botão "repete", onde a sequência de jogadas correta é exibida para que ele saiba onde errou. Além disso, o circuito desenvolvido nesta semana conta com uma funcionalidade adicional: a de selecionar níveis de dificuldade diferentes para o jogo através do sinal de 2 bits "nivel". O jogo possui 4 níveis de dificuldade: 00, 01, 10 e 11, onde o jogador precisa acertar, respectivamente, 4, 8, 12 e 16 jogadas para ganhar.


Para iniciar o jogo, deve-se apertar o botão "iniciar". Após isso, o circuito aguardará pela primeira jogada, que deve ser inserida pelo jogador através dos botões ligados aos sinais "botoes". Após isso, o jogador deve repetir a primeira jogada e acrescentar mais uma. Na rodada seguinte, o jogador deve repetir as 2 primeiras jogadas e acrescentar uma terceira. O ciclo continua até que o jogador erre alguma das jogadas ou demore mais do que 5 segundos para fazer uma jogada. Esse *timeout* começa a funcionar a partir da primeira rodada.

A lógica de estados é a mesma do experimento anterior, mas foi feita uma refatoração no nome dos estados. Para implementação dos níveis, foram incluídas as chaves "níveis" e foi feita uma pequena modificação no fluxo de dados. Foi incluído nele um comparador, que compara a saída do contador com um sinal chamado de "final". O sinal final é determinado pela entrada "nível", que através de um multiplexador alterna entre 4,8,12 e 16 se a entrada for 00, 01, 10 e 11 respectivamente. A saída de fim do contador de endereços do fluxo de dados agora recebe a saída "=" do comparador, ou seja, quando a saída do contador for igual ao "final" determinado pelo nível, o fluxo de dados envia para a unidade de controle um sinal dizendo que o contador de endereços chegou ao fim. Dessa forma, não foi necessária nenhuma mudança na máquina de estados.

O circuito segue a seguinte lógica de estados: primeiro ele passa pelo estado A ao ser acionada a entrada Reset, em seguida, vai para o estado I1, onde reinicia todos os contadores. Depois, vai para o estado I2, onde aciona o

led Espera e aquarda a primeira jogada a ser gravada. Então segue para os estados de lógica de gravação, 13, onde registra a jogada, 14, onde guarda a jogada na memória, e depois 15, onde zera o contador de endereços e do timeout. Depois, entra no loop do jogo, indo para o estado J1, onde aciona o contador timeout, que conta 5000 ciclos de clock (para um clock de 1 khz isso equivale a 5 segundos), e aciona o led Espera, e permanece nele até ser feita uma jogada ou acabar o tempo. Se for feita uma jogada antes de acabar o tempo, ele vai para o estado J2, se o tempo acabar ele vai para o estado "perdeu", ou F. No estado J2, ele registra a jogada feita e vai para o estado de comparação C. No estado C, ele pode ou ter errado a jogada (nesse caso ele vai para o estado F), ou acertado. Se ele acertou e o endereço não é igual ao limite, ele vai para o estado J3; se o endereço é igual ao limite mas o contador de endereços não está no fim, ele vai para o estado G1; se ele acertou e estiver no último endereço da memória ele vai para o estado E (ganhou). No estado J3 ele incrementa o contador de endereços, zera o timeout e volta para o estado J1. no estado G1 ele também incrementa o contador de endereços e zera o timeout, mas vai para o estado G2. No estado G2 ele aguarda a próxima jogada, aciona o timeout de forma similar ao J1, mas se o jogador fizer uma jogada a tempo ele vai para os estados de lógica de gravação, G3, onde registra a jogada, G4, onde guarda a jogada na memória, e depois L, onde incrementa o limite e zera o contador de endereços e do timeout. Se der timeout ele vai para o estado F (perdeu). Nos estados E e F o circuito permanece neles a menos que seja acionada a entrada Iniciar, onde ele volta para o estado I1. O desafio da aula passada consistiu em implementar a função "repete", que mostra todas as jogadas salvas em memória se o jogador perder e apertar o botão Repete. Para tanto, acrescentamos os estados R1,R2,R3 e R4, que acionam a lógica de repetição, e os estados Z1,Z2 e Z3, que acionam a lógica de reset da memória. Na lógica de repetição, quando o jogador perde e aciona o botão repete, ele vai para o estado R1, que zera o contador de endereços. Em seguida vai para o estado R2, onde aguarda 2 segundos antes de ir pro estado R3. No estado R3 ele incrementa o endereço e vai para o estado R4, onde zera o contador de tempo do estado R2. Se ele estiver no estado R2 e chegar ao fim da memória ele termina de mostrar e para no estado de erro F, onde pode-se repetir a exibição. E se estiver no estado R4 e tiver chegado a uma região da memória com "1111" salvo ele também para a exibição e vai para o estado F. A exibição é feita por meio dos LEDS da placa. A lógica de reset ocorre guando o jogador perde e aperta Iniciar novamente. Ao fazer isso o circuito vai para o estado Z1, onde zera o contador de endereços e vai para o estado Z2, onde aciona a saída reset m que direciona "1111" para a entrada de escrita da memória, e aciona o sinal de escrita. Depois, se ele não chegou ao final da memória, ele segue para o estado Z3, onde incrementa o endereço e volta para o estado Z2. Se ele estiver no Z2 e chegar ao fim da memória ele volta para o início da máquina de estados.

O diagrama a seguir ilustra o funcionamento da máquina de estados:



#### 2.1) Descrição VHDL do circuito "circuito\_semana1.vhd"

Seguem os códigos vhdl dos componentes que não foram alterados da semana passada: contador, contador modificado para timeout, contador para timeout de 2 segundos, comparador, memória, registrador, detector de borda e conversor de hexadecimal para 7 segmentos, respectivamente.

```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.numeric std.all;
entity contador 163 is -- entidade principal
clock : in std logic; -- sinais de entrada
clr : in std logic;
ld : in std logic;
ent : in std logic;
enp : in std logic;
D: in std logic vector (3 \text{ downto } 0);
Q : out std logic vector (3 downto 0); -- sinais de saída
rco : out std logic
);
end contador 163;
architecture comportamental of contador 163 is -- declaração da
signal IQ: integer range 0 to 15;
begin
if clock'event and clock='1' then
-- as mudanças no circuito ocorrem com o clock em 1
if clr='0' then IQ <= 0;
elsif ld='0' then IQ <= to integer(unsigned(D));
elsif ent='1' and enp='1' then
if IQ=15 then IQ <= 0;
-- caso cheque no final da contagem, volta p/ 0
else IQ \ll IQ + 1;
```

```
else IQ <= IQ;
-- caso um dos dois sinais de controle não esteja em nível
-- lógico alto, o contador permanece em seu estado atual
end if;
end if;
if IQ=15 and ent='1' then rco <= '1';
-- caso o contador tenha chegado no final, rco assume valor 1
else rco <= '0';
end if;
Q <= std_logic_vector(to_unsigned(IQ, Q'length));
-- a saída Q recebe o valor do sinal utilizado para a contagem
end process; -- fim do process
end comportamental; -- fim da arquitetura</pre>
```

```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.numeric std.all;
entity contador mod is -- entidade principal
clock : in std logic; -- sinais de entrada
clr : in std logic;
ld : in std logic;
ent : in std logic;
enp : in std logic;
D : in std logic vector (12 downto 0);
Q : out std logic vector (12 downto 0); -- sinais de saída
rco : out std logic
);
end contador mod;
architecture comportamental of contador mod is -- declaração da
signal IQ: integer range 0 to 8191;
```

```
process (clock, ent, IQ) -- inicio do process do circuito
if clock'event and clock='1' then
if clr='0' then IQ <= 0;
elsif ld='0' then IQ <= to integer(unsigned(D));
elsif ent='1' and enp='1' then
if IQ>=5000 then IQ <= 5000;
else IQ \ll IQ + 1;
end if;
else IQ <= IQ;
end if;
end if;
if IQ>=5000 and ent='1' then rco <= '1';
else rco <= '0';
end if;
Q <= std logic vector(to unsigned(IQ, Q'length));
```

```
-- Arquivo : contador_163_mod.vhd
-- Projeto : Experiencia 05
-- Descricao : contador binario hexadecimal (modulo 16)
-- similar ao CI 74163
-- Ibrary IEEE;
use IEEE.std_logic_1164.all;
```

```
use IEEE.numeric std.all;
entity contador mod 2s is -- entidade principal
clock : in std logic; -- sinais de entrada
clr : in std logic;
ld : in std logic;
ent : in std logic;
enp : in std logic;
D: in std logic vector (10 \text{ downto } 0);
Q : out std logic vector (10 downto 0); -- sinais de saída
rco : out std logic
);
end contador mod 2s;
architecture comportamental of contador mod 2s is -- declaração da
arquitetura
signal IQ: integer range 0 to 8191;
process (clock,ent,IQ) -- inicio do process do circuito
if clock'event and clock='1' then
if clr='0' then IQ <= 0;
elsif ld='0' then IQ <= to integer(unsigned(D));
elsif ent='1' and enp='1' then
if IQ>=2000 then IQ <= 2000;
else IQ \le IQ + 1;
end if;
else IQ <= IQ;
end if;
end if;
if IQ>=2000 and ent='1' then rco <= '1';
```

```
else rco <= '0';
end if;
Q <= std_logic_vector(to_unsigned(IQ, Q'length));
-- a saída Q recebe o valor do sinal utilizado para a contagem
  end process; -- fim do process
end comportamental; -- fim da arquitetura</pre>
```

```
library ieee;
use ieee.std logic 1164.all;
entity comparador 85 is -- declaracao da entidade do comparador
 i A3 : in std logic;
 i B0 : in std logic;
 i AGTB : in std logic;
 i AEQB : in std logic;
```

```
o AEQB : out std logic
do comparador
signal agtb : std logic;
 signal aeqb : std logic;
 signal altb : std logic;
begin
 agtb <= (i A3 and not(i B3)) or</pre>
not(i B1)) or
i B1) and i A0 and not(i B0));
 aeqb <= not((i A3 xor i B3) or (i A2 xor i B2) or (i A1 xor i B1)</pre>
or (i A0 xor i B0));
 altb <= not(agtb or aeqb);</pre>
 o AGTB <= agtb or (aegb and (not(i AEQB) and not(i ALTB)));
 o ALTB <= altb or (aeqb and (not(i AEQB) and not(i AGTB)));
 o AEQB <= aeqb and i AEQB;
```

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity ram 16x4 is
   );
end entity ram 16x4;
architecture ram mif of ram 16x4 is
downto 0);
 signal memoria : arranjo memoria;
 attribute ram init file: string;
```

```
attribute ram init file of memoria: signal is
begin
                  then memoria(to integer(unsigned(endereco))) <=</pre>
dado entrada;
              end if;
          end if;
      end if;
 dado saida <= memoria(to integer(unsigned(endereco)));</pre>
end architecture ram mif;
architecture ram modelsim of ram 16x4 is
downto 0);
  signal memoria : arranjo memoria := (
                                          "1111",
                                          "1111",
                                          "1111",
                                          "1111",
                                          "1111",
                                          "1111",
                                          "1111",
                                          "1111",
```

```
"1111",
                                           "1111",
                                           "1111" );
begin
    if (clk = '1' and clk'event) then
                   then memoria(to integer(unsigned(endereco))) <=</pre>
dado entrada;
         end if;
      end if;
 dado saida <= memoria(to integer(unsigned(endereco)));</pre>
```

```
-- Arquivo : registrador_4bits.vhd
-- Projeto : Experiencia 05 - Consideracoes de Projeto com FPGA
-- Descricao : registrador de 4 bits
-- com clear assincrono e enable
-- Revisoes :
-- Data Versao Autor Descricao
```

```
library ieee;
use ieee.std logic 1164.all;
   clear: in std logic;
   enable: in std logic;
   Q:
 );
end entity;
architecture arch of registrador 4bits is
 signal IQ: std logic vector(3 downto 0);
begin
   process(clock, clear, IQ)
     if (clear = '1') then IQ <= (others => '0');
     elsif (clock'event and clock='1') then
       if (enable='1') then IQ <= D; end if;
     end if;
   Q <= IQ;
```

```
https://surf-vhdl.com/how-to-design-a-good-edge-detector/
library ieee;
use ieee.std logic 1164.all;
entity edge detector is
port (
 pulso : out std logic);
architecture rtl of edge detector is
 signal reg0 : std logic;
 signal reg1 : std logic;
begin
 detector : process(clock, reset)
       reg0 <= '0';
       reg1 <= '0';
   elsif(rising edge(clock)) then
        reg0 <= sinal;</pre>
        reg1 <= reg0;</pre>
    end if;
```

```
end process;

pulso <= not reg1 and reg0;
end rtl;</pre>
```

```
library ieee;
use ieee.std logic 1164.all;
entity hexa7seg is
       hexa : in std logic vector(3 downto 0);
        sseg : out std logic vector(6 downto 0)
   );
end hexa7seg;
architecture comportamental of hexa7seg is
begin
 sseg <= "1000000" when hexa="0000" else</pre>
          "1111001" when hexa="0001" else
```

```
"0100100" when hexa="0010" else

"0110000" when hexa="0100" else

"0011001" when hexa="0101" else

"0000010" when hexa="0110" else

"0000000" when hexa="0111" else

"1111000" when hexa="1000" else

"0000000" when hexa="1000" else

"0000000" when hexa="1000" else

"0010000" when hexa="1001" else

"0001000" when hexa="1010" else

"0000011" when hexa="1011" else

"1000110" when hexa="1110" else

"0100001" when hexa="1110" else

"0000110" when hexa="1110" else


"0000110" when hexa="1111" else

"1111111";

end comportamental;
```

A seguir seguem os novos códigos.

A unidade de controle foi refatorada para facilitar a manutenção e compreensão da máquina de estados. Além disso houve uma mudança na representação dos estados no display de 7 segmentos: parte de cima do display agora mostra o processo de qual o estado faz parte (Inicial (I), Jogada (J), Gravação (G), Repete (R) e Reseta Memória (Z); e a parte de baixo a etapa do processo (1,2,3,...). Os estados que não pertencem necessariamente a um processo mantém seus nomes e símbolos originais (O,C,L,E e F). Como é ilustrado na figura a seguir:



Seguem os códigos da unidade de controle e do novo conversor para 7 segmentos, usado para os estados:

```
library ieee;
use ieee.std logic 1164.all;
entity unidade controle is
   reset: in std logic;
   fimC:
   fimL:
   timeout: in std logic;
   jogada: in std logic;
   enderecoIgualLimite: in std logic;
   espera: out std logic;
   conta lim: out std logic;
   zera T: out std logic;
   pronto: out std logic;
   db estado: out std logic vector(4 downto 0);
   acertou: out std logic;
   errou: out std logic;
   registra: out std_logic;
   igual: in std logic;
   escreve: out std logic;
   zera 2: out std logic;
   reset m: out std logic;
   timeout2: in std logic;
  repete: in std logic;
   chegou: in std logic
 );
end entity;
architecture fsm of unidade controle is
G1,G2,G3,G4 ,R1,R2,R3,R4 ,Z1,Z2,Z3);
 signal Eatual, Eprox: t estado;
```

```
if reset='1' then
     Eatual <= 0;
   elsif clock'event and clock = '1' then
     Eatual <= Eprox;</pre>
   end if;
  Eprox <=
     O when Eatual=O and iniciar='0' else
      I1 when Eatual=O and iniciar='1' else
     I2 when Eatual=I1 else
      I2 when Eatual=I2 and jogada ='0' else
      I3 when Eatual=I2 and jogada ='1' else
     I4 when Eatual=I3 else
     I5 when Eatual=I4 else
     J1 when Eatual=I5 else
      J1 when Eatual=J1 and jogada='0' and timeout='0' else
      J2 when Eatual=J1 and jogada='1'and timeout='0' else
      C when Eatual=J2 else
     J3 when Eatual=C and enderecoIgualLimite='0' and igual='1'
     F when Eatual=C and igual='0' else
      F when Eatual=J1 and timeout='1'else
      F when Eatual=G2 and timeout='1' else
   L when Eatual=G4 else
      G1 when Eatual=C and enderecoIqualLimite='1' and iqual='1' and
fimC='0' else
    G2 when Eatual=G1 else
   G2 when Eatual=G2 and jogada ='0' and timeout='0' else
      G3 when Eatual=G2 and jogada ='1' and timeout='0' else
   G4 when Eatual=G3 else
     J1 when Eatual=J3 else
     J1 when Eatual=L else
     E when Eatual=C and FimC='1' and igual ='1' else
      Z1 when Eatual=E and iniciar='1' else
```

```
E when Eatual=E and iniciar='0' else
     Z1 when Eatual=F and iniciar='1' and repete='0' else
     F when Eatual=F and iniciar='0' and repete='0'else
   Z2 when Eatual =Z1 else
   Z3 when Eatual=Z2 and fimC='0' else
   I1 when Eatual =Z2 and fimC='1' else
   Z2 when Eatual=Z3 else
     R1 when Eatual=F and repete='1' else
     R2 when Eatual=R1 else
     R2 when Eatual = R2 and timeout2 = '0' and fimC='0' else
   F when Eatual=R2 and timeout2 ='0' and fimC='1' else
     R3 when Eatual =R2 and timeout2='1' else
     R4 when Eatual =R3 else
     R2 when Eatual=R4 and chegou='0' else
     F when Eatual=R4 and chegou='1' else
 with Eatual select
   registra <= '0' when 0 | I1 | C | J3 | E | F | J1,
              '1' when J2 | G3 | I3,
 with Eatual select
 with Eatual select
 with Eatual select
   reset m \leq='1' when Z3 | Z2,
 with Eatual select
with Eatual select
```

```
with Eatual select
  espera <= '1' when G2 | I2,
with Eatual select
            '1' when G4 | I4 | Z2,
            with Eatual select
  zera <=
with Eatual select
                '1' when J3 | G1 | R3 | Z3,
with Eatual select
    conta lim <= '0' when 0 | I1 | C | E | F | J2 | J1 | J3,</pre>
with Eatual select
    zera lim <= '0' when O | C | E | F | J2 | J1 | J3 | L,
                 '1' when I1,
with Eatual select
  pronto <= '0' when 0 | I1 | C | J3 | J2 | J1,
with Eatual select
```

```
with Eatual select
with Eatual select
               "00001" when I1,
               "00011" when I3,
               "00100" when I4,
               "00110" when J1,
               "01010" when Z2,
               "01011" when Z3,
               "10000" when G1,
               "10011" when G4,
               "10110" when R3,
```

```
end fsm;
```

```
library ieee;
use ieee.std logic 1164.all;
entity estado7seg is
       estado : in std logic vector(4 downto 0);
       display : out std logic vector(6 downto 0)
   );
end estado7seq;
architecture comportamental of estado7seg is
begin
 display <= "1000000" when estado="00000" else -- 0
  "1101111" when estado="00001" else -- I1
  "1110111" when estado="00010" else -- I2
  "1111011" when estado= "00011" else -- I3
  "0111111" when estado="00100" else -- I4
  "0100011" when estado="00101" else -- I5
  "1001111" when estado="00110" else -- J1
  "1010111" when estado="00111" else -- J2
  "1011011" when estado="01000" else -- J3
  "1001100" when estado="01001" else -- Z1
  "1010100" when estado="01010" else -- Z2
  "1011000" when estado="01011" else -- Z3
  "1000110" when estado="01100" else -- C
  "1000111" when estado="01101" else --L
  "0000110" when estado="01110" else --E
  "0001110" when estado="01111" else --F
  "1101110" when estado="10000" else --G1
  "1110110" when estado="10001" else -- G2
```

```
"1111010" when estado="10010" else --G3

"0111110" when estado="10011" else --G4

"1101101" when estado="10100" else --R1

"1110101" when estado="10101" else --R2


"1111001" when estado="10110" else --R3

"0111101" when estado="10111" else

"00000000";

end comportamental;
```

A seguir segue o diagrama de blocos do fluxo de dados modificado, com o novo comparador e o multiplexador para escolha do "final":



A seguir segue o código VHDL do fluxo de dados:

```
library ieee;
use ieee.std_logic_1164.all;
```

```
reset: in std logic;
        zeraE : in std logic;
       limpaR: in std logic;
       registraR: in std logic;
       zeraL: in std logic;
       escreve: in std logic;
       botoes : in std logic vector (3 downto 0);
        fimE: out std logic;
       db tem jogada: out std logic;
       db contagem : out std logic vector (3 downto 0);
        db limite: out std logic vector (3 downto 0);
       jogada feita: out std logic;
       db jogada: out std logic vector (3 downto 0);
       chavesIgualMemoria: out std logic;
       enderecoMenorOuIgualLimite: out std logic;
       enderecoIgualLimite: out std logic;
       reset m: in std logic;
       timeout2: out std logic;
      fimRes: out std logic;
    );
architecture estrutural of fluxo dados is
```

```
clock : in std logic;
       rco
  );
       clock : in std logic; -- sinais de entrada
       clr : in std logic;
       enp : in std logic;
);
     clock : in std logic; -- sinais de entrada
   D : in std logic vector (10 downto 0);
);
end component;
```

```
i A3 : in std logic;
i BO : in std logic;
i AGTB : in std logic;
i AEQB : in std logic;
o AGTB : out std logic;
o AEQB : out std logic
     );
        endereco: in std logic vector(3 downto 0);
       dado_entrada: in std logic vector(3 downto 0);
       we: in std logic;
       dado saida: out std logic vector(3 downto 0)
      );
```

```
Q:
          pulso : out std logic);
great,zeraE baixo,igual out,menor,great o,menor o,enable cin,rco out
c,or JGD,zeraL baixo,rco outL,fim L: std logic;
    signal enderecoMenorqueLimite, IqualLimite,
ZeraT baixo,zera2 baixo: std logic;
    signal s jogada, entrada m: std logic vector (3 downto 0);
(3 downto 0);
            clock => clock,
            clr => zeraE baixo,
            enp =>enable Cin,
        );
        ZeraL baixo<= not ZeraL;</pre>
            clock => clock,
```


```
ld
               => '1',
          rco
      );
    db contagem<=s endereco;</pre>
   Conttemp: contador mod port map (
     clock => clock,
     clr => ZeraT baixo,
     enp=>conta T,
      rco=>timeout
 );
 Conttemp2: contador mod 2s port map (
   clock => clock,
   enp=>conta 2,
   rco=>timeout2
);
    complim: comparador_85 port map (
```

```
i A0 => s endereco(0),
         i AEQB => '1',
         o ALTB =>enderecoMenorQueLimite,
         o AEQB =>IgualLimite
    );
    compfim: comparador 85 port map (
         i B3 => final(3),
         i A2 => s endereco(2),
         i B2 => final(2),
         i A1 =>s endereco(1),
         i AEQB => '1',
         o AEQB =>FimE
    );
    with nivel select
    final<="0011" when "00",
          "0111" when "01",
          "1111" when "11",
    enderecoIgualLimite<=IgualLimite;</pre>
    enderecoMenorOuIgualLimite<= enderecoMenorQueLimite or</pre>
IgualLimite;
        compJog: comparador 85 port map (
```

```
i A3 => s dado(3),
      i B3 \Rightarrow botoes(3),
      i A2 => s dado(2),
      i A0 => s dado(0),
      i AGTB =>'0',
      i AEQB => '1',
      o AGTB =>great,
      o ALTB =>menor,
      o AEQB => igual out
  );
compRes: comparador 85 port map (
     i B0 => '1',
     i AGTB =>'0',
     i AEQB => '1',
      o AEQB => fimRes
  );
   clk=> clock,
      we => escreve,
```

```
entrada_m<=s_jogada when '0',
  chavesIgualMemoria<=igual out;</pre>
  RegBotoes: registrador 4bits port map(
  clock=>clock,
  clear=>limpaR,
  enable=>registraR,
  D=>botoes,
  Q=>s jogada);
  db jogada<=s jogada;</pre>
      reset=>reset,
      pulso=>jogada feita
  );
  db_tem_jogada<=or_JGD;
```

Por fim, segue o diagrama RTL do circuito no geral:



#### E o código VHDL do circuito:

```
db contagem : out std logic vector (6 downto 0);
    db estado : out std logic vector (6 downto 0);
   db jogada : out std logic vector (6 downto 0)
);
     reset: in std logic;
 timeout: out std logic;
    zeraE : in std logic;
   limpaR: in std logic;
   registraR: in std logic;
   escreve: in std logic;
    fimE: out std logic;
    db tem jogada: out std logic;
   db contagem : out std logic vector (3 downto 0);
   db memoria: out std logic vector(3 downto 0);
    db limite: out std logic vector (3 downto 0);
    jogada feita: out std logic;
    db jogada: out std logic vector (3 downto 0);
    chavesIgualMemoria: out std logic;
    enderecoMenorOuIgualLimite: out std logic;
    enderecoIgualLimite: out std logic;
    timeout2: out std logic;
      fimRes:out std logic;
```

```
);
fimC:
fimL: in std logic;
timeout: in std logic;
jogada: in std logic;
enderecoIgualLimite: in std logic;
espera: out std logic;
conta lim: out std logic;
pronto: out std logic;
errou: out std logic;
registra: out std logic;
igual: in std logic;
escreve: out std logic;
zera 2: out std logic;
reset m: out std logic;
   timeout2: in std logic;
   repete: in std logic;
   chegou: in std logic
    );
        sseg : out std logic vector(6 downto 0)
```

```
);
                 estado : in std logic vector(4 downto 0);
                 display : out std logic vector(6 downto 0)
        );
    signal conta4, memo4, joga4, lim4, botoes led: std logic vector (3
downto 0);
conta,zeraE,registra,clk,jogada,igual i,escreve baixo,escreve,db tem
jogada,db clock: std logic;
zeraL,contaL,contaE,fimE,fimL,jogada feita,chavesIgualMemoria,endere
colgualLimite i,zera T,conta T,timeout: std logic;
conta 2, timeout2, reset m, tudo aceso baixo, tudo aceso, chegou:
std logic;
    signal mostra memoria: std logic vector (3 downto 0);
    signal estad4: std logic vector (4 downto 0);
        tudo aceso baixo<= not chegou;
        tudo aceso<= not tudo aceso baixo;</pre>
        mostra memoria(0) <= memo4(0) and tudo aceso baixo;</pre>
        mostra memoria(1) <= memo4(1) and tudo aceso baixo;</pre>
        mostra memoria(2) <= memo4(2) and tudo aceso baixo;</pre>
        mostra memoria(3) <= memo4(3) and tudo aceso baixo;</pre>
        leds(0) <= (botoes(0) and tudo aceso baixo) xor</pre>
mostra memoria(0);
        leds(1) <= (botoes(1) and tudo aceso baixo) xor</pre>
mostra memoria(1);
mostra memoria(2);
        leds(3) <= (botoes(3) and tudo aceso baixo) xor</pre>
mostra memoria(3);
        clk<=clock;</pre>
```

```
clock =>clk,
        reset=> reset,
zeraE =>zeraE,
limpaR=> zeraE,
registraR=>registra,
zeraL=>zeraL,
contaL=>contaL,
escreve=>escreve baixo,
botoes =>botoes,
fimE=>fimE,
fimL=>fimL,
db tem jogada=>db tem jogada,
db contagem =>conta4,
db memoria=>memo4,
jogada feita=>jogada feita,
db jogada=>joga4,
chavesIgualMemoria=>chavesIgualMemoria,
enderecoIgualLimite=>enderecoIgualLimite i,
timeout=>timeout,
timeout2=>timeout2,
  fimRes=>chegou,
 nivel=>nivel
db igual<=chavesIgualMemoria;</pre>
    clock=>clock,
reset=>reset,
iniciar=>iniciar,
fimC=>fimE,
fimL=>fimL,
jogada=>jogada feita,
enderecoIgualLimite=>enderecoIgualLimite i,
zera=>zeraE,
```

```
conta end=>contaE,
zera lim=>zeraL,
pronto=>fim,
db estado=>estad4,
acertou=>acertou,
errou=>errou,
registra=>registra,
igual=>chavesIgualMemoria,
escreve=>escreve,
espera=>espera,
timeout=>timeout,
repete=> repete,
chegou=>chegou
);
    hexa =>conta4,
    sseg =>db contagem
);
HEX2: hexa7seg port map(
   hexa =>memo4,
    sseg =>db memoria
);
HEX3: estado7seg port map(
   estado =>estad4,
   display =>db estado
);
```

## 2.2) Plano de testes

	Cenário #1 – Acerto de todas as jogadas no nivel 00					
#	Operação	Sinais de Entrada	Resultado Esperado	Resultado Observado		
c.i.	Condições Iniciais					
1	Iniciar ciclo	iniciar = 1, nivel = 00				
2	Acertar jogada	botoes = 0001	igual = 1 db_limite = 1	igual = 1 db_limite = 1		
3	Acertar jogada	botoes = 0001, botoes = 0010	igual = 1 db_limite = 2	igual = 1 db_limite = 2		
4	Acertar jogada	botoes = 0001, botoes = 0010, botoes = 0100	igual = 1 db_limite = 3	igual = 1 db_limite = 3		
5	Acertar jogada	botoes = 0001, botoes = 0010, botoes = 0100, botoes = 1000	igual = 1 db_limite = 4 fim = 1 acertou = 1	igual = 1 db_limite = 4 fim = 1 acertou = 1		


	Cenário #2 – Acerto de todas as jogadas no nivel 01			
#	Operação	Sinais de Entrada	Resultado Esperado	Resultado Observado
c.i.	Condições Iniciais			
1	Iniciar ciclo	iniciar = 1, nivel = 01		
2	Acertar jogada	botoes = 0001	igual = 1 db_limite = 1	igual = 1 db_limite = 1

3	Acertar jogada	botoes = 0001, botoes = 0010	igual = 1 db_limite = 2	igual = 1 db_limite = 2
4	Acertar jogada	botoes = 0001, botoes = 0010, botoes = 0100	igual = 1 db_limite = 3	igual = 1 db_limite = 3
5	Acertar jogada	botoes = 0001, botoes = 0010, botoes = 0100, botoes = 1000		igual = 1 db_limite = 4
6	Acertar jogada	botoes = 0001, botoes = 0010, botoes = 0100, botoes = 1000, botoes = 0100	igual = 1 db_limite = 5	igual = 1 db_limite = 5
7	Acertar jogada	botoes = 0001, botoes = 0010, botoes = 0100, botoes = 1000, botoes = 0100, botoes = 0010	igual = 1 db_limite = 6	igual = 1 db_limite = 6
8	Acertar jogada	botoes = 0001, botoes = 0010, botoes = 0100, botoes = 1000, botoes = 0100, botoes = 0010, botoes = 0001	igual = 1 db_limite = 7	igual = 1 db_limite = 7
9	Acertar jogada	botoes = 0001, botoes = 0010, botoes = 0100, botoes = 1000, botoes = 0100, botoes = 0010, botoes = 0001, botoes = 0001	igual = 1 db_limite = 8 fim = 1 acertou = 1	igual = 1 db_limite = 8 fim = 1 acertou = 1


	Cenário #3 – Erro na 4ª jogada				
#	Operação	Sinais de Entrada	Resultado Esperado	Resultado Observado	
c.i.	Condições Iniciais				
1	Iniciar Ciclo	iniciar = 1, nivel = 10			
2		botoes = 0001	igual = 1 db_limite = 1	igual = 1 db_limite = 1	
3	Acertar jogadas	botoes = 0001, botoes = 0010	igual = 1 db_limite = 2	igual = 1 db_limite = 2	
4		botoes = 0001, botoes = 0010, botoes = 0100	igual = 1 db_limite = 3	igual = 1 db_limite = 3	
5	Errar jogada	botoes = 0010	fim = 1, errou =1	fim = 1, errou =1	

	Cenário #4 – Perder por timeout após 3ª jogada					
#	Operação	Sinais de Entrada	Resultado Esperado	Resultado Observado		
c.i.	Condições Iniciais					
1	Iniciar Ciclo	iniciar = 1, nivel = 11				
2		botoes = 0001	igual = 1 db_limite = 1	igual = 1 db_limite = 1		
3	Acertar jogadas	botoes = 0001, botoes = 0010	igual = 1 db_limite = 2	igual = 1 db_limite = 2		
4		botoes = 0001, botoes = 0010, botoes = 0100	igual = 1 db_limite = 3	igual = 1 db_limite = 3		
5	Esperar 5 segundos		fim = 1, errou =1	fim = 1, errou =1		


## 2.3) Simulação do circuito 2.3.1) Cenário #1




2.3.2) Cenário #2



#### 2.3.3) Cenário #3



## 2.3.4) Cenário #4



## 2.4) Designação de pinos

Tabela 1: Designação de Pinos para a Atividade 2

Sinal	Pino na Placa DE0-CV	Pino no FPGA	Analog Discovery
сьоск	GPIO_0_D13	PIN_T22	StaticIO – LED – DIO0 Patterns – Clock – 1kHz
RESET	GPIO_0_D15	PIN_N19	StaticIO – Button 0/1 – DIO1
JOGAR	GPIO_0_D17	PIN_P19	StaticIO – Button 0/1 – DIO2
BOTOES(0)	GPIO_0_D19	PIN_P17	StaticIO – Button 0/1 – DIO3
BOTOES(1)	GPIO_0_D21	PIN_M18	StaticIO – Button 0/1 – DIO4
BOTOES(2)	GPIO_0_D23	PIN_L17	StaticIO – Button 0/1 – DIO5
BOTOES(3)	GPIO_0_D25	PIN_K17	StaticIO – Button 0/1 – DIO6
REPETIR	GPIO_0_D27	PIN_P18	StaticIO – Button 0/1 – DIO7
NIVEL(0)	GPIO_0_D29	PIN_R17	StaticIO – Switch Push/Pull – DIO8
NIVEL(1)	GPIO_0_D31	PIN_T20	StaticIO – Switch Push/Pull – DIO9
LEDS(0)	LED LEDR0	PIN_AA2	-
LEDS(1)	LED LEDR1	PIN_AA1	-
LEDS(2)	LED LEDR2	PIN_W2	-
LEDS(3)	LED LEDR3	PIN_Y3	-
ESPERA	LED LEDR6	PIN_U2	-
PERDEU	LED LEDR7	PIN_U1	-

GANHOU	LED LEDR8	PIN_L2	-
FIM	LED LEDR9	PIN_L1	-
db_jogadafinal	LED LEDR4	PIN_N2	-
db_timeout	LED LEDR5	PIN_N1	
db_contagem	Display HEX0	[0] PIN_U21 [1] PIN_V21 [2] PIN_W22 [3] PIN_W21 [4] PIN_Y22 [5] PIN_Y21 [6] PIN_AA22	-
db_memoria	Display HEX1	[0] PIN_AA20 [1] PIN_AB20 [2] PIN_AA19 [3] PIN_AA18 [4] PIN_AB18 [5] PIN_AA17 [6] PIN_U22	-
db_jogada	Display HEX2	[0] PIN_Y19 [1] PIN_AB17 [2] PIN_AA10 [3] PIN_Y14 [4] PIN_V14 [5] PIN_AB22 [6] PIN_AB21	-
db_limite	Display HEX3	[0] PIN_Y16 [1] PIN_W16 [2] PIN_Y17 [3] PIN_V16 [4] PIN_U17 [5] PIN_V18 [6] PIN_V19	-
db_nivel	Display HEX4	[0] PIN_U20 [1] PIN_Y20 [2] PIN_V20 [3] PIN_U16 [4] PIN_U15 [5] PIN_Y15 [6] PIN_P9	-
db_estado	Display HEX5	[0] PIN_N9 [1] PIN_M8 [2] PIN_T14 [3] PIN_P14 [4] PIN_C1 [5] PIN_C2 [6] PIN_W19	-