

**Laboratório Digital I - PCS3635** 

Relatório da Experiência 5:

# Considerações de Projeto de Circuitos em FPGA

Marco Aurélio C. O. Prado - NUSP 11257605 Victor Hoefling Padula - NUSP 10770051 Turma 04 - Bancada A1

São Paulo - SP 12/02/2021

# 1) Objetivo

Os objetivos da aula consistem em aprender sobre:


- Projeto de circuitos usando descrição estrutural VHDL;
- Interface de circuitos digitais com elementos externos de entrada de dados;
- Documentação de projetos (planejamento e relatório);
- Uso de sinais periódicos como clock;

### 2) Elaboração do Circuito "circuito\_exp5.vhd"


#### 2.1) Descrição do funcionamento do circuito

O circuito é composto de uma unidade de controle e um fluxo de dados com 1 contador, 1 comparador, 1 memória, 1 registrador, conversores para 7 segmentos e 1 detector de jogadas. Ele segue a lógica de controle de começar em um estado "A" de espera pelo sinal de início. A partir daí, segue para o estado "B" que zera o contador e o registrador, e parte para o estado "J" de espera de uma jogada, pela mudança nos sinais "chaves". Depois, segue para um estado "M" de atualização da memória, endereçada pela saída do contador. Em seguida, vai para um estado "C" de comparação, em que o comparador avalia se a entrada das chaves é igual ao conteúdo da memória no endereço indicado pelo contador. Se for igual, o circuito continua, senão vai para o estado de erro "F" e permanece nele até um sinal de início, podendo voltar ao estado "B". Se o circuito continua, ele segue para o estado "D", onde incrementa o contador e consequentemente o endereço da memória, e volta para o estado "J". Se as jogadas continuarem iguais ao conteúdo da memória até o fim dos endereços, o circuito vai para o estado de acerto "E", e permanece nele até um sinal de início, podendo voltar ao estado "B". As saídas de acerto e erro se acendem nos estados "E" e "F", e as saídas de depuração mostram o conteúdo da memória, a saída do contador, o estado atual e a jogada atual em displays de 7 segmentos. A saída "tem jogada" acende se houver mudança nas chaves, e a entrada reset leva o circuito ao estado "A". Além disso, a saída de depuração do clock copia o sinal de clock colocado na entrada clock. Para simplificação, os seguintes diagramas podem ser usados para entender a lógica do funcionamento do circuito:


Máquina de estados finita, descrevendo os estados A,B, J (amarelo), M,C,D,E (azul), e F (vermelho)



Visão a nível RTL do circuito, com a unidade de controle, fluxo de dados e os conversores 7 segmentos:



Visão a nível RTL do Fluxo de Dados, com os componentes do contador, memória, comparador, registrador e detector de borda:



### 2.2) Descrição VHDL do circuito "circuito\_exp5.vhd"

Descrição da unidade de controle, que funciona de acordo com o diagrama de estados descrito anteriormente.

```
library ieee;
use ieee.std_logic_1164.all;

entity unidade_controle is
  port (
    clock:    in std_logic;
    reset:    in std_logic;
    iniciar:    in std_logic;
    fim:     in std_logic;
```

```
jogada: in std logic;
    zera:
             out std_logic;
              out std logic;
   conta:
             out std_logic;
   pronto:
   db_estado: out std_logic_vector(3 downto 0);
   acertou: out std_logic;
   errou: out std logic;
   registra: out std_logic;
   igual: in std logic
 );
end entity;
architecture fsm of unidade controle is
 type t estado is (A, B, C, D, E, F, M,J);
 signal Eatual, Eprox: t estado;
begin
 -- memoria de estado
 process (clock,reset)
 begin
   if reset='1' then
     Eatual <= A;</pre>
   elsif clock'event and clock = '1' then
     Eatual <= Eprox;</pre>
   end if;
 end process;
  -- logica de proximo estado
 Eprox <=
     A when Eatual=A and iniciar='0' else
     B when Eatual=A and iniciar='1' else
     J when Eatual=B else
     J when Eatual=J and jogada='0' else
     M when Eatual=J and jogada='1' else
     C when Eatual=M else
     D when Eatual=C and fim='0' and igual ='1' else
     J when Eatual=D else
     E when Eatual=C and fim='1' else
     F when Eatual=C and igual='0' else
     M when Eatual=D else
     B when Eatual=E and iniciar='1' else
```

```
E when Eatual=E and iniciar='0' else
   B when Eatual=F and iniciar='1'else
   F when Eatual=F and iniciar='0' else
   A;
-- logica de saída (maquina de Moore)
with Eatual select
  registra <= '0' when A | B | C | D | E | F | J,
            '1' when M,
            '0' when others;
with Eatual select
  zera <=
            '0' when A | C | D | E | F | M | J,
            '1' when B,
            '0' when others;
with Eatual select
  conta <= '0' when A | B | C | E | F | M | J,
            '1' when D,
            '0' when others;
with Eatual select
 pronto <= '0' when A | B | C | D | M | J,
            '1' when E | F ,
            '0' when others;
with Eatual select
  acertou <='0' when A | B | C | D | F | M | J,
            '1' when E,
            '0' when others;
with Eatual select
  errou <= '0' when A | B | C | D | E | M | J,
            '1' when F,
            '0' when others;
-- saida de depuração (db_estado)
with Eatual select
 db estado <= "0000" when A,
                                 -- B
              "1011" when B,
```

```
"1100" when C, -- C

"1101" when D, -- D

"1110" when E, -- E

"0111" when M,-- M

"1000" when J, -- J

"1111" when F, -- F

"0001" when others; -- 1
```

Descrição dos componentes utilizados no fluxo de dados: contador, comparador, memória, detector de borda e registrador

```
-- Projeto : Experiencia 01 - Primeiro Contato com VHDL
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.numeric std.all;
entity contador 163 is -- entidade principal
clock : in std logic; -- sinais de entrada
clr : in std logic;
ld : in std logic;
ent : in std logic;
enp : in std logic;
D : in std logic vector (3 downto 0);
Q : out std logic vector (3 downto 0); -- sinais de saída
rco : out std logic
);
```

```
arquitetura
signal IQ: integer range 0 to 15;
process (clock,ent,IQ) -- inicio do process do circuito
if clock'event and clock='1' then
if clr='0' then IQ <= 0;
elsif ld='0' then IQ <= to integer(unsigned(D));
elsif ent='1' and enp='1' then
-- para que a contagem seja realizada
if IQ=15 then IQ <= 0;
else IQ \le IQ + 1;
end if;
else IQ <= IQ;
end if;
end if;
if IQ=15 and ent='1' then rco <= '1';
else rco <= '0';
end if;
Q <= std logic vector(to unsigned(IQ, Q'length));
end comportamental; -- fim da arquitetura
```

```
library ieee;
use ieee.std logic 1164.all;
   i_B0 : in std_logic;
   i AEQB : in std logic;
   o AGTB : out std logic;
   o ALTB : out std logic;
   o AEQB : out std logic
end entity comparador 85;
architecture dataflow of comparador 85 is -- inicio da arquitetura
do comparador
signal agtb : std logic;
 signal aeqb : std logic;
 signal altb : std logic;
```

```
Edition
 agtb <= (i A3 and not(i B3)) or
not(i B1)) or
        (not(i A3 xor i B3) and not(i A2 xor i B2) and not(i A1 xor
i B1) and i A0 and not(i B0));
 aeqb <= not((i A3 xor i B3) or (i A2 xor i B2) or (i A1 xor i B1)</pre>
or (i A0 xor i B0));
 altb <= not(agtb or aeqb);</pre>
 o AGTB <= agtb or (aeqb and (not(i AEQB) and not(i ALTB)));
 o ALTB <= altb or (aeqb and (not(i AEQB) and not(i AGTB)));
 o AEQB <= aeqb and i AEQB;
```

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity ram 16x4 is
      clk
      endereco
                  : in std logic vector(3 downto 0);
      dado_entrada : in std logic vector(3 downto 0);
   );
end entity ram 16x4;
architecture ram mif of ram 16x4 is
downto 0);
 signal memoria : arranjo memoria;
 attribute ram init file: string;
 attribute ram init file of memoria: signal is
begin
   if (clk = '1' and clk'event) then
```

```
if (we = '0')
                   then memoria(to integer(unsigned(endereco))) <=</pre>
dado entrada;
          end if;
      end if;
 dado saida <= memoria(to integer(unsigned(endereco)));</pre>
end architecture ram mif;
architecture ram modelsim of ram 16x4 is
downto 0);
 signal memoria : arranjo memoria := (
                                          "0010",
                                          "0100",
                                          "1000",
                                          "0100",
                                          "0010",
                                          "0001",
                                          "0001",
                                          "0010",
                                          "0010",
                                          "0100",
                                          "1000",
                                          "0100");
begin
 process(clk)
```

```
if (clk = '1' and clk'event) then
                  then memoria(to integer(unsigned(endereco))) <=</pre>
dado entrada;
              end if;
         end if;
     end if;
 dado saida <= memoria(to integer(unsigned(endereco)));</pre>
end architecture ram modelsim;
https://surf-vhdl.com/how-to-design-a-good-edge-detector/
```

```
library ieee;
use ieee.std logic 1164.all;
entity edge detector is
port (
 pulso : out std logic);
end edge detector;
architecture rtl of edge detector is
 signal reg1 : std logic;
begin
   if(reset='1') then
       reg0 <= '0';
       reg1 <= '0';
    elsif(rising edge(clock)) then
       reg0 <= sinal;</pre>
       reg1 <= reg0;</pre>
   end if;
 pulso <= not reg1 and reg0;</pre>
end rtl;
```

```
library ieee;
use ieee.std logic 1164.all;
entity registrador 4bits is
   clock: in std logic;
   clear: in std logic;
   enable: in std logic;
   D: in std logic vector(3 downto 0);
   Q:
end entity;
architecture arch of registrador 4bits is
 signal IQ: std logic vector(3 downto 0);
begin
   process(clock, clear, IQ)
     if (clear = '1') then IQ <= (others => '0');
     elsif (clock'event and clock='1') then
      if (enable='1') then IQ <= D; end if;</pre>
     end if;
   Q <= IQ;
```

Descrição do fluxo de dados propriamente dito, que funciona de acordo com o diagrama anterior.

```
library ieee;
use ieee.std_logic_1164.all;
```

```
zeraR: in std logic;
    fimC: out std logic;
    db tem jogada: out std logic;
    db contagem : out std logic vector (3 downto 0);
    db memoria: out std logic vector(3 downto 0);
    jogada feita: out std logic;
     db jogada: out std logic vector (3 downto 0);
    igual: out std logic
);
          : in std logic vector (3 downto 0);
          : out std logic vector (3 downto 0);
);
```

```
i AEQB : in std logic;
o AGTB : out std logic;
o AEQB : out std logic
   );
      clk
     we: in std logic;
      dado saida: out std logic vector(3 downto 0)
    );
      D:
    );
```

```
pulso : out std logic);
great, ZeraC baixo, igual out, menor, great o, menor o, enable cin, rco out
c,or JGD: std logic;
    signal contador out, s dado, s endereco: std logic vector (3
downto 0);
            clock => clock,
            enp =>enable Cin,
                => s endereco,
        );
      db contagem<=s endereco;</pre>
        compJog: comparador 85 port map (
              i B3 => chaves(3),
              i B0 => chaves(0),
              i AGTB =>'0',
```

```
i AEQB => '1',
         o AGTB =>great,
         o AEQB => igual out
    clk=> clock,
       endereco => s endereco,
       dado entrada => chaves,
       we => escreveM,
       dado saida => s dado
   );
igual<=igual out;</pre>
   registradorJ: registrador 4bits port map(
   clock=>clock,
   clear=>zeraR,
   enable=>enableR,
   D=>chaves,
   Q=>db jogada);
   JGD: edge detector port map(
       clock=>clock,
       reset=>zeraC,
       pulso=>jogada feita
   );
   db tem jogada<=or JGD;</pre>
```

Descrição do conversor para 7 segmentos usado para converter as saídas em sinais para serem mostrados nos displays

```
library ieee;
use ieee.std logic 1164.all;
        hexa : in std logic vector(3 downto 0);
        sseg : out std logic vector(6 downto 0)
    );
end hexa7seg;
architecture comportamental of hexa7seg is
begin
 sseg <= "1000000" when hexa="0000" else</pre>
          "1111001" when hexa="0001" else
          "0100100" when hexa="0010" else
          "0110000" when hexa="0011" else
          "0011001" when hexa="0100" else
          "0010010" when hexa="0101" else
          "0000010" when hexa="0110" else
```

```
"1111000" when hexa="0111" else
"0000000" when hexa="1000" else
"0000000" when hexa="1000" else
"0010000" when hexa="1001" else
"0001000" when hexa="1010" else
"0000011" when hexa="1011" else
"1000110" when hexa="1100" else
"0100001" when hexa="1101" else
"0000110" when hexa="1110" else
"0000110" when hexa="1111" else
"1111111";

end comportamental;
```

Descrição do circuito propriamente dito, ligando fluxo de dados, unidade de controle e conversores 7 segmentos

```
zeraC : in std logic;
enableR: in std logic;
escreveM: in std logic;
chaves : in std logic vector (3 downto 0);
fimC: out std logic;
db tem jogada: out std logic;
db contagem : out std logic vector (3 downto 0);
db memoria: out std logic vector(3 downto 0);
jogada feita: out std logic;
db jogada: out std logic vector (3 downto 0);
igual: out std logic
);
   reset: in std logic;
   fim:
   igual:
   registra: out std logic;
   jogada: in std logic;
   pronto:
   zera:
   conta:
);
```

```
hexa : in std logic vector(3 downto 0);
        sseg : out std logic vector(6 downto 0)
    );
signal conta4, memo4, estad4, joga4: std logic vector (3 downto 0);
signal conta,fim,zera,registra,clk,jogada,igual i: std logic;
    clk<=clock;</pre>
    FD: fluxo dados port map(
        clock => clk,
        zeraR=> zera,
        zeraC => zera,
        db jogada=>joga4,
        enableR=> registra,
        escreveM=> '1',
        fimC=> fim,
        db tem jogada=>db tem jogada,
        jogada feita=>jogada,
        db contagem => conta4,
        db memoria=> memo4,
        igual=>igual i
    );
    db igual<=igual i;</pre>
        clock=>clk,
        reset=>reset,
        iniciar=>iniciar,
        fim=>fim,
        zera=> zera,
        conta=> conta,
        pronto=>pronto,
        jogada=>jogada,
        db estado=> estad4,
        acertou =>acertou,
        igual=>igual i,
        errou=>errou
```

```
db_clock<=clk;
HEX1: hexa7seg port map(
    hexa =>conta4,
    sseg =>db_contagem
);

HEX2: hexa7seg port map(
    hexa =>memo4,
    sseg =>db_memoria
);

HEX3: hexa7seg port map(
    hexa =>estad4,
    sseg =>db_estado
);

HEX4: hexa7seg port map(
    hexa=>joga4,
    sseg=> db_jogada
);
end architecture;
```

### 2.3) Plano de testes


Cenário #1 – Acerto das 16 jogadas						
#	Operação	Sinais de entrada	Resultado esperado	Resultado observado		
c.i.	Condições Iniciais					
1	"Resetar" circuito	acionar reset				
2	Aguardar alguns segundos		Circuito zerado	Circuito zerado		
3	Acionar sinal iniciar	acionar iniciar	Circuito muda p/ estado B	Circuito muda p/ estado B		
4	acionar primeira entrada (jogada 1)	acionar chave(0)	Igual ativo Tem_jogada ativo	Igual ativo Tem_jogada ativo		
5	acionar segunda entrada (jogada 2)	acionar chave(1)	Igual ativo Tem_jogada ativo	Igual ativo Tem_jogada ativo		

19	aciona última entrada (jogada 16)	aciona chave(2)	saídas pronto e acertou ativadas					
	Cenário #2 – Acerto das 4 primeiras jogadas e erro na 5ª jogada							
#	Operação	Sinais de entrada	Resultado esperado	Resultado observado				
c.i.	Condições Iniciais							
1	"Resetar" circuito	acionar reset						
2	Aguardar alguns segundos		Circuito zerado	Circuito zerado				
3	Acionar sinal iniciar	acionar iniciar	Circuito muda p/ estado B	Circuito muda p/ estado B				
4	acionar primeira entrada (jogada 1)	acionar chave(0)	Igual ativo Tem_jogada ativo	Igual ativo Tem_jogada ativo				
5	acionar segunda entrada (jogada 2)	acionar chave(1)	Igual ativo Tem_jogada ativo	Igual ativo Tem_jogada ativo				
8	aciona quinta entrada (jogada 5)	aciona chave(0)	saídas pronto e errou ativadas					

# 2.4) Simulação do circuito no ModelSim 2.4.1) Cenário #1



#### 2.4.2) Cenário #2




#### 2.5) Designação de pinos

	-		
Sinal	Pino na Placa DEO-CV	Pino no FPGA	Analog Discovery
CLOCK	GPIO_0_D13	PIN_T22	StaticIO – LED – DIOO Patterns – Clock – 1kHz
RESET	GPIO_0_D15	PIN_N19	StaticIO – Button 0/1 – DIO1
INICIAR	GPIO_0_D17	PIN_P19	StaticIO – Button 0/1 – DIO2
CHAVES(0)	GPIO_0_D19	PIN_P17	StaticIO – Button 0/1 – DIO3
CHAVES(1)	GPIO_0_D21	PIN_M18	StaticIO – Button 0/1 – DIO4
CHAVES(2)	GPIO_0_D23	PIN_L17	StaticIO – Button 0/1 – DIO5
CHAVES(3)	GPIO_0_D25	PIN_K17	StaticIO – Button 0/1 – DIO6
PRONTO	Led LEDR9	PIN_L1	-
ACERTOU	Led LEDR8	PIN_L2	-


ERROU	Led LEDR7	PIN_U1	-
DB_IGUAL	Led LEDR0	PIN_AA2	-
DB_CLOCK	Led LEDR1	PIN_AA1	-
DB_TEM_JOGADA	Led LEDR2	PIN_W2	-
DB_CONTAGEM	Display HEXO	[0] PIN_U21 [1] PIN_V21 [2] PIN_W22 [3] PIN_W21 [4] PIN_Y22 [5] PIN_Y21 [6] PIN_AA22	-
DB_MEMORIA	Display HEX1	[0] PIN_AA20 [1] PIN_AB20 [2] PIN_AA19 [3] PIN_AA18 [4] PIN_AB18 [5] PIN_AA17 [6] PIN_U22	-
DB_JOGADA	Display HEX2	[0] PIN_Y19 [1] PIN_AB17 [2] PIN_AA10 [3] PIN_Y14 [4] PIN_V14 [5] PIN_AB22 [6] PIN_AB21	-
DB_ESTADO	Display HEX5	[0] PIN_N9 [1] PIN_M8 [2] PIN_T14 [3] PIN_P14 [4] PIN_C1 [5] PIN_C2 [6] PIN_W19	-

# 3) Demonstração do Funcionamento do Circuito


3.1) Acerto de todas as jogadas 3.1.1) Início do ciclo




# Condições iniciais




Após ativar os sinais reset e iniciar




Após ativar chaves com o valor igual o da memória, o ciclo continua



# Acerto da jogada




# Acerto da jogada




Acerto da jogada


# 3.1.2) Fim do ciclo



### Acerto da jogada




Acerto da jogada




Acerto da última jogada. Os LEDs que indicam o fim da contagem e o acerto de todas as jogadas acendem e o circuito fica parado no estado E.


### 3.2) Erro de 1 jogada




# Condições iniciais




# Após ativar os sinais reset e iniciar




Acerto da jogada




# Acerto da jogada



# Acerto da jogada



Acerto da jogada




Após fazer uma jogada errada, os LEDs que indicam o fim e o erro acendem e o circuito fica parado no estado F.

#### 4) Descrição do Desafio

O desafio desta semana consistia em aplicar um timer de 5 segundos para cada jogada no circuito "circuito exp5", caso o tempo fosse ultrapassado, o circuito deveria acender um led db timeout e ir para o estado de erro. Para isso, utilizamos um clock de 1KHz e um contador modificado setado para ativar o rco ao chegar a 5000. Ele tem funcionamento similar ao circuito original, mas para aplicar o contador modificado foi necessário realizar alterações na unidade de controle e no fluxo de dados. Na unidade de controle foram adicionadas uma entrada nova "timeout" e duas saídas novas "zera T" e "enable T". Não foi adicionado ou removido nenhum estado, o que foi modificado foram as transições. Agora, quando a máquina vai para o estado J, partindo de qualquer estado, o sinal "zera T" é acionado anteriormente e zera o contador de tempo, e quando ela chega no estado J, o sinal "enable T" é acionado, habilitando o contador de tempo a começar a contagem. Se passar dos 5 segundos, o fluxo de dados deve mandar o sinal "timeout" para a unidade de controle, o que faz ela saltar para o estado de erro F e o circuito acende o led db timeout. A pinagem do circuito é a mesma do original, com exceção da nova saída db timeout que está ligada no LED R6 da FPGA, mais precisamente no pino U2.

Diagrama em nível RTL do fluxo de dados, com o contador modificado (ContaClock):



Descrição da unidade de controle, com as novas entradas e saídas:

```
registra: out std logic;
  igual: in std logic
);
signal Eatual, Eprox: t estado;
process (clock, reset)
 if reset='1' then
   Eatual <= A;</pre>
   Eatual <= Eprox;</pre>
 end if;
Eprox <=
   A when Eatual=A and iniciar='0' else
   B when Eatual=A and iniciar='1' else
   J when Eatual=B else
   J when Eatual=J and jogada='0' and timeout='0'else
   F when Eatual=J and jogada='0' and timeout='1' else
   M when Eatual=J and jogada='1' and timeout='0' else
   C when Eatual=M else
   D when Eatual=C and fim='0' and igual ='1' else
   J when Eatual=D else
   E when Eatual=C and fim='1' else
   F when Eatual=C and igual='0' else
   M when Eatual=D else
   B when Eatual=E and iniciar='1' else
   E when Eatual=E and iniciar='0' else
   B when Eatual=F and iniciar='1'else
   F when Eatual=F and iniciar='0' else
```

```
with Eatual select
  registra <= '0' when A | B | C | D | E | F | J,
with Eatual select
  zera <=
with Eatual select
             '1' when D,
with Eatual select
  pronto <= '0' when A | B | C | D | M | J,</pre>
with Eatual select
  acertou <='0' when A | B | C | D | F | M | J,
with Eatual select
  zera T \le 0' when A \mid C \mid E \mid F \mid M \mid J,
with Eatual select
with Eatual select
             '1' when F,
```

O contador modificado teve seu limite de contagem alterado para 5000. Esse valor pode ser mudado para um genérico posteriormente para mudanças rápidas no funcionamento do circuito.

#### Descrição do contador modificado

```
);
 signal IQ: integer range 0 to 8191;
process (clock,ent,IQ) -- inicio do process do circuito
if clock'event and clock='1' then
if clr='0' then IQ <= 0;
elsif ld='0' then IQ <= to integer(unsigned(D));</pre>
if IQ>=5000 then IQ <= 5000;
else IQ <= IQ + 1;
end if;
else IQ <= IQ;
if IQ>=5000 and ent='1' then rco <= '1';
else rco <= '0';
end if;
Q <= std logic vector(to unsigned(IQ, Q'length));</pre>
```

O fluxo de dados foi modificado para receber as duas entradas "zera\_T" e "enable\_T" que são ligadas no reset e no enable do contador modificado, e a saída "timeout" que está ligada na saída RCO do contador modificado e sai para a unidade de controle e para o led db\_timeout.

#### Descrição do fluxo de dados

```
library ieee;
use ieee.std logic 1164.all;
        zeraC : in std logic;
       zeraR: in std logic;
       enableR: in std logic;
       escreveM: in std logic;
       timeout: out std logic;
       db tem jogada: out std logic;
       db contagem : out std logic vector (3 downto 0);
        jogada feita: out std logic;
       db jogada: out std logic vector (3 downto 0);
        igual: out std logic
   );
       enp : in std logic;
   );
```

```
i AEQB : in std logic;
o_AEQB : out std_logic
    );
  enp : in std logic;
);
```

```
clk
                dado entrada: in std logic vector(3 downto 0);
               clock: in std logic;
              );
                reset : in std logic;
               pulso : out std logic);
great, ZeraC baixo, igual out, menor, great o, menor o, enable cin, rco outc, or J
GD,zeraT baixo: std logic;
downto 0);
                  clock=>clock, -- sinais de entrada
```

```
enp=>enable T,
      rco=>timeout
  );
      clock => clock,
      clr => ZeraC baixo,
      enp =>enable Cin,
  );
db contagem<=s endereco;</pre>
  compJog: comparador 85 port map (
        i A0 => s dado(0),
        i B0 => chaves(0),
        i AGTB =>'0',
        i ALTB => '0',
        i AEQB => '1',
        o AGTB =>great,
        o AEQB => igual out
```

```
clk=> clock,
        we => escreveM,
        dado saida => s dado
    );
igual<=igual out;</pre>
fimC<=rco outC;</pre>
    registradorJ: registrador 4bits port map(
    clock=>clock,
    clear=>zeraR,
    enable=>enableR,
    D=>chaves,
    Q=>db jogada);
        clock=>clock,
        reset=>zeraC,
        sinal=>or JGD,
        pulso=>jogada feita
    );
    db tem jogada<=or JGD;</pre>
```

O circuito em si foi modificado para ter saída db\_timeout, que foi ligada em um led, e também para fazer as novas ligações entre unidade de controle e fluxo de dados.

#### Descrição do circuito propriamente dito

```
library ieee;
use ieee.std_logic_1164.all;
entity circuito_exp5_desafio is
    port(
        clock : in std_logic;
        reset : in std_logic;
        iniciar : in std_logic;
        chaves : in std_logic_vector (3 downto 0);
```

```
acertou : out std logic;
    pronto : out std logic;
    db igual : out std logic;
    db contagem : out std logic vector (6 downto 0);
    db jogada : out std logic vector (6 downto 0);
    db tem jogada : out std logic;
    db timeout: out std logic
);
    enableR: in std logic;
    escreveM: in std logic;
    fimC: out std logic;
    db tem jogada: out std logic;
    db contagem : out std logic vector (3 downto 0);
    db memoria: out std logic vector(3 downto 0);
    jogada feita: out std logic;
    db jogada: out std logic vector (3 downto 0);
    igual: out std logic;
    );
```

```
clock:
                  reset:
                  fim:
                 iqual:
                 zera T: out std logic;
                 registra: out std logic;
                 jogada: in std logic;
                 pronto: out std logic;
                 zera:
                 conta:
                 acertou: out std logic;
                 errou: out std logic;
                 db estado: out std logic vector(3 downto 0)
             );
                 sseg : out std logic vector(6 downto 0)
             );
         signal conta4, memo4, estad4, joga4: std logic vector (3 downto 0);
conta,fim,zera,registra,clk,jogada,igual i,timeout,zera t,enable t:
std logic;
             clk<=clock;</pre>
                 clock => clk,
                 zeraR=> zera,
                 zeraC => zera,
                 db jogada=>joga4,
                 enableR=> registra,
```

```
chaves => chaves,
    fimC=> fim,
    db tem jogada=>db tem jogada,
    jogada feita=>jogada,
    db contagem => conta4,
    igual=>igual i,
    timeout=>timeout,
);
db igual<=igual i;</pre>
    clock=>clk,
    reset=>reset,
    iniciar=>iniciar,
    fim=>fim,
    zera=> zera,
    pronto=>pronto,
    jogada=>jogada,
    db estado=> estad4,
    acertou =>acertou,
    igual=>igual i,
    errou=>errou,
    timeout=>timeout,
);
db clock<=clk;</pre>
HEX1: hexa7seg port map(
    sseg =>db contagem
);
    hexa =>memo4,
    sseg =>db memoria
```

#### 5) Resultados Alcançados

#### **5.1) Pontos Positivos**

Os pontos positivos foram que os circuitos funcionaram praticamente na primeira tentativa. Graças a um planejamento bem feito. Os erros que vieram a ocorrer foram rapidamente resolvidos e a aplicação do desafio foi feita de forma rápida e sem problemas.

#### **5.2) Pontos Negativos**

Os pontos negativos que vieram a ocorrer foram que na primeira tentativa de fazer o circuito funcionar ele fazia tudo corretamente, exceto que saltava diretamente do estado E, de acerto, direto para o estado inicial A. O problema foi rapidamente resolvido pois havíamos feito um bom planejamento e identificamos o problema em uma linha de VHDL que ficou de resquício do último experimento que mandava a máquina de estados fazer exatamente isso. Após resolvermos isso, o circuito operou como esperado. Arrumamos isso para o desafio também e não tivemos problemas.

#### 5.3) Lições Aprendidas

Através da realização deste experimento, pudemos ver na prática a aplicação de um circuito com clock contínuo. Apesar das dificuldades encontradas, tivemos um bom aproveitamento da experiência.

# 6) Referências Técnicas

- 1. Apostila e apresentação da Experiência 5, disponibilizados no ambiente da disciplina PCS3635 no site E-disciplinas.
- 2. Tabela de Pinos da placa DE0-CV