

Laboratório Digital I - PCS3635

Relatório da Experiência 2:

Um Fluxo de Dados Simples

Marco Aurélio C. O. Prado - NUSP 11257605 Victor Hoefling Padula - NUSP 10770051 Turma 04 - Bancada A1

São Paulo - SP 15/01/2021

1) Objetivo

Nesta experiência, visa-se estudar, simular e testar em uma FPGA um circuito comparador de magnitude.

Após isso, será projetado um novo circuito utilizando o comparador fornecido e o contador que utilizamos na Experiência 1. Este novo circuito passará pelo mesmo processo de estudo, simulação e testes em FPGA.

2) Estudo da descrição VHDL fornecida

- 2.1) Sinais dos pinos do circuito integrado e suas respectivas funções
- 2.2) Perguntas a respeito do circuito fornecido
- 2.2.1) Qual é o intervalo de valores possíveis das entradas A e B?

 De 0 a 15, visto que A e B possuem 4 bits. É possível aumentar o intervalo de valores possíveis cascateando dois ou mais comparadores.
 - 2.2.2) Este componente é sensível a qual borda do sinal de clock?


 Não, visto que não há entrada de clock no componente.
- 2.2.3) Qual é a função das entradas A>Bin, A=Bin e A<Bin? Que valor essas entradas devem possuir para que o 7485 seja usado para comparar dois valores binários de 4 bits?

Essas entradas servem para cascatear vários comparadores, expandindo assim o intervalo de valores possíveis de A e B. Para comparar dois valores binários de 4 bits, A>Bin = 0, A=Bin = 1 e A<Bin =0.

2.2.4) Explique as condições para que a saída A=B out tenha nível lógico alto.

As condições para que a saída a=b tenha nível lógico alto são que bit a bit A e B devem seguir a lógica not (a xor B), indicando que os bits são iguais, e a entrada I_AEQB deve estar em nível lógico alto.

2.2.5) Mostre em um diagrama esquemático como dois comparadores de 4 bits podem ser cascateados para formar um comparador de 8 bits.



Fonte: Material sobre 7485 do livro Sistemas Digitais (Tocci) fornecido no E-disciplinas

2.3) Descrição VHDL comentada

```
-- Arquivo : comparador 85.vhd
-- Projeto : Experiencia 02 - Um Fluxo de Dados Simples
-- Descricao: comparador binario de 4 bits
       similar ao CI 7485
       baseado em descricao criada por Edson Gomi (11/2017)
-- Revisoes:
       Data Versao Autor
                                      Descricao
       02/01/2021 1.0
                              Edson Midorikawa criacao
library ieee;
use ieee.std_logic_1164.all;
entity comparador_85 is -- declaracao da entidade do comparador
 port ( -- entradas
       i A3: in std logic;
       i B3: in std logic;
       i_A2 : in std_logic;
       i_B2 : in std_logic;
       i_A1 : in std_logic;
       i_B1 : in std_logic;
       i_A0 : in std_logic;
```

```
i_AGTB: in std_logic;
       i_ALTB: in std_logic;
        i AEQB: in std logic;
        -- saidas
        o AGTB: out std logic;
       o_ALTB : out std_logic;
        o_AEQB: out std_logic
 );
end entity comparador_85;
architecture dataflow of comparador 85 is -- inicio da arquitetura do comparador
 -- sinais intermediarios que comparam A e B sem levar em consideracao as entradas de
cascateamento
signal agtb : std_logic;
 signal aeqb: std logic;
 signal altb : std_logic;
begin
 -- equações dos sinais: pagina 462, capitulo 6 do livro-texto
 -- Wakerly, J.F. Digital Design - Principles and Practice, 4th Edition
 -- veja tambem datasheet do CI SN7485 (Function Table)
 agtb \le (i_A3 \text{ and } not(i_B3)) \text{ or }
        (not(i A3 xor i B3) and i A2 and not(i B2)) or
        (not(i_A3 xor i_B3) and not(i_A2 xor i_B2) and i_A1 and not(i_B1)) or
        (not(i_A3 xor i_B3) and not(i_A2 xor i_B2) and not(i_A1 xor i_B1) and i_A0 and
not(i B0));
 -- checa se a > b
 aeqb \leq not((i_A3 xor i_B3) or (i_A2 xor i_B2) or (i_A1 xor i_B1) or (i_A0 xor i_B0));
 -- checa se a = b
 altb <= not(agtb or aeqb);
 -- checa se a < b
 o_AGTB <= agtb or (aeqb and (not(i_AEQB) and not(i_ALTB)));
 o ALTB <= altb or (aegb and (not(i AEQB) and not(i AGTB)));
 o AEQB <= aeqb and i AEQB;</p>
 -- nas saidas, são levadas em consideracao as entradas de cascateamento para obter um
resultado final
```

end architecture dataflow; -- fim da arquitetura

i B0 : in std logic;


3) Familiarização com o Comparador de Magnitude

3.1) Saídas esperadas para o componente "comparador_85"

Teste	Sinais de Entradas	Saídas esperadas
condições iniciais	A>Bin=0, A=Bin=1, A <bin=0, a="0000," b="0000</td"><td>A>Bout=0, A=Bin=1, A<bout=0< td=""></bout=0<></td></bin=0,>	A>Bout=0, A=Bin=1, A <bout=0< td=""></bout=0<>

1	A>Bin=0, A=Bin=1, A <bin=0, a="0110," b="0110</td"><td>A>Bout=0, A=Bin=1, A<bout=0< td=""></bout=0<></td></bin=0,>	A>Bout=0, A=Bin=1, A <bout=0< td=""></bout=0<>
2	A>Bin=1, A=Bin=0, A <bin=0, a="0110," b="0110</td"><td>A>Bout=1, A=Bin=0, A<bout=0< td=""></bout=0<></td></bin=0,>	A>Bout=1, A=Bin=0, A <bout=0< td=""></bout=0<>
3	A>Bin=0, A=Bin=0, A <bin=1, a="0110," b="0110</td"><td>A>Bout=0, A=Bin=0, A<bout=1< td=""></bout=1<></td></bin=1,>	A>Bout=0, A=Bin=0, A <bout=1< td=""></bout=1<>
4	A>Bin=0, A=Bin=1, A <bin=0, a="0001," b="0000</td"><td>A>Bout=1, A=Bin=0, A<bout=0< td=""></bout=0<></td></bin=0,>	A>Bout=1, A=Bin=0, A <bout=0< td=""></bout=0<>
5	A>Bin=1, A=Bin=0, A <bin=0, a="0001," b="0000</td"><td>A>Bout=1, A=Bin=0, A<bout=0< td=""></bout=0<></td></bin=0,>	A>Bout=1, A=Bin=0, A <bout=0< td=""></bout=0<>
6	A>Bin=0, A=Bin=0, A <bin=1, a="0001," b="0000</td"><td>A>Bout=1, A=Bin=0, A<bout=0< td=""></bout=0<></td></bin=1,>	A>Bout=1, A=Bin=0, A <bout=0< td=""></bout=0<>
7	A>Bin=0, A=Bin=1, A <bin=0, a="0011," b="1100</td"><td>A>Bout=0, A=Bin=0, A<bout=1< td=""></bout=1<></td></bin=0,>	A>Bout=0, A=Bin=0, A <bout=1< td=""></bout=1<>
8	A>Bin=1, A=Bin=0, A <bin=0, a="0011," b="1100</td"><td>A>Bout=0, A=Bin=0, A<bout=1< td=""></bout=1<></td></bin=0,>	A>Bout=0, A=Bin=0, A <bout=1< td=""></bout=1<>
9	A>Bin=0, A=Bin=0, A <bin=1, a="0011," b="1100</td"><td>A>Bout=0, A=Bin=0, A<bout=1< td=""></bout=1<></td></bin=1,>	A>Bout=0, A=Bin=0, A <bout=1< td=""></bout=1<>

3.2) Simulação do circuito



3.3) Análise dos resultados

Os resultados obtidos são compatíveis com aqueles estimados no item 3.1).

3.4) Resumo do funcionamento do circuito

O componente "comparador_85" tem como função comparar a magnitude de 2 números A e B, ambos possuindo 4 bits, além de oferecer a possibilidade de cascateamento de vários comparadores iguais.

O circuito possui como entradas 4 binários que compõem A, 4 binários que compõem B e 3 sinais para cascateamento (i_A>B, i_A=B, i_A<B) para

expandir a operação para mais de 4 bits. Como saídas, temos os sinais o_A>B, ativo quando a magnitude de A é maior que a de B, o_A=B e o_A<B, que funcionam de forma análoga. Para cascatear um ou mais comparadores, deve-se ligar, respectivamente, as saídas o_A>B, o_A=B e o_A<B do comparador que cuida dos dígitos mais significativos às entradas i_A>B, i_A=B e i_A<B do comparador que cuida dos dígitos menos significativos.

4) Projeto de um Fluxo de Dados

begin

4.1) Descrição VHDL do circuito "circuito_exp2"

```
-- Descrição dos outros componentes para elaboração
-- Arguivo : contador 163.vhd
-- Projeto : Experiencia 01 - Primeiro Contato com VHDL
-- Descrição : contador binario hexadecimal (modulo 16)
-- similar ao Cl 74163
-- Revisoes :
-- Data Versao Autor Descrição
-- 29/12/2020 1.0 Edson Midorikawa criacao
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.numeric std.all;
entity contador 163 is -- entidade principal
port (
clock : in std logic; -- sinais de entrada
clr: in std logic;
Id: in std logic;
ent : in std logic;
enp: in std logic;
D: in std logic vector (3 downto 0);
Q : out std logic vector (3 downto 0); -- sinais de saída
rco: out std logic
);
end contador 163;
architecture comportamental of contador 163 is -- declaração da arquitetura
signal IQ: integer range 0 to 15;
```

```
process (clock,ent,IQ) -- inicio do process do circuito
begin
if clock'event and clock='1' then
-- as mudanças no circuito ocorrem com o clock em 1
if clr='0' then IQ <= 0;
-- caso o sinal clear seja 0, a contagem é reiniciada
elsif Id='0' then IQ <= to integer(unsigned(D));
-- caso o sinal load seja 0, a entrada D é carregada
elsif ent='1' and enp='1' then
-- ambos os sinais de controle precisam estar em 1
-- para que a contagem seja realizada
if IQ=15 then IQ <= 0;
-- caso chegue no final da contagem, volta p/ 0
else IQ \le IQ + 1;
-- caso contrário, soma-se 1 no contador
end if:
else IQ <= IQ:
-- caso um dos dois sinais de controle não esteja em nível
-- lógico alto, o contador permanece em seu estado atual
end if;
end if;
if IQ=15 and ent='1' then rco <= '1';
-- caso o contador tenha chegado no final, rco assume valor 1
else rco <= '0';
end if:
Q <= std logic vector(to unsigned(IQ, Q'length));
-- a saída Q recebe o valor do sinal utilizado para a contagem
end process; -- fim do process
end comportamental; -- fim da arquitetura
```

```
-- Arquivo : comparador 85.vhd
-- Projeto : Experiencia 02 - Um Fluxo de Dados Simples
_____
-- Descricao : comparador binario de 4 bits
           similar ao CI 7485
           baseado em descricao criada por Edson Gomi (11/2017)
_____
-- Revisoes:
     Data Versao Autor Descricao
     02/01/2021 1.0 Edson Midorikawa criacao
library ieee;
use ieee.std_logic_1164.all;
entity comparador 85 is -- declaração da entidade do comparador
 port ( -- entradas
     i A3: in std logic;
     i B3: in std logic;
     i_A2 : in std_logic;
     i_B2 : in std_logic;
     i A1 : in std logic;
     i B1 : in std logic;
     i A0 : in std logic;
     i B0 : in std logic;
     i AGTB: in std logic;
     i ALTB: in std logic;
     i AEQB: in std logic;
     -- saidas
```

```
o AGTB: out std logic;
      o ALTB: out std logic;
      o AEQB: out std_logic
 );
end entity comparador 85;
architecture dataflow of comparador 85 is -- inicio da arquitetura do comparador
 -- sinais intermediarios que comparam A e B sem levar em consideracao as
entradas de cascateamento
signal agtb : std logic;
 signal aegb: std logic;
 signal altb : std logic;
begin
 -- equacoes dos sinais: pagina 462, capitulo 6 do livro-texto
 -- Wakerly, J.F. Digital Design - Principles and Practice, 4th Edition
 -- veja tambem datasheet do CI SN7485 (Function Table)
 agtb <= (i A3 and not(i B3)) or
      (not(i A3 xor i B3) and i A2 and not(i B2)) or
      (not(i A3 xor i B3) and not(i A2 xor i B2) and i A1 and not(i B1)) or
      (not(i A3 xori B3) and not(i A2 xori B2) and not(i A1 xori B1) and
i A0 and not(i B0));
 -- checa se a > b
 aeqb <= not((i A3 xori B3) or (i A2 xori B2) or (i A1 xori B1) or (i A0 xor
i B0));
 -- checa se a = b
 altb <= not(agtb or aegb);
 -- checa se a < b
 o AGTB <= agtb or (aeqb and (not(i AEQB) and not(i ALTB)));</p>
 o ALTB <= altb or (aegb and (not(i AEQB) and not(i AGTB)));
 o AEQB <= aeqb and i AEQB;</pre>
 -- nas saidas, são levadas em consideração as entradas de cascateamento
para obter um resultado final
end architecture dataflow; -- fim da arquitetura
```

```
--descrição do fluxo de dados
      library ieee;
      use ieee.std_logic_1164.all;
      entity circuito exp2 is
         port (
           clock: in std logic;
           reset: in std logic;
           enable: in std logic;
           chaves: in std logic vector (3 downto 0);
           igual: out std logic;
           db contagem : out std logic vector (3 downto 0)
         );
      end entity circuito exp2;
      architecture estrutural of circuito exp2 is
         component contador 163 is
           port (
           clock: in std_logic;
           clr: in std logic;
           ld : in std logic;
           ent : in std logic;
           enp : in std logic;
           D: in std logic vector (3 downto 0);
           Q : out std logic vector (3 downto 0);
           rco : out std logic
        );
         end component;
         component comparador 85 is
           port ( -- entradas
             i A3: in std logic;
             i B3: in std logic;
             i A2 : in std logic;
             i B2 : in std logic;
             i A1 : in std_logic;
```

i_B1 : in std_logic; i_A0 : in std_logic;

```
i B0: in std logic;
    i AGTB: in std logic;
    i ALTB: in std logic;
    i AEQB: in std logic;
    -- saidas
    o AGTB : out std_logic;
    o ALTB: out std logic;
    o AEQB: out std logic
end component;
signal rco out, less, great, enable in, reset baixo: std logic;
signal contador out : std logic vector (3 downto 0);
begin
    reset baixo<=reset;
  contador: contador_163 port map (
    clock => clock,
    clr => not reset baixo,
    Id => '1',
    ent => enable in,
    enp =>enable in,
    D => "0000",
    Q => contador_out,
    rco => rco out
  );
           enable in<=enable;
           db contagem <= contador out;
  comparador: comparador_85 port map (
    i A3 =>contador out(3),
      i B3 => chaves(3),
      i A2 =>contador out(2),
      i B2 => chaves(2),
      i A1 =>contador out(1),
      i B1 => chaves(1),
      i A0 =>contador out(0),
      i B0 => chaves(0),
      i AGTB =>'0',
      i ALTB => '0',
      i AEQB => '1',
      -- saidas
      o AGTB =>less,
```

```
o ALTB =>great,
        o AEQB => igual
    );
  end architecture;
4.2) Plano de testes para o circuito
Caso inicial:
      Entradas: clock=0,reset=0, enable=0, chaves =0,
       Aguardar uma subida de clock
      Saídas esperadas: db contagem=0, igual=0
Caso 1:
      Entradas: clock=0,reset=0, enable=1, chaves =3,
      Aguardar 3 subidas de clock
      Saídas esperadas: db contagem=3, igual=1
Caso 2:
      Entradas: clock=1,reset=0, enable=0, chaves =3,
      Aguardar 3 subidas de clock
      Saídas esperadas: db contagem=3, igual=1
Caso 3:
      Entradas: clock=1,reset=0, enable=1, chaves =3,
      Aguardar 2 subidas de clock
      Saídas esperadas: db contagem=5, igual=0
Caso 4:
      Entradas: clock=0,reset=1, enable=1, chaves =0,
      Aguardar 1 subida de clock
      Saídas esperadas: db contagem=0, igual=1
Caso 5:
      Entradas: clock=1,reset=0, enable=1, chaves =10,
      Aguardar 4 subidas de clock
      Saídas esperadas: db contagem=4, igual=0
Caso 6:
      Entradas: clock=0,reset=1, enable=1, chaves =0,
      Aguardar 1 subidas de clock
      Saídas esperadas: db contagem=0, igual=1
```


Entradas: clock=0,reset=0, enable=1, chaves =10,

Saídas esperadas: db contagem=10, igual=1


Aguardar 10 subidas de clock

Caso 7:

4.3) Simulação do circuito "circuito_exp2"




4.4) Simulação do circuito "circuito_exp2" com a função maior ou igual (desafio)




4.5) Descrição do comportamento do circuito

O circuito faz uma contagem até um valor desejado. Esse valor é dado pela entrada "chaves", levando a saída "igual" para um nível lógico alto quando a contagem chegar ao valor desejado. O valor atual da contagem é dado pela saída db_contagem. A entrada enable habilita o componente e a entrada reset reinicia a contagem.


5) Demonstração do Funcionamento dos Circuitos 5.1) Circuito "circuito_exp2"




Condições iniciais - O LED da esquerda está aceso pois o valor do contador é igual ao de "chaves" (0000).




Enable ativado e valor de "chaves" setado para 0011.




Botão de clock pressionado - a contagem prossegue (0001).




Botão de clock pressionado - a contagem prossegue (0010).




Após mais um pulso de clock, a contagem atinge o valor de "chaves" (0011) e o LED da esquerda se acende, indicando que o valor do contador é igual ao setado.




Enable é desligado.



Após mais um pulso de clock, nada ocorre, visto que o valor de enable é 0.




O valor de reset é trocado para 1.




"chaves" é setado para 0000 e após 1 pulso de clock, o contador é zerado e o LED da esquerda acende, indicando que os valores são iguais.


5.2) Circuito "circuito_exp2" com a função maior ou igual (desafio)




"chaves" setado para 0011 e enable ligado.



Após 1 pulso de clock, o contador assume valor 0001.



Após 2 pulsos de clock, o contador chega no valor de "chaves" e tanto o primeiro LED da esquerda para a direita quando o segundo acendem (o primeiro indica se os valores são iguais, o segundo indica se o valor do contador é maior ou igual o de "chaves").



Após mais um pulso de clock, o valor do contador é 0100 e o segundo LED da esquerda para a direito continua aceso, visto que o valor do contador é maior do que 0011.

6) Resultados Alcançados

5.1) Pontos Positivos

Nosso planejamento se mostrou efetivo e conseguimos realizar a experiência sem grandes dificuldades. Quando alguma dificuldade apareceu, foi facilmente contornada e superada.

5.2) Pontos Negativos

Na fase de junção dos circuitos comparador e contador, houve um erro na descrição VHDL onde o sinal Reset foi definido como ativo em baixo. Este erro foi percebido antes da realização dos testes na FPGA e foi devidamente corrigido, como mostrado na simulação do item 4.3). Além disso notamos que o arquivo .qar criado para o projeto na nossa máquina de casa estava chamando diretórios diferentes do laboratório, o que foi corrigido e aprendemos com o erro a criar um caminho na nossa máquina igual ao usado em laboratório.

5.3) Lições Aprendidas

Nesta experiência, pudemos ver na prática aquilo que desde os primeiros momentos da disciplina de Laboratório Digital I já havia sido ressaltado pelos professores Edson Midorikawa e Reginaldo Arakaki: a importância de um bom planejamento antes de realizar qualquer atividade de engenharia. Como havíamos documentado todo o projeto do circuito (descrição VHDL, plano de testes e simulação), o erro que havíamos cometido foi muito mais facilmente localizado e corrigido.

Depois desta experiência ficou claro que todo bom projeto de engenharia, antes de ser um bom projeto, foi um bom planejamento.

7) Referências Técnicas

- 1. Apostila e apresentação da Experiência 2, disponibilizados no ambiente da disciplina PCS3635 no site E-disciplinas.
- 2. Datasheet do circuito integrado 74163.
- 3. Material sobre 74163 do livro Sistemas Digitais (Tocci).