

FUNKCIONALNA VERIFIKACIJA HARDVERA

Verifikacija NCC akceleratora: plan, okruženje i rezultati

Grupa: **y25-g10**

Prilog uz dokumentaciju predmeta Projektovanje složenih digitalnih sistema

1. Uvod i nivoi verifikacije

Predmet verifikacije je IP jezgro `ncc_accel` — hardverski akcelerator normalizovane unakrsne korelacije, projektovan i implementiran u okviru predmeta Projektovanje složenih digitalnih sistema. Jezgro je opisano u VHDL-u i verifikovano na nivou RTL-a golden podacima; ovaj dokument opisuje izgradnju verifikacionog okruženja u SystemVerilog/UVM metodologiji nad istim, nepromenjenim projektom.

Računsko jezgro `ncc_core` već je provereno na nivou RTL-a (golden skup $4 \times 4 / 2 \times 2$ i realni segment 90×90 , bit-tačno), pa se težište ovde pomera na **IP nivo** — na `ncc_accel` sa dva magistralna interfejsa: AXI4-Lite (S00, kontrolni registri) i AXI4-Full (S01, memorijski prostor). Integracioni nivo (`ncc_system`: dve instance jezgra i AXI interconnect) razmatra se tek po stabilizaciji okruženja na IP nivou.

2. Granice dopuštenog stimulusa

Dok je u stanju `S_IDLE`, modul `ncc_core` na uzlaznu ivicu signala start proverava četiri uslova nad dimenzijama. Provere su napisane kao VHDL tvrdnje sa nivoom ozbiljnosti `failure`. Ta četiri uslova mora da poštuje svaki softver koji upravlja jezgrom, pa i verifikaciono okruženje.

Oznaka	Uslov	Poruka pri kršenju
U1	$1 \leq \text{img_w} \leq 90$ i $1 \leq \text{img_h} \leq 90$	<code>img_w/img_h</code> van opsega 1..90
U2	$1 \leq \text{tmp_w} \leq 30$ i $1 \leq \text{tmp_h} \leq 30$	<code>tmp_w/tmp_h</code> van opsega 1..30
U3	$\text{tmp_w} \cdot \text{tmp_h} \leq 900$	$\text{tmp_w} * \text{tmp_h} > \text{MAX_TMP_PIX}$
U4	$\text{tmp_w} \leq \text{img_w}$ i $\text{tmp_h} \leq \text{img_h}$	sablon veci od slike

Tabela 1. Uslovi nad dimenzijama koje jezgro proverava pri pokretanju

Za verifikaciju to nije formalnost. Nivo ozbiljnosti `failure` obara **celu simulaciju**, a ne pojedinačni test. Iz toga slede tri pravila:

- Ograničenja randomizacije u klasi sekvencijalne stavke moraju garantovati U1–U4. Slučajno generisana dimenzija van opsega ne daje neuspeh testa nego rušenje regresije, čime se gubi i pokrivenost svih ostalih testova iz tog pokretanja.
- Ponašanje pri *nelegalnim* dimenzijama namerno se ne proverava. Tvrdnje žive samo u simulaciji — sinteza ih izbacuje, pa bi u hardveru prevelika dimenzija prošla kao tiho odsecanje bita. Proverava se, dakle, da li se ugovor poštuje, a ne šta se dešava kada se prekrši.
- Registri su 32-bitni, a jezgro čita samo donjih osam bita. Gornja 24 bita mogu se upisati i pročitati nazad, ali na rad jezgra ne utiču. Takav upis je sasvim legalan i zgodan za proveru „upisano jednako pročitano“, nezavisno od toga šta jezgro računa.

Signal `img_w` je tipa `unsigned(7 downto 0)`, pa sa magistrale prima bilo koju vrednost od 0 do 255. Vrednosti od 91 do 255 fizički se mogu upisati u registar, ali ih jezgro odbija tvrdnjom U1. Granicu, dakle, ne postavlja širina registra nego ugovor.

3. Kontrolni registri (AXI4-Lite, S00)

Adresna magistrala interfejsa S00 široka je šest bita ($C_S00_AXI_ADDR_WIDTH = 6$), uz $ADDR_LSB = 2$ i $OPT_MEM_ADDR_BITS = 3$, što daje šesnaest registara u opsegu 0x00–0x3C.

Adresa	Registar	Naziv	Ponašanje
0x00	slv_reg0	REG_IMG_W	bitovi 7:0 vode na img_w
0x04	slv_reg1	REG_IMG_H	bitovi 7:0 vode na img_h
0x08	slv_reg2	REG_TMP_W	bitovi 7:0 vode na tmp_w
0x0C	slv_reg3	REG_TMP_H	bitovi 7:0 vode na tmp_h
0x30	slv_reg12	REG_CTRL	upis sa WDATA(0)='1' daje impuls start i briše done_sticky
0x34	slv_reg13	REG_STATUS	bit 0 = done_sticky, bit 1 = busy; samo za čitanje

Tabela 2. *Registri interfejsa S00 koje jezgro stvarno koristi*

Pokretanje jezgra tokom rada nije ni na koji način zaštićeno. Uslov za generisanje impulsa start glasi $wr_beat='1'$ and $mem_logic="1100"$ and $WDATA(0)='1'$, bez provere signala busy. Upis u REG_CTRL dok jezgro radi zato istovremeno generiše impuls koji ncc_core zanemaruje (jer nije u stanju S_IDLE) i **briše zastavicu** done_sticky. Reč je o stvarnom, dosad neproverenom ponašanju i o prioritetnoj meti plana (test T7 u tabeli 4).

4. Memorijski prostor (AXI4-Full, S01)


Adresna magistrala interfejsa S01 široka je sedamnaest bita, što daje prostor od 128 KB. Modul `mem_subsystem` dekodira region iz bitova 16:15, a adresu reči iz bitova 14:2 — dakle jedan piksel po 32-bitnoj reči.

Region	Bitovi 16:15	Pomeraj	Memorija	U upotrebi	Pristup
Slika	00	+0x00000	8192×8	8100	čitanje i upis
Šablon	01	+0x08000	1024×8	900	čitanje i upis
Rezultat	10	+0x10000	8192×32	8100	samo čitanje
Nemapirano	11	+0x18000	—	—	čita nule

Tabela 3. *Regioni memorijskog prostora S01*

5. Struktura verifikacionog okruženja

Okruženje prati uobičajenu UVM hijerarhiju. Test na vrhu gradi okruženje, a okruženje sadrži dva agenta — po jedan za svaki magistralni interfejs — zajedno sa komponentom za proveru rezultata i kolektorom pokrivenosti. Oba agenta imaju istu unutrašnju građu, pa se razlikuju samo po protokolu koji opslužuju.



Slika 1. Hijerarhija verifikacionog okruženja. Drajveri pobuđuju DUT kroz virtuelne interfejse, dok monitori isti saobraćaj pasivno rekonstruišu i prosleđuju komponenti za proveru i kolektoru pokrivenosti transakcionim putem.

Ključna osobina ovakve podele jeste da komponenta za proveru ne prima ništa neposredno od pobude. Sve što zna stiže preko monitora, pa se isto okruženje može upotrebiti i nad dvema instancama jezgra u integrisanom sistemu, bez izmena.

6. Zahtev na drajver izveden iz izvornog koda

Upisni automat interfejsa S00 strogo je dvofazan. U stanju waddr spreman je samo adresni kanal (AWREADY='1', WREADY='0'), a tek po prihvatanju adrese, u stanju wdata, spreman je kanal podataka (AWREADY='0', WREADY='1'). Ta dva signala nikada se ne postavljaju u istom taktu.

Takav raspored nije slučaj — njime je ispravljena ranije otkrivena protokolska greška, zbog koje je slave prihvatao podatak pre nego što je primio adresu. Odatle sledi obavezan zahtev na drajver: kanali AW, W i B moraju se voditi kao tri nezavisne niti, uz zadržavanje signala wVALID sve dok ne stigne WREADY. Čeka li drajver na oba signala odjednom, blokira se zauvek; to se i praktično videlo pri prvoj probi mešovitoj jezika, kada je test prekinuo tek nadzorni brojač. Podrška za redosled u kome podatak prethodi adresi zato nije stvar stila nego uslov da taj scenario uopšte prođe.

7. Matrica testova

Oznaka **D** označava usmereni test, a **R** test sa ograničenom slučajnom pobudom.

Br.	Funkcija	Tip	Konkretna pobuda	Cilj pokrivenosti
T1	Upis i čitanje registara S00	D+R	svih šest korišćenih registara; slučajna vrednost	svaka adresa, oba smera
T2	Neupotrebljeni registri	R	slv_reg4-11, 14, 15	bin „scratch“
T3	Redosled AW/W na S00	D+R	tri scenarija; raspodela 2 : 2 : 1	ukrštanje redosled × region
T4	Redosled AW/W na S01	D+R	ista tri scenarija	ukrštanje redosled × region
T5	Paketni prenos na S01	D+R	dužine 1, 2, 3, 16 i 256; WSTRB 0xF, 0x1, 0x3, 0x9	bins po dužini paketa
T6	Sled start – busy – done	D	90×90 / 25×15, čitanje statusa u tri trenutka	ukrštanje start × busy
T7	Pokretanje tokom rada	D	upis u REG_CTRL dok je busy= '1'	bin (start=1, busy=1)
T8	Rezultat, veliki golden skup	D	90×90 / 25×15; vrh 0x80000000 na (32, 14)	—
T9	Rezultat, mali golden skup	D	4×4 / 2×2, svih devet pozicija	—
T10	Rezultat, slučajne dimenzije	R	slika 8–90, šablon 2–30, uz U3 i U4	bins dimenzija
T11	Šablon jednak slici	D	30×30 / 30×30, mapa rezultata 1×1	bin najmanje mape
T12	Najveći dopušteni šablon	D	90×90 / 30×30, tačno 900 piksela	bin najvećeg šablona
T13	Region rezultata je samo za čitanje	D	upis na +0x10000, pa čitanje	bin upisa u region 10
T14	Aliasiranje šablona	D	upis na +0x08000 i +0x09000	bin aliasa
T15	Nemapirani region	D	čitanje sa +0x18000	bin regiona 11

Tabela 4. Matrica funkcija za verifikaciju

Regresija pokreće svaki slučajni test sa dvadeset različitih početnih vrednosti generatora; usmereni testovi idu sa jednom, jer im slučajnost ne menja pobudu. Testovi T8 i T10 izvode pun proračun i traju minutima po pokretanju — oko 2,4 miliona taktova — pa se drže u zasebnoj, sporoj listi. Brza lista, koja obuhvata preostale testove, mora da se izvrši u sekundama, jer se jedino tako može pokretati posle svake izmene.

8. Plan pokrivenosti

Pokrivenost se uzorkuje isključivo iz monitora, nikada iz drajvera. Uzorkovanje iz drajvera merilo bi svojstva pobude, a ne ponašanje projekta, i davalo bi lažno visoke brojeve.

```
covergroup cg_dimenzije
  img_w : bins {1, [2:44], 45, [46:89], 90}
  img_h : isti raspored
  tmp_w : bins {1, [2:14], 15, [16:29], 30}
  tmp_h : isti raspored
  cross img_w x tmp_w    uz ignore_bins (tmp_w > img_w)    -- U4 ih cini nedostiznim

covergroup cg_kontrola
  start : bins {0, 1}      busy : bins {0, 1}      done : bins {0, 1}
  cross start x busy      -- bin (1,1) je test T7
  cross start x done      -- pokretanje brise zastavicu done_sticky

covergroup cg_axi
  redosled : bins {AW_FIRST, W_FIRST, SIMUL}
  region   : bins {S00, S01_slika, S01_sablon, S01_rezultat, S01_nemapirano}
  cross redosled x region -- petnaest kombinacija, sredisnji cilj plana
  burst_len : bins {1, 2, [3:15], [16:255], 256}
  wstrb     : bins {0xF, 0x1, 0x3, 0x9}
```

Cilj je potpuna pokrivenost ukrštanja redosleda i regiona, jer upravo to ukrštanje pogađa ispravljenu protokolsku grešku; ukupna pokrivenost treba da bude najmanje 90 %. Uz svaki nepokriven bin mora stajati razlog — nepokrivenost bez objašnjenja čita se kao propust, a ne kao odluka.

11. Realizovano okruženje

U ovom poglavlju opisano je okruženje koje je napravljeno na osnovu plana iz prethodnih poglavlja. Tabela 5 daje pregled izvornih datoteka i njihovog sadržaja.

Datoteka	Sadržaj
src/ncc_verif_pkg.sv	zajednički tipovi: redosled AW/W, regioni S01, adrese registara
src/interfaces/axi_lite_if.sv, axi_full_if.sv	interfejsi sa blokovima takta za drajver i monitor; SVA protokolske tvrdnje
src/axil_agent/*.sv	agent S00: ncc_reg_item, sekvencer, drajver, monitor, konfiguracija
src/axif_agent/*.sv	agent S01: ncc_mem_item, paketni drajver, monitor, konfiguracija
src/ref_model/ncc_ref_pkg.sv	bihevioralni referentni model NCC ² , bit-tačan, bez DPI-a
src/env/*.sv, src/sequences/*.sv	ncc_env, virtuelni sekvencer, ncc_scoreboard, ncc_coverage, sekvence
tests/*.sv	devet testova, od provere interfejsa do slučajnog testa
tb/tb_top.sv	takt, reset, instanca DUT-a, prosleđivanje interfejsa kroz uvm_config_db
sim/*.sh	common.sh, build.sh, run_one.sh, regress.sh, coverage.sh i njihovi parovi za xrun

Tabela 5. Izvorne datoteke verifikacionog okruženja

Pored komponenata sa slike 1, u oba interfejsa stoje SVA tvrdnje: stabilnost VALID signala i sadržaja do READY na svim kanalima, BVALID tek posle WLAST, i invarijanta `!(awready && wready)`. Poslednja je ispravka AW/W greške iz poglavlja 6 zapisana u izvršnom obliku: ako se oba signala ikada podignu u istom taktu, greška se vratila. Pošto su tvrdnje u interfejsima, važe u svakom testu, i u onima koji o njima ne znaju ništa.

Scoreboard sluša isključivo monitore. Od onoga što je viđeno na magistrali gradi senku memorija slike i šablona, na upis u REG_CTRL poziva referentni model i poredi svaku pročitano reč regiona rezultata sa predikcijom. Ako na kraju testa nije izvršio nijedno poređenje, prijavljuje grešku. Scoreboard koji ništa nije uporedio nije dokaz ispravnosti.

12. Rezultati regresije (Vivado XSim 2025.2)

Regresija se pokreće jednom komandom, `./sim/regress.sh` sve. Elaboracija se radi jednom za celu regresiju, a svaki test se zatim pokreće iz istog snimka. Test prolazi ako se završi bez ijedne greške (UVM_ERROR, UVM_FATAL, pad SVA tvrdnje) i ako log sadrži završni UVM izveštaj. Druga provera postoji zato što bez nje skripta ne razlikuje test bez grešaka od testa koji se uopšte nije pokrenuo.

Test	Seed	Slika / šablon	Sim. vreme	Poređenja	Pokr.	Trajanje	Ishod
<i>brza lista</i>							
ncc_vif_test	1	—	0,3 µs	—	—	3 s	PASS
ncc_axil_smoke_test	1	—	0,5 µs	7*	—	3 s	PASS
ncc_axil_agent_test	1	—	0,5 µs	14*	—	3 s	PASS
ncc_axif_smoke_test	1	—	1,3 µs	6*	—	3 s	PASS
ncc_smoke_test	1	4×4 / 2×2	11,8 µs	9	56,0 %	3 s	PASS
<i>spora lista</i>							
ncc_cov_test	1	8 skupova	765,5 µs	8	95,1 %	40 s	PASS
ncc_dim_sweep_test	1	19 skupova	875,6 µs	8	76,0 %	44 s	PASS
<i>slučajna lista</i>							
ncc_random_test	1	16×18 / 1×2	323,5 µs	272	61,4 %	18 s	PASS
ncc_random_test	2	5×11 / 4×1	29,1 µs	22	57,8 %	5 s	PASS
ncc_random_test	3	18×3 / 2×3	23,6 µs	17	59,6 %	4 s	PASS
ncc_random_test	4	21×13 / 2×4	253,8 µs	200	57,8 %	14 s	PASS
ncc_random_test	5	8×18 / 2×3	141,2 µs	112	58,2 %	10 s	PASS
ncc_random_test	6	13×10 / 4×1	123,7 µs	100	58,2 %	8 s	PASS
ncc_random_test	7	19×12 / 3×3	217,7 µs	170	60,0 %	13 s	PASS
ncc_random_test	8	6×5 / 6×4	6,7 µs	2	59,1 %	4 s	PASS
ncc_random_test	9	18×18 / 5×1	311,7 µs	252	59,1 %	17 s	PASS
ncc_random_test	10	18×6 / 1×3	89,3 µs	72	58,7 %	7 s	PASS
ncc_random_test	11	17×14 / 5×3	211,0 µs	156	57,8 %	13 s	PASS
ncc_random_test	12	13×18 / 6×3	178,0 µs	128	58,7 %	11 s	PASS
ncc_random_test	13	7×23 / 5×3	88,7 µs	63	58,7 %	7 s	PASS
ncc_random_test	14	11×18 / 1×5	191,4 µs	154	60,0 %	12 s	PASS
ncc_random_test	15	13×14 / 6×2	139,2 µs	104	58,2 %	9 s	PASS
ncc_random_test	16	21×23 / 4×3	493,4 µs	378	59,6 %	26 s	PASS
ncc_random_test	17	6×16 / 2×4	84,0 µs	65	58,2 %	7 s	PASS
ncc_random_test	18	18×23 / 6×1	373,2 µs	299	57,8 %	20 s	PASS
ncc_random_test	19	17×9 / 3×5	103,5 µs	75	55,1 %	8 s	PASS
ncc_random_test	20	22×24 / 3×3	559,6 µs	440	59,6 %	29 s	PASS
Ukupno: 27 pokretanja				3106	100 %	341 s	27 / 0

Tabela 6. Puna regresija, 5. septembar 2026, 14:33

* Testovi agenata nemaju scoreboard. Broj označava provere „upisano jednako pročitano“ (S00, S01), odnosno transakcije koje je monitor rekonstruisao (ncc_axil_agent_test). Kolona „Pokr.“ je pokrivenost jednog pokretanja kako je javlja ncc_coverage; zbirni red je spojena pokrivenost svih 23 baze (poglavlje 13).

Svih 27 pokretanja završilo se sa nula upozorenja, nula grešaka i nula fatalnih poruka. Scoreboard je ukupno uporedio **3106 vrednosti mape rezultata** sa referentnim modelom i nije našao nijedno neslaganje. Najveći deo tih poređenja (3081) potiče iz slučajnog testa, u kome se svaki seed završava potpunim čitanjem mape. Ispis jednog pokretanja izgleda ovako (ncc_smoke_test):

```
@ 345000: [SMOKE] slika i sablon upisani u S01
@ 515000: [SB] predikcija spremna: slika 4x4, sablon 2x2, mapa 9 vrednosti
@ 515000: [SMOKE] CTRL.start postavljen
@ 11715000: [SMOKE] done_sticky postavljen
@ 11815000: [SMOKE] rezultat[0] (u=0, v=0) = 0x7fd2e248
@ 11815000: [SMOKE] rezultat[4] (u=1, v=1) = 0x80000000
@ 11815000: [SMOKE] rezultat[8] (u=2, v=2) = 0x603b88fe
@ 11815000: [SMOKE] ceo put kroz DUT prosao: S01 -> S00 -> start -> done -> rezultat
@ 11815000: [SB] 9 poredjenja, 0 neslaganja
@ 11815000: [COV] pokrivenost: dimenzije 17.1%, kontrola 90.0%, AXI 61.0%, ukupno 56.0%
--- UVM Report Summary ---
UVM_INFO : 22 UVM_WARNING : 0 UVM_ERROR : 0 UVM_FATAL : 0
```

Šablon u ovom testu je doslovno prozor slike na poziciji (1, 1), pa tamo mora stajati tačno 0x80000000 ($NCC^2 = 1$, u formatu Q1.31), a na svih ostalih osam pozicija strogo manje.

Test agenta S00 izmerio je redosled na samoj magistrali, po trenutku postavljanja VALID signala: AW_FIRST=2, W_FIRST=3, SIMUL=2, tačno onako kako je sekvenca zadala. Test agenta S01 proverio je pakete dužine 1, 2, 3 i 16, a ncc_cov_test i dužinu od 256, uz sva tri redosleda.

13. Funkcionalna pokrivenost

Pokrivenost se meri preko cele regresije, a ne po testu. Svako pokretanje ostavlja svoju bazu, a ./sim/coverage.sh ih spaja alatom xcrng. U spajanju su 23 baze: ncc_smoke_test, obe spore i 20 slučajnih. Testovi agenata ne instanciraju ncc_env i zato nemaju bazu. Zaglavlje izveštaja navodi „Number of Tests: 1“, jer xcrng spojene baze broji kao jedno pokretanje.

Grupa	Tačka / ukrštanje	Bin-ova	Pokriveno	%
cg_dimenzije	cp_img_w	5	5	100
	cp_img_h	5	5	100
	cp_tmp_w	5	5	100
	cp_tmp_h	5	5	100
	x_img_tmp (bez nedostižnih)	19	19	100
cg_kontrola	cp_start	2	2	100
	cp_busy	2	2	100
	cp_done	2	2	100
	x_start_busy	4	4	100
	x_start_done	4	4	100
cg_axi	cp_order	3	3	100
	cp_region	5	5	100
	cp_len	5	5	100
	cp_strb	4	4	100
	x_order_region	15	15	100
Ukupno (Coverage Score)		90	90	100

Tabela 7. *Spojena pokrivenost po tačkama*

Središnji cilj plana bilo je ukrštanje redosleda AW/W i regiona, jer ono pogađa ispravljenu protokolsku grešku. Tabela 8 daje broj pogodaka po svakom od petnaest bin-ova.

Redosled	S00	S01 slika	S01 šablon	S01 rezultat	S01 nemapirano	Ukupno
AW_FIRST	109	49	56	28	39	281
W_FIRST	114	17	10	1	1	143
SIMUL	98	12	5	1	1	117

Tabela 8. *Ukrštanje x_order_region, broj pogodaka po bin-u*

14. Dvostruka simulacija: Vivado XSim i Cadence Xcelium

Ista regresija, sa istim spiskom testova, istim redosledom i istom proverom PASS/FAIL, pokrenuta je na oba simulatora. Skripta regress.sh prima SIM=xsim ili SIM=xrun; razlikuje se samo koji par skripti za elaboraciju i pokretanje se poziva.

	Vivado XSim 2025.2	Cadence Xcelium 19.03
Testovi	27 prošlo, 0 palo	27 prošlo, 0 palo
Trajanje regresije	341 s	67 s
Elaboracija	xvhdl -2008, xvlog -sv, xelab	xrun -elaborate -v200x -relax -uvm
UVM	1.2 (uz Vivado)	CDNS-1.1d (uz Xcelium)

Tabela 9. *Ishod regresije na dva simulatora*

Isto okruženje radi na oba simulatora bez izmena u SystemVerilog kodu i sa istim ishodom, a Xcelium je regresiju izvršio oko pet puta brže.

15. Nalazi verifikacije

Nalazi su podeljeni po tome gde se greška nalazila: u DUT-u ili u okruženju.

Br.	Nalaz	Gde	Kako je otkriven	Test / provera
N1	Rezultati se čitaju samo preko S01	DUT (S00)	čitanje RTL-a	poglavlje 3
N2	Start dok je jezgro zauzeto briše <code>done_sticky</code>	DUT (S00)	čitanje RTL-a	T7, bin (1,1)
N3	Ponašanje memorijskog interfejsa S01	DUT (S01)	čitanje RTL-a	T13, T14, T15
N4	Paket duži od 256 beat-ova	okruženje (pobuda)	regresija, 6 od 20 seed-ova	ncc_random_test

Tabela 11. Pregled nalaza

N1 — Registarska mapa

Adresni prostor interfejsa S00 širok je šest bita, pa je najviša adresa registra 0x3C. Mapa rezultata ne čita se preko kontrolnih registara, nego isključivo preko S01, iz regiona rezultata (+0x10000). Registri `slv_reg4` i `slv_reg5` (0x10 i 0x14) mogu da se upišu i pročitaju, ali nisu povezani sa jezgrom i ne utiču na njegov rad.

N2 — Pokretanje tokom rada

Upis u `REG_CTRL` dok jezgro radi nije blokiran. Generiše se impuls `start`, koji jezgro zanemaruje jer nije u stanju `S_IDLE`, ali se pri tome briše zastavica `done_sticky`. Softver zato ne sme da upisuje u `CTRL` pre nego što pročitati da je prethodna obrada završena. Scenario je proveren u testu `ncc_cov_test` na skupu $60 \times 2 / 20 \times 2$: posle ponovnog upisa dok je `busy=1`, jezgro je normalno završilo obradu i postavilo `done_sticky`.

N3 — Ponašanje memorijskog interfejsa S01

Interfejs S01 ima četiri osobine koje ne zavise od samog NCC proračuna. Region rezultata je samo za čitanje: upis se zanemaruje, a odgovor na magistrali je ipak `OKAY`. Memorija šablona koristi samo donjih deset bita adrese reči, pa se adrese koje se razlikuju za 1024 reči preslikavaju na istu lokaciju. Pri čitanju slike i šablona gornja 24 bita su nule, dok region rezultata vraća punu 32-bitnu reč. Nemapirani region vraća nule umesto odgovora `DECERR`.

Nule u gornja 24 bita i čitanje nemapiranog regiona proveravaju se eksplicitno, dok su upis u region rezultata i preslikavanje adresa šablona pobuđeni u testu pokrivenosti. Proveren je i signal `WSTRB`: upis sa spuštenim bitom 0 ne menja memoriju, jer je `mem_we_o <= wr_beat and S_AXI_WSTRB(0)`.

N4 — Granica od 256 beat-ova

Slučajni test je u prvoj verziji padao za šest od dvadeset seed-ova. Sekvenca je celu sliku slala kao jedan AXI paket, a paket može imati najviše 256 beat-ova; svi seed-ovi koji su pali imali su sliku veću od 256 piksela. Greška je bila u pobudi, ne u DUT-u, i ispravljena je deljenjem prenosa na pakete koji poštuju

granicu od 256 beat-ova i granicu od 4 KB. Ovaj nalaz pokazuje zašto se slučajni test pokreće sa više seed-ova: sa jednim, manjim ulazom greška ne bi bila primećena.

17. Zaključak

Verifikacija `ncc_accel` zatvorena je na IP nivou. Svih 27 pokretanja regresije prolazi na oba simulatora, Vivado XSim i Cadence Xcelium; u XSim-u bez ijednog UVM upozorenja. Scoreboard je uporedio 3106 vrednosti rezultata sa referentnim modelom bez ijednog neslaganja. Funkcionalna pokrivenost iznosi 100 % u sve tri grupe, uključujući ukrštanje redosleda AW/W i regiona, koje cilja ranije ispravljenu protokolsku grešku, a SVA tvrdnja u interfejsu čuva da se ta greška ne vrati.

Pored potvrde da DUT radi ispravno, verifikacija je dala četiri konkretna nalaza. Tri se odnose na ponašanje DUT-a koje softver mora da poštuje: raspored registara i memorije, brisanje zastavice `done_sticky` pri ponovnom pokretanju i osobine memorijskog interfejsa S01. Četvrti je greška u pobudi, koju je otkrila regresija sa više seed-ova.