

FUNKCIONALNA VERIFIKACIJA HARDVERA

Verifikacioni plan i struktura verifikacionog okruženja za NCC akcelerator

Grupa: **y25-g10**

Prilog uz dokumentaciju predmeta Projektovanje složenih digitalnih sistema

1. Uvod i nivoi verifikacije

Predmet verifikacije je IP jezgro `ncc_accel` — hardverski akcelerator normalizovane unakrsne korelacije, projektovan i implementiran u okviru predmeta Projektovanje složenih digitalnih sistema. Jezgro je opisano u VHDL-u i verifikovano na nivou RTL-a golden podacima; ovaj dokument opisuje izgradnju verifikacionog okruženja u SystemVerilog/UVM metodologiji nad istim, nepromenjenim projektom.

Računsko jezgro `ncc_core` već je provereno na nivou RTL-a (golden skup $4 \times 4 / 2 \times 2$ i realni segment 90×90 , bit-tačno), pa se težište ovde pomera na **IP nivo** — na `ncc_accel` sa dva magistralna interfejsa: AXI4-Lite (S00, kontrolni registri) i AXI4-Full (S01, memorijski prostor). Integracioni nivo (`ncc_system`: dve instance jezgra i AXI interconnect) razmatra se tek po stabilizaciji okruženja na IP nivou.

2. Granice dopuštenog stimulusa

Dok je u stanju `S_IDLE`, modul `ncc_core` na uzlaznu ivicu signala start proverava četiri uslova nad dimenzijama. Provere su napisane kao VHDL tvrdnje sa nivoom ozbiljnosti `failure`. Ta četiri uslova mora da poštuje svaki softver koji upravlja jezgrom, pa i verifikaciono okruženje.

Oznaka	Uslov	Poruka pri kršenju
U1	$1 \leq \text{img_w} \leq 90$ i $1 \leq \text{img_h} \leq 90$	<code>img_w/img_h</code> van opsega 1..90
U2	$1 \leq \text{tmp_w} \leq 30$ i $1 \leq \text{tmp_h} \leq 30$	<code>tmp_w/tmp_h</code> van opsega 1..30
U3	$\text{tmp_w} \cdot \text{tmp_h} \leq 900$	$\text{tmp_w} * \text{tmp_h} > \text{MAX_TMP_PIX}$
U4	$\text{tmp_w} \leq \text{img_w}$ i $\text{tmp_h} \leq \text{img_h}$	sablon veci od slike

Tabela 1. *Uslovi nad dimenzijama koje jezgro proverava pri pokretanju*

Za verifikaciju to nije formalnost. Nivo ozbiljnosti `failure` obara **celu simulaciju**, a ne pojedinačni test. Iz toga slede tri pravila:

- Ograničenja randomizacije u klasi sekvencijalne stavke moraju garantovati U1–U4. Slučajno generisana dimenzija van opsega ne daje neuspeh testa nego rušenje regresije, čime se gubi i pokrivenost svih ostalih testova iz tog pokretanja.
- Ponašanje pri *nelegalnim* dimenzijama namerno se ne proverava. Tvrdnje žive samo u simulaciji — sinteza ih izbacuje, pa bi u hardveru prevelika dimenzija prošla kao tiho odsecanje bita. Proverava se, dakle, da li se ugovor poštuje, a ne šta se dešava kada se prekrši.
- Registri su 32-bitni, a jezgro čita samo donjih osam bita. Gornja 24 bita mogu se upisati i pročitati nazad, ali na rad jezgra ne utiču. Takav upis je sasvim legalan i zgodan za proveru „upisano jednako pročitano“, nezavisno od toga šta jezgro računa.

Signal `img_w` je tipa `unsigned(7 downto 0)`, pa sa magistrale prima bilo koju vrednost od 0 do 255. Vrednosti od 91 do 255 fizički se mogu upisati u registar, ali ih jezgro odbija tvrdnjom U1. Granicu, dakle, ne postavlja širina registra nego ugovor.

3. Kontrolni registri (AXI4-Lite, S00)

Adresna magistrala interfejsa S00 široka je šest bita ($C_S00_AXI_ADDR_WIDTH = 6$), uz $ADDR_LSB = 2$ i $OPT_MEM_ADDR_BITS = 3$, što daje šesnaest registara u opsegu 0x00–0x3C.

Adresa	Registar	Naziv	Ponašanje
0x00	slv_reg0	REG_IMG_W	bitovi 7:0 vode na img_w
0x04	slv_reg1	REG_IMG_H	bitovi 7:0 vode na img_h
0x08	slv_reg2	REG_TMP_W	bitovi 7:0 vode na tmp_w
0x0C	slv_reg3	REG_TMP_H	bitovi 7:0 vode na tmp_h
0x30	slv_reg12	REG_CTRL	upis sa WDATA(0)='1' daje impuls start i briše done_sticky
0x34	slv_reg13	REG_STATUS	bit 0 = done_sticky, bit 1 = busy; samo za čitanje

Tabela 2. *Registri interfejsa S00 koje jezgro stvarno koristi*

Pokretanje jezgra tokom rada nije ni na koji način zaštićeno. Uslov za generisanje impulsa start glasi $wr_beat='1'$ and $mem_logic="1100"$ and $WDATA(0)='1'$, bez provere signala busy. Upis u REG_CTRL dok jezgro radi zato istovremeno generiše impuls koji ncc_core zanemaruje (jer nije u stanju S_IDLE) i **briše zastavicu** done_sticky. Reč je o stvarnom, dosad neproverenom ponašanju i o prioritetnoj meti plana (test T7 u tabeli 4).

4. Memorijski prostor (AXI4-Full, S01)

Adresna magistrala interfejsa S01 široka je sedamnaest bita, što daje prostor od 128 KB. Modul `mem_subsystem` dekodira region iz bitova 16:15, a adresu reči iz bitova 14:2 — dakle jedan piksel po 32-bitnoj reči.

Region	Bitovi 16:15	Pomeraj	Memorija	U upotrebi	Pristup
Slika	00	+0x00000	8192×8	8100	čitanje i upis
Šablon	01	+0x08000	1024×8	900	čitanje i upis
Rezultat	10	+0x10000	8192×32	8100	samo čitanje
Nemapirano	11	+0x18000	—	—	čita nule

Tabela 3. *Regioni memorijskog prostora S01*


Iz ovakvog dekodiranja slede četiri ponašanja, od kojih nijedno dosad nije bilo predmet provere. Sva četiri su nezavisna od NCC proračuna, pa mogu da se testiraju u brznoj listi regresije:

- **P1 — region rezultata je samo za čitanje.** Memorija rezultata ima upisni signal porta A trajno na nuli, pa se upis iz regiona 10 zanemaruje, dok odgovor na magistrali ostaje OKAY. Test mora dokazati da se sadržaj pritom ne menja.
- **P2 — region šablona aliasira.** Memorija šablona koristi samo donjih deset bita adrese reči, dok je adresa reči široka trinaest bita. Adrese koje se unutar regiona 01 razlikuju za 1024 reči gađaju istu fizičku lokaciju. To jeste očekivano ponašanje, ali mora biti zapisano kao takvo.
- **P3 — gornja 24 bita pri čitanju su nule** za regione slike i šablona, jer se osmобitni podatak dopunjuje nulama. Region rezultata vraća punih 32 bita.
- **P4 — nemapirani region vraća nule**, a ne odgovor DECERR.

Čitanje ima latenciju od jednog takta, jer se oznaka regiona registruje radi poravnanja sa jednotaktnim čitanjem memorije. Monitor interfejsa S01 mora to uzeti u obzir pri rekonstrukciji transakcije.

5. Struktura verifikacionog okruženja

Okruženje prati uobičajenu UVM hijerarhiju. Test na vrhu gradi okruženje, a okruženje sadrži dva agenta — po jedan za svaki magistralni interfejs — zajedno sa komponentom za proveru rezultata i kolektorom pokrivenosti. Oba agenta imaju istu unutrašnju građu, pa se razlikuju samo po protokolu koji opslužuju.



Slika 1. Hijerarhija verifikacionog okruženja. Drajveri pobuđuju DUT kroz virtuelne interfejse, dok monitori isti saobraćaj pasivno rekonstruišu i prosleđuju komponenti za proveru i kolektoru pokrivenosti transakcionim putem.

Ključna osobina ovakve podele jeste da komponenta za proveru ne prima ništa neposredno od pobude. Sve što zna stiže preko monitora, pa se isto okruženje može upotrebiti i nad dvema instancama jezgra u integrisanom sistemu, bez izmena.

6. Zahtev na drajver izveden iz izvornog koda

Upisni automat interfejsa S00 strogo je dvofazan. U stanju `waddr` spreman je samo adresni kanal (`AWREADY='1'`, `WREADY='0'`), a tek po prihvatanju adrese, u stanju `wdata`, spreman je kanal podataka (`AWREADY='0'`, `WREADY='1'`). Ta dva signala nikada se ne postavljaju u istom taktu.

Takav raspored nije slučaj — njime je ispravljena ranije otkrivena protokolska greška, zbog koje je slave prihvatao podatak pre nego što je primio adresu. Odatle sledi obavezan zahtev na drajver: kanali `AW`, `W` i `B` moraju se voditi kao tri nezavisne niti, uz zadržavanje signala `wVALID` sve dok ne stigne `WREADY`. Čeka li drajver na oba signala odjednom, blokira se zauvek; to se i praktično videlo pri prvoj probi mešovitoj jezika, kada je test prekinuo tek nadzorni brojač. Podrška za redosled u kome podatak prethodi adresi zato nije stvar stila nego uslov da taj scenario uopšte prođe.

7. Matrica testova

Oznaka **D** označava usmereni test, a **R** test sa ograničenom slučajnom pobudom.

Br.	Funkcija	Tip	Konkretna pobuda	Cilj pokrivenosti
T1	Upis i čitanje registara S00	D+R	svih šest korišćenih registara; slučajna vrednost	svaka adresa, oba smera
T2	Neupotrebljeni registri	R	slv_reg4-11, 14, 15	bin „scratch“
T3	Redosled AW/W na S00	D+R	tri scenarija; raspodela 2 : 2 : 1	ukrštanje redosled × region
T4	Redosled AW/W na S01	D+R	ista tri scenarija	ukrštanje redosled × region
T5	Paketni prenos na S01	D+R	dužine 1, 2, 3, 16 i 256; WSTRB 0xF, 0x1, 0x3, 0x9	bins po dužini paketa
T6	Sled start – busy – done	D	90×90 / 25×15, čitanje statusa u tri trenutka	ukrštanje start × busy
T7	Pokretanje tokom rada	D	upis u REG_CTRL dok je busy= '1'	bin (start=1, busy=1)
T8	Rezultat, veliki golden skup	D	90×90 / 25×15; vrh 0x80000000 na (32, 14)	—
T9	Rezultat, mali golden skup	D	4×4 / 2×2, svih devet pozicija	—
T10	Rezultat, slučajne dimenzije	R	slika 8–90, šablon 2–30, uz U3 i U4	bins dimenzija
T11	Šablon jednak slici	D	30×30 / 30×30, mapa rezultata 1×1	bin najmanje mape
T12	Najveći dopušteni šablon	D	90×90 / 30×30, tačno 900 piksela	bin najvećeg šablona
T13	Region rezultata je samo za čitanje (P1)	D	upis na +0x10000, pa čitanje	bin upisa u region 10
T14	Aliasiranje šablona (P2)	D	upis na +0x08000 i +0x09000	bin aliasa
T15	Nemapirani region (P4)	D	čitanje sa +0x18000	bin regiona 11

Tabela 4. Matrica funkcija za verifikaciju

Regresija pokreće svaki slučajni test sa dvadeset različitih početnih vrednosti generatora; usmereni testovi idu sa jednom, jer im slučajnost ne menja pobudu. Testovi T8 i T10 izvede pun proračun i traju minutima po pokretanju — oko 2,4 miliona taktova — pa se drže u zasebnoj, sporoj listi. Brza lista, koja obuhvata preostale testove, mora da se izvrši u sekundama, jer se jedino tako može pokretati posle svake izmene.

8. Plan pokrivenosti

Pokrivenost se uzorkuje isključivo iz monitora, nikada iz drajvera. Uzorkovanje iz drajvera merilo bi svojstva pobude, a ne ponašanje projekta, i davalo bi lažno visoke brojeve.

```
covergroup cg_dimenzije
  img_w : bins {1, [2:44], 45, [46:89], 90}
  img_h : isti raspored
  tmp_w : bins {1, [2:14], 15, [16:29], 30}
  tmp_h : isti raspored
  cross img_w x tmp_w    uz ignore_bins (tmp_w > img_w)    -- U4 ih cini nedostiznim

covergroup cg_kontrola
  start : bins {0, 1}      busy : bins {0, 1}      done : bins {0, 1}
  cross start x busy      -- bin (1,1) je test T7
  cross start x done      -- pokretanje brise zastavicu done_sticky

covergroup cg_axi
  redosled : bins {AW_FIRST, W_FIRST, SIMUL}
  region   : bins {S00, S01_slika, S01_sablon, S01_rezultat, S01_nemapirano}
  cross redosled x region -- petnaest kombinacija, sredisnji cilj plana
  burst_len : bins {1, 2, [3:15], [16:255], 256}
  wstrb      : bins {0xF, 0x1, 0x3, 0x9}
```

Cilj je potpuna pokrivenost ukrštanja redosleda i regiona, jer upravo to ukrštanje pogađa ispravljenu protokolsku grešku; ukupna pokrivenost treba da bude najmanje 90 %. Uz svaki nepokriven bin mora stajati razlog — nepokrivenost bez objašnjenja čita se kao propust, a ne kao odluka.

9. Strategija pobude i provere

Pobuda se gradi u dva sloja. Usmereni testovi preslikavaju scenarije iz postojećih VHDL testbenčeva i čine osnovu regresije; slučajna pobuda sa težinskom raspodelom redosleda AW i W obezbeđuje da se ispravljena greška proverava redovno, a ne slučajno. Ograničenja moraju kodirati uslove U1–U4 iz poglavlja 2.

Provera radi u realnom vremenu, a ne na kraju testa. Komponenta za proveru prati prelaz zastavice `done_sticky` preko monitora interfejsa S00 i odmah poredi sadržaj regiona rezultata sa predikcijom referentnog modela. Takav raspored znatno skraćuje traženje uzroka greške u odnosu na proveru na kraju simulacije, jer se neslaganje prijavljuje u trenutku nastanka. Uz to idu protokolske tvrdnje nad rukovanjem na magistrali i provere P1–P4 iz poglavlja 4, koje ne zavise od proračuna i zato pripadaju brzoj listi.

Referentni model ne prepisuje NCC algoritam po treći put. Očekivane vrednosti uzimaju se iz postojećih golden podataka, odnosno iz proverenog modela u jeziku C.

10. Alati i tok simulacije

Okruženje se piše u SystemVerilogu uz UVM verzije 1.2, koja dolazi uz razvojno okruženje Vivado. Pošto je projekat opisan u VHDL-u, a okruženje u SystemVerilogu, oba simulatora moraju da elaboriraju dva jezika zajedno.

- Vivado XSim 2025.2, tokom analize, elaboracije i simulacije.
- Cadence Xcelium, jednim pozivom alata xrun, na udaljenoj mašini.

Oba simulatora koriste iste spiskove izvornih datoteka, sa relativnim putanjama, da bi se okruženje prenelo na drugu mašinu bez ijedne izmene. Testbenč ne sme sadržati pozive svojstvene jednom proizvođaču.