National Taiwan University of Science and Technology Answer Sheet

姓名/Name X 使花 學號/Student ID B1100×110

班級/Class ウモチー乙

科目/Course title 計算機網线

日期/Date [11.12.13

記分欄 從此處開始寫起。試卷用紙務須節用,非經主試認可不得續用其他紙張作答。/Please write from here. 它是透過將東计算的矩阵拆分成多個小矩阵來做矩阵運算例如 32×32 矩阵相乘 就管發生 code 如果没有抓成小矩阵, 雷要第 C的第一列 等如果 cache 的空間不夠墨下整個 B, 就要搬再把 B 從 memory 再次裁入-→ 而 block 将 C. A. 13 折成多個小矩阵依序相乘则能避免此問題。 A-block C-block += 我們利用Menoxy Hierachy 產完成這點。Menory Hierachy 利用程式存取资料有 special 和 temporal locality 的特性来 移廊市一段時間 將儲存空間分成多個層級例知: 中国的記憶體 CPU 裁出展越小(越快) 資料在短時間 唇再次被存取 Cache Memary 注意:资料的流動只能在两個抽鄰的層級同進行 越屑越慢) code: 0110_0011_1011 1010 write through: ·f(--) 常 a 有在 cache 時,每次 a 被加都要写入 cache 再寫 iremory. a= atio; if (...) INTHE borde Q= a+100; 富 n存在 cache 码,每次 n被力都只要写入 cache

of write back 18 jst 17 PRAM acress

a= a+1000;

記分欄 轉頁從此開始寫起。 一大 因為要儀測是否有 hozord 需要知道每個 stage 電做哪些事,例如 heg 在ID stage 第出結果還是 EX stage addi xb, xb, 46, 48 数果用 | bit predictor, 這個 misprediction え > 發生在第 n-次 執行到此行且メン==1 時 (n>1) unter loop:
addi x5, x0, 0
inner loop 一人 B 为 2- hit predictor 能消除經費 5 misprediction 67發生機會 addi x5, x5, 1 157 图為 I- cache 的存取更具有 spectial locality 影 temporal locality o 翠花道:一行一行接取,而且很多大的 branch。 15.11電力成 J-cache 和 17-cache 是因為如果不這樣分卷發性 structural hazard L2 用 higher set- assiciate 足因為要減少 miss rate page table 是用来将 vivinal address 轉成 physical address 的。TLB是用来存放最近常用的工程,从诚约 TLB 書用 higher - associative 式 fully associative 基因為代表盡量減少分於使用 virtual memory 而额外境协的main Spenory access 的为数 waite through: write back if write hit: if write hit! 寫 cache,再寫 memory. 写 cache if write miss: if with miss: memory allocate, I'm memory me mary allocate AB memory if read hits if read hit: 直接该 cache 直接 馈 cache of year missi if read miss memory allocate, Att cache to. memory allocate, 再供cache 猿 → 假致全部的 index 的 valid 皆為了: 一个假设空部 index 的 valid 能新了: 檢生要替換掉的block有沒有divty, 直接把要支新的引品被客样的了。 切界有,要把要整换指的block的资料 客回 memory,再将新维的 block 專入 7因為發生 read miss 的應對程序中看 memory all-cate) For write through to write back 好 memory allocate 動作不同, 所以 write through to write back 的機制 雜 read miss 等被用到

National Taiwan University of Science and Technology Answer Sheet

	-	
姓名/Name	75 1	To Part
b= 2 Name	57K	200
ZT-FBIAmire	10-	- 10-

學號/Student ID A1100 >110

班級/Class ゆそうこ

科目Course title 计等機組织

日期/Date 111、12、23

教師簽章

從此處開始寫起。試卷用紙務須節用,非經主試認可不得續用其他紙張作答。/Please write from here.

不可能,因為如果一個 page 不存在在 Page Table 中,它就不管在 memory, 而不在 memory 与 page 不可能 有在 cache 中。 12. (5%) Please explain compulsory and capacity misses. Will conflict misses occur

13 compulsory是在開機時因為 cache 都型空的,所以一定看發生 cache wiss。

capacity miss 南亚社有限的 cache 大小的情况下, cache miss 必有可能發生。

conflict miss 不可能發生柱 fully associate cache

13. (本亚次有可从用 wite around 来減少 剛開機時的 cache with miss

(6) 對,因為多個記憶體也让不需因為被編碼出的 (dex 相同而與彼此發生競爭。

(c) 罰,可看CHS中的一張(imulation 圖表來得證!

13. (10%) Please comment on the following statements.

a. There is no way to reduce compulsory misses.

b. Fully associative caches have no conflict misses.

c. In reducing misses, associativity is more important than capacity.

從此圖中可以看出當容量大到一定程度時,再繼續增加

cache 的容量(在此例中是 32KB 再增加成 128 KB, 但都還是用 direct associativity)就 無法有效地減少 miss rate

而在此圖中也可以看出在 32KB 的 cache 上利用 4-way 的 associativity 能達到和用 128KB 2-way associativity 的 cache 有相當程度的 miss rate

從上述兩段敘述可得證如果要有效地減少 cache miss,cache associativity 會比 cache capacity 更重要

1 32 kB Q 128hB

14. 因為多個核心在存取到同一個 memory address, 完個多複製同一份 memory address 的意料到同一個 Conche Trulex 中, 此時如果用的 accociative 的 way 數小於核心數,那同一個 cache index 中就沒辦法

同時放進 A, As, As和Ay, 因而造成 conflict wiss,