功率器件专题

沟槽型功率 MOSFET

结构、工作原理与量产

器件分类 · 元胞与版图 · 关键电性参数
开发验证 · 良率与量产



学习目标：把产品指标转化为可制造的证据链

课程结束后，应能回答五个工程问题，而不是只记住五组参数。

1

为什么选 MOSFET

在电压、频率、功率与成本地图上定位

2

怎样设计元胞

把 BV、Ron、Qg、UIS 转换为结构旋钮

3

电流如何流动

理解 2D/3D 结构、寄生与失效位置

4

参数如何相关

从结构和工艺解释 wafer map 与分布

5

如何开发量产

Stage-Gate · DOE · Qual Yield · Change Control

核心方法：Mission Profile → Device Spec → Design/Process CTQ → Inline/WAT/CP/FT → Reliability

五部分学习路径：从器件定位走到稳定量产

01	功率器件分类与市场	Power MOSFET 的工作区间、优点、限制与产业趋势
02	Trench 设计与 Layout	Die floorplan、元胞排布、pitch、contact、termination、SGT
03	结构与工作原理	2D/3D 结构、OFF/ON/第三象限、body diode 与寄生 NPN
04	关键电性参数	BV、RDS(on)、Vth、Qg、Coss、Qrr、SOA 与 UIS
05	产品开发与量产	TCAD、DOE、工艺整合、Qual、Yield Ramp 与 Change Control

第 01 章

功率器件分类与市场

先明确器件边界，再讨论沟槽型 MOSFET 为什么值得开发。

01

功率器件分类必须分清：可控性、导电机理与材料是三条轴

不要把“SiC”“MOSFET”“Trench”放在同一级：它们分别是材料、器件与元胞结构。

按可控性		按导电机理		按材料与实现	
不可控	PN / FRD / Schottky / SiC SBD	多数载流子	MOSFET / GaN：快速、无尾电流	材料	Si / SiC / GaN
半控 / 锁存	SCR / TRIAC / GTO / IGCT	双极型	BJT / IGBT / PN：导通调制、关断较慢	结构	Planar / Trench / Superjunction
全控	BJT / MOSFET / IGBT / GaN HEMT	导通方向	单向 / 双向 / 第三象限行为	形态	Bare die / Discrete / Module / IPM

本课程对象：Si 材料 + 全控多数载流子器件 + 垂直 Trench 元胞 + Discrete/裸片制造

Si Trench MOSFET：低至中压、高电流、高开关频率

区域是典型应用边界，不代表物理极限；最终选择由拓扑、散热、成本和可靠性共同决定。



为什么 Trench 能赢？

- 元胞密度高，单位面积沟道宽度大
- 低压段可实现极低 RDS(on)
- 多数载流子导电，开关速度快
- Si 工艺成熟、成本与良率基础好
- Shielded gate 进一步压低 Qgd / Crss

高压时 drift resistance 快速上升，WBG 器件竞争增强

功率 MOSFET 的优势与工程取舍

系统优势	对应代价 / 制程风险
电压控制，DC 栅极功耗低	高频时 Gate Driver 仍要搬运 Qg × fsw
多数载流子，开关速度快	dv/dt、di/dt、EMI、过冲与寄生导通更敏感
充分增强后为电阻型导通	RDS(on) 随 Tj 上升；低阻通常意味着更大面积/电容
正温度系数便于并联	动态电流均分仍受 Rg、封装与热梯度影响
内建 body diode	Qrr、硬换流与寄生 NPN 可能成为短板
可承受一定 avalanche	EAS/UIS 是边界，不应视为长期工作模式
Trench 元胞密度高	深宽比、oxide corner、poly fill、contact window 更难

设计要让性能、可靠性、良率与成本同时落在可制造的窗口内。

评价一颗 Power MOSFET，必须同时看四个维度

01 阻断能力

BVDSS · IDSS · Electric Field
Epi ρ/t、body junction、trench bottom 与 termination 决定耐压和漏电。

02 导通能力

RDS(on) · ID · VGS 条件
Channel、drift、contact、metal、substrate 和 package 串联成总导通电阻。

03 动态性能

Qg · Qgd · Ciss/Coss/Crss · Eoss
开关损耗与 Miller plateau、非线性电容、driver 和回路寄生共同相关。

04 鲁棒性与热

SOA · UIS/EAS · Qrr · dv/dt · RθJC
局部热点、寄生
NPN、金属电流密度和封装热路径共同限制边界。

结构演进：降低 RDS(on)，同时削弱 Gate - Drain 耦合

每一代技术都把问题重新分配：RDS(on) 下降后，Cgd、oxide field、poly fill、contact、gate resistance 与终端可能成为新的瓶颈。

Trench Si MOSFET：低压大电流场景持续扩张

产品定义从应用 mission profile 出发，不能只比单点 RDS(on)。

约 100 - 180 颗 MOSFET / 车

汽车 12/48 V	EPS、泵、风扇、门窗、座椅、BMS、battery switch	25–150 V
AI / Server Power	48 V intermediate bus、hot-swap、VRM 前级、power distribution	40–150 V
工业与机器人	BLDC/PMSM、伺服、电动工具、园林工具、自动化	40–150 V
电池与储能	eFuse、反接保护、pack disconnect、充放电路径	30–200 V
通信与消费	同步整流、适配器、基站、电源分配、USB-C	20–150 V

Voltage bands are indicative; vehicle content: Infineon Q2 FY2025.

2024 - 2026：短周期先下行、后筑底，再进入温和恢复

两个面板统计口径不同，不能拼成一条连续曲线。

广义 MOSFET power transistors

Si MOSFET + protected MOSFET + SiC FET + GaN



−9.3%

2024 YoY

19.9%

Infineon 2024 share

WSTS Discrete Semiconductors

全部分立半导体，不含 power modules

2024	$31.026B	−12.7%
2025F	$30.900B	−0.4%
2026F	$33.436B	+8.2%

WSTS 2026-03 全年稿随后确认：2025 Discrete 仍为轻微负增长。

Sources: Infineon 2026 Base Prospectus/Omdia; WSTS Autumn 2025 forecast and 2025 full-year result.

长期增长仍在，但竞争焦点从扩产转向成本、良率与产品组合

Power device market outlook



8.7%

2024 - 2030
CAGR
Yole 2025 edition

7.1%

2025 - 2031
CAGR
Yole 2026 edition

* 2025/2026 reports use different forecast vintages; do not interpolate between them.

Si MOSFET：占比下降 ≠ 需求消失

36%

2024
Si MOSFET
discrete
收入占比

→

25%

2030
Si MOSFET
discrete
收入占比

增长驱动

电动化 · AI 数据中心电源 · PV/BESS · 工业自动化 · DC 快充

Sources: Yole 2025 public brochure; Yole 2026 public summary.

功率器件市场：良率、成本与应用可靠性

2024 power discretes & modules 市场约 $32.8B；供应商竞争已从单点规格转向“技术 + 制造 + 应用验证”。



Omdia CY2024：Power discretes & modules（非 MOSFET-only）

功率器件竞争的四个维度

01	Performance	Ron·A、Qgd、Qrr、SOA/UIS 与热性能的系统平衡
02	Manufacturability	Robust process window、跨工具匹配、低 defect density
03	Reliability	Gate oxide、termination、body contact、metal/package 证据链
04	Cost & Speed	Die size、mask count、yield、cycle time、qualification reuse

Source: Infineon Q2 FY2026 investor presentation, based on Omdia CY2024.

第 02 章

沟槽型 MOSFET 的设计与版图

从目标规格走到元胞、有源区、栅极网络与终端结构。

02

设计起点不是 Cell Pitch，而是 Target Spec 与 Mission Profile

先定义系统边界，再通过 TCAD 与敏感度分析把指标下钻到结构旋钮。



首轮可行性判断

BV - RDS(on) - Qg - Die Size - Cost
是否同时可行？若不成立，应回到产品定义，而不是继续压缩工艺窗口。

一个 Die 的版图层级：Active Array 只是面积最大，不是唯一关键区



非有效面积同样决定产品：Gate pad/bus 影响 Rg 与同步性；termination 决定 edge BV；source metal 决定电流均匀与 EM。

元胞排布没有绝对最优：Stripe、Square 与 Hexagonal 各有代价

Stripe Cell



优势
小 pitch · 连续 body contact
Gate routing 直接

代价
单位面积沟道周长取决于 pitch
长条方向的电阻/电流需管理

Square Closed Cell



优势
沟道围绕 source/body island
高 channel perimeter density

代价
交叉点、角部、contact 均匀性
trench etch/poly fill 更复杂

Hexagonal Cell



优势
较高周长/面积效率
电流对称性潜力

代价
曲率与版图规则更复杂
Gate network / contact 难度高

缩小 Cell Pitch 会降低 Rch，但也同步压缩工艺窗口

Cell Pitch ≈ Trench CD + Mesa Width



Pitch 缩小后的连锁效应

- Channel density ↑ → Rchannel ↓
- Total gate area ↑ → Ciss / Qg 可能 ↑
- Gate - drain overlap → Crss / Qgd 可能 ↑
- Contact / overlay margin ↓ → Rc tail、寄生 NPN、良率风险 ↑
- Trench aspect ratio ↑ → Etch loading、poly seam/void 风险 ↑

P+ body contact 必须可靠短接 Source，以降低 body spreading resistance，并在 avalanche 时抑制寄生 NPN。

Termination 的目标：让 Die Edge 的 BV 接近 Active Cell BV

没有终端时，结曲率造成电场拥挤；终端用面积换取可控的横向电场展开。



终端设计必须控制的 Termination CTQ

- Implant dose / energy / lateral diffusion
- Ring CD、spacing 与 active-to-edge distance
- Field oxide / passivation thickness 与 Qf
- Metal overlap、termination trench depth
- Breakdown location：active 还是 edge?
- IDSS / HTRB 后 BV walk-out

设计裕量应使 termination BV 高于 active-cell BV，避免量产 variation 把击穿位置推向 die edge。

Shielded-Gate Trench：重分配 Cgd 与 Drift 电场

核心不是“多一块 poly”，而是用 Source-connected shield 隔离 active gate 与高压 Drain。

Conventional Trench



Fine pitch 继续降 Rch，但可能增加 gate area 与 Crss

Shielded / Split Gate



SGT 可同时改善 Rdrift 与 Qgd，但 oxide/poly/contact 更复杂

关键设计旋钮同时改变电性与工艺风险：必须联合优化

Design Knob	主要电性影响	制造与整合风险
Cell pitch / mesa	Channel density、Rch、Qg	Contact / overlay margin、current crowding
Trench CD / angle	Cell density、gate resistance	Etch loading、ARDE、poly seam/void
Trench depth	Cgd、BV、UIS、channel formation	Depth uniformity、bottom damage、microtrench
Gate oxide	Vth、gm、Rch、Qg、IGSS	Corner thinning、Dit/Qf、Qbd/TDDB
P-body profile	Vth、Lch、punch-through、BV	Implant/drive variation、lateral diffusion
N+ source / P+ contact	Rsource、VSD/Qrr、UIS	Overlay、contact Rc、parasitic NPN
Epi ρ / thickness	BV、Rdrift、Coss、IDSS	Radial uniformity、defect、supplier variation
Gate bus / top metal	Rg、switching/current uniformity	Active-area loss、EM、step coverage
Backside / wafer thinning	Rsubstrate、Rθ、die size	Bow/warp、crack、back-metal adhesion

Design sensitivity is process- and voltage-class-dependent; values must come from calibrated TCAD/DOE.

第 03 章

器件结构与工作原理

从二维截面理解元胞，再用三维结构解释并联电流与寄生路径。

03

2D 基本剖面：耐压在 Drift，沟道在 Trench Sidewall



Source 与 P-body 由顶层金属短接；成品通常只有 G、D、S 三个端子。

3D 结构解释了大电流：一个 Die 是大量并联元胞的共同网络

Top Source Metal

所有 source/body island 并联

Gate Trench Array

平行 trench sidewall
形成连续沟道

N− Drift Volume

承受电压并贡献 Rdrift / Coss

Backside Drain

整片 substrate 共享 drain electrode



Stripe cell = 2D 单元沿第三维延伸；Closed cell = trench 围绕 source/body island，沟道沿周长形成。

工作原理分三种状态：OFF、ON 与第三象限反向导通

OFF · VGS = 0

P-body / N-drift PN 结反偏



耗尽区 / 电场

Depletion 向低掺杂 drift 扩展
VDS 由 drift + termination 承受

ON · VGS > Vth

Trench sidewall 形成 inversion channel



Source → channel → drift → drain
VDS ≈ ID × RDS(on)

Reverse Conduction

Body diode 或 MOS channel 导通



换流时关注 VF、Qrr、Irrm
以及 dv/dt / ringing

电子方向：Source → Drain；常规电流方向相反。Body diode 的阳极在 Source/Body，阴极在 Drain。

Body Diode 与寄生 NPN 决定反向导通和 Avalanche

Source - Body 短接不是版图细节，而是抑制寄生双极器件的关键可靠性设计。



寄生 NPN 的触发链



降低 body resistance：连续/深 P+ contact、均匀 source short、受控 current crowding

Single-pulse UIS 通过，不等于 repetitive avalanche 或所有 application waveform 都安全。

从 Epi 到 Finished Cell：Trench 工艺把多个高风险模块串在一起

简化流程用于建立模块依赖关系；实际 mask count 与顺序依平台而异。



四个核心 Hold Point：Trench Profile · Gate Oxide Integrity · Poly Fill · Source/Body Contact

第 04 章

关键电性参数

读懂每个参数背后的器件结构、工艺和测试条件。

04

RDS(on) 是一串电阻之和；额定电压越高，Rdrift 越容易主导

RDS(on) = Rcontact + Rsource + Rchannel + Rspreading + Rdrift + Rsubstrate + Rmetal/package



Trench 消除了明显 JFET neck，
但没有消除 drift / contact / metal。

onsemi 示例：不同电压等级的电阻构成



特定器件示例，仅说明趋势，不能当作行业通用比例。

BV ↑ → Drift thickness ↑ / doping ↓ → Rdrift ↑
低压优化聚焦 cell/contact；中高压必须同时优化 drift 与 Cgd。

静态参数：定义、测试条件与工艺关联必须一起读

参数	正确理解	主要结构 / 工艺关联
BVDSS	VGS=0、指定微小 ID 下的最小击穿电压	Epi ρ/t、body junction、termination、trench bottom field
VGS(th)	微安/毫安级 ID 开始导通；不是完全导通电压	Gate oxide、P-body dose/profile、Qf/Dit
RDS(on)	指定 VGS、ID、Tj 下的总导通电阻	Cell pitch、channel、epi、contact、metal、wafer thinning
IDSS	关断漏电；高温与 wafer-map tail 更关键	Epi/termination defect、surface charge、contamination
IGSS	Gate leakage；判断 oxide weak spot / pinhole	Gate oxide integrity、etch/plasma damage、particle
gfs	ΔID/ΔVGS；channel transconductance	Mobility、oxide、body profile、channel density
VSD	Body diode forward voltage	P-body/N-drift junction、area、Tj、body contact

常见错误：把 VGS(th) 当作 gate-drive voltage；把 25°C 的 RDS(on) 直接用于高温损耗；把 BVDSS 当长期母线电压。

动态参数：用 Qg/Qgd 理解非线性 Ciss/Coss/Crss

Ciss = Cgs + Cgd　　Coss = Cds + Cgd　　Crss = Cgd



三项电容都随 VDS / VGS 变化；
单点 datasheet 数值不是常数模型。

Gate Charge Curve（示意）



常用初筛：RDS(on)×Qg；高频硬开关更关注 RDS(on)×Qgd
但 FOM 不能替代实际 topology loss calculation。

Body Diode 的 Qrr 与非线性 Coss，会直接进入半桥开关损耗

Qrr 和 Eoss 是波形量；测试条件不一致时，单个数字不能直接横向比较。

Reverse Recovery Waveform（示意）



依赖 IF、di/dt、VR、Tj、Gate state
影响对管 turn-on loss、overshoot、ringing 与 EMI

工艺与设计需要分开看三件事

Body Diode
P-body/N-drift
junction、area、lifetime/defect
决定 VF、Qrr、softness

Coss / Qoss / Eoss 强烈依赖 VDS；能量分析优先看 Eoss/Qoss
而不是单点 Coss

Shielded Gate
主要改善 Crss/Qgd；
不代表 body-diode Qrr 自动改善

同一 datasheet 参数，也必须检查测试回路与 waveform 条件。

SOA 与 UIS 是两类不同的鲁棒性边界，不能只看一个 EAS 数字

Safe Operating Area（示意）



SOA = 允许的 VDS、ID 与 pulse time 组合
更高 Tj 必须 derating

Unclamped Inductive Switching



Single-pulse avalanche ≠ repetitive avalanche；SOA ≠ UIS。两者失效机理与测试条件不同。

工艺相关性：同一制程模块会改变多个电性参数

● 强相关 ○ 次相关；用于组织 DOE 与 FA，不代表固定方向或因果强度。

Process Module	BV / IDSS	RDS(on)	Vth / gm	Qg / Crss	Qrr / VF	SOA / UIS	Reliability
Epi ρ / t / defect	●	●	○	●	●	●	●
Trench etch / clean	●	●	○	●	○	●	●
Gate oxidation	○	●	●	●	○	○	●
Body implant / drive	●	●	●	○	●	●	●
Source / P+ contact	○	●	○	○	●	●	●
Termination / passivation	●	○	○	○	○	○	●
Top metal / gate bus	○	●	○	●	○	●	●
Thin / backside / package	○	●	○	○	○	●	●

结论：单一电性异常通常有多个候选根因；必须叠加 wafer map、inline、tool genealogy、WAT/CP/FT 与 physical FA。

第 05 章

开发与量产流程

把目标规格转成可制造、可测量、可验证的关键工艺指标。

05

Concept → HVM：Stage-Gate 管理证据成熟度

每个 Gate 都要有可审计的交付物与退出条件；“做出样品”不等于“具备量产窗口”。



Gate 退出条件 设计与工艺窗口重叠 · 数据代表量产工具/材料/流程 · 高风险项关闭 · 变更与 genealogy 可追溯

Product Definition：Mission Profile → Process CTQ

AEC-Q101 是资格基线，不替代应用 mission profile、system transient 与寿命预算。

Mission Profile	Vbus / load / fsw / transient / Tj / humidity / lifetime
Device Spec	BV · Ron(Tj) · Vth · Qg/Qgd · Qrr · SOA · UIS · thermal
Cell / Die Design	Pitch · trench · oxide · body/epi · termination · metal
Process CTQ	Depth/CD · tox/Qbd · implant · Rc · Rs · bow · contamination
Monitors	Inline → WAT → CP → FT → Reliability / application validation

产品定义阶段的首轮交付物

- Spec budget + guardband + test condition matrix
- Design-limited / process-limited / package-limited 分类
- CTQ - measurement - sampling - owner 矩阵
- DFMEA / PFMEA 与初始 risk register
- Expected yield、die size、cost、cycle-time 假设
- Qualification + application robustness plan

若 CTQ 不可量测，后续 DOE 与量产控制就没有闭环。

TCAD、Layout 与 Mask：在开晶圆前先关闭敏感度与可测性

Calibrated TCAD

- Process TCAD：implant / diffusion / oxidation / etch
- Device TCAD：BV / Ron / Vth / Cgd / E-field / thermal
- 用 SIMS、SEM/TEM、WAT/CP 校准 baseline

Sensitivity ranking
Process window
TCAD calibration report

Corner Matrix

- Epi ρ/t · trench CD/depth/taper
- Gate tox · body dose/junction · source/body overlay
- Contact CD/Rc · poly recess/Rs · Qf/passivation

Corner / interaction DOE
Worst-case overlap
Guardband

Layout / DFM / PCM

- Active 与 termination 分开 sign-off
- Gate runner / source metal / dummy cell / pattern density
- MOSCAP · TLM · gate chain · diode · termination test die

Mask checklist
Test-structure plan
Pattern-density review

必须验证 center / mid / edge 与 tool / chamber / wafer-position variation，而不是只模拟 nominal cross-section。

Process Integration 风险地图：十个 CTQ 模块连接十类失效模式



Core Hold Points
Trench · Gate Oxide · Poly Fill · Body Contact

Module → CTQ → Electrical / Reliability Signature

1 Epi	ρ/t uniformity · defect	Low BV / High Ron / IDSS
2 Trench Etch	depth · CD · taper · roughness	IGSS tail / BV-Qgd shift
3 Post-Etch Clean	polymer · damage · metal	Weak oxide / Vth / leakage
4 Gate Oxide	tox · Qf/Dit · Qbd / TDDB	IGSS / HTGB / Vth drift
5 Poly Fill	void/seam · recess · Rs	High Rg / mismatch / open
6 Body / Source	dose · junction · overlay	Vth / punch-through / UIS
7 Contact	P+ short · CD · residue · Rc	High Ron / parasitic NPN
8 Termination	ring/plate · Qf · spacing	Edge BV / IDSS / HTRB
9 Metal / Passivation	Rs · step coverage · moisture	EM / corrosion / power cycle
10 Bow / Contam.	stress · particle · mobile ion	Litho loss / random tails

Monitor wafer-center / middle / edge, not only lot average.

Engineering Lot：找到 Robust Window，而不只做出一片好晶圆

1

Module Short Loop

Trench profile · GOI · poly fill · contact / metal · termination

2

Full-Flow Split Lot

主因子 + interaction · randomization · tool/chamber/position traceability

3

Confirmation Lot

Best recipe + worst-case corners · center-edge · lot-to-lot repeatability

DOE Response 必须跨层

Inline	Trench / oxide / poly / Rc / bow / defects
Electrical	BV · Ron · Vth · IGSS · IDSS · Qg/Qgd · Coss
Robustness	UIS / SOA / Qrr / TDDB / HTRB/HTGB sample
Manufacturing	Yield · bin Pareto · wafer-map · cycle time

不要把多个重大模块变化叠在同一批 full-flow wafer 上；否则电性改善后无法确认根因。

量测闭环：Inline → WAT → CP → Assembly / FT 必须能互相解释



量测结果要验证四类相关性

- Inline metric ↔ WAT response
- WAT ↔ CP bin / wafer map
- CP ↔ package-induced FT shift
- Wafer map ↔ tool/chamber genealogy

高电流测量要控制 Kelvin、self-heating、probe mark、backside contact 与 tester repeatability。

Reliability Test 必须对应失效机理，而不是把测试名当成清单

失效机理	开发阶段监控	Qual / Robustness Test	主要观察
Gate oxide weak spot / tox variation	V-ramp · Qbd · TDDB · C-V	HTGB	IGSS · Vth · Ron shift
Junction / termination / surface field	BV/IDSS map · termination test die	HTRB	IDSS · BVDSS · BV walk-out
Moisture / mobile ion / corrosion	Ionic monitor · THB sample	H3TRB / HAST / UHAST	Leakage · corrosion · delamination
Metal / bond / die attach fatigue	Rs/Rc/Rθ · package FA	TC · IOL/PTC · power cycling	ΔRon · $\Delta R\theta$ · bond lift / crack
Avalanche / parasitic NPN	UIS waveform · EMMI/thermal map	UIS/EAS · repetitive UIS	IAS/EAS · post-stress leakage
Linear-mode electrothermal hot spot	Electrothermal TCAD · IR/EMMI	SOA / Linear Mode	Hot spot · current focusing
ESD / package integrity	ESD review · SAM/X-ray	HBM/CDM · precondition / DPA	Gate/junction damage · delamination

HTGB/HTRB 是资格证据的一部分；开发阶段仍需要 intrinsic/extrinsic population、失效位置和 lifetime model。

AEC-Q101 Readiness：Qualification Lot 必须代表未来量产流程

以下是培训级摘要；最终 QTP、样本量与应力条件必须以现行 Rev.E、客户要求和产品技术适用性为准。

HTRB	高温 + 反向漏极偏置	Junction / termination / passivation / leakage
HTGB	Tj(max) + gate bias	Gate oxide / interface / Vth / IGSS
H3TRB	85°C / 85%RH + reverse bias	Moisture / mobile ion / corrosion / surface charge
TC	温度循环	Package / metal / interfaces / thermo-mechanical fatigue
IOL / PTC	功率/温度循环	Bond / die attach / metallization / thermal path
HBM / CDM	静电放电	Gate / junction ESD robustness

Qual Ready 的 5 个检查点

- Manufacturing site/tool/material/flow representative
- Frozen mask / recipe / test program / genealogy
- Qualification family / generic data 有技术依据
- Pre-qual margin + FA closure + no open high risk
- Process change 已有 requalification / PCN plan

Qualification
证明样本通过指定应力
≠ 证明低 PPM 制程能力
≠ 替代 Mission Profile

Official baseline as of 2026-07: AEC-Q101 Rev.E; use the current controlled document for execution.

Yield Ramp：从平均值过线走向分布与异常可控



示意曲线，不代表项目目标值

Safe Launch 三层控制

1 Device / Parametric Yield

BV · Ron · Vth · IGSS · IDSS
wafer map / bin Pareto / spatial signature

2 Process Capability

CTQ Cpk/Ppk · GR&R · SPC/FDC · OCAP
defect density / excursion history

3 Outlier / Abnormal Control

PAT · SYA · maverick wafer/lot
safe-launch tightened limits / sampling

Exit：连续代表性 lot 稳定 · Pareto/CAPA 关闭 · control plan/OCAP 冻结

HVM 风险：未进入 Change Control 的“无声变化”

Change Request
Mask / tool / material / site / test

Risk Assessment
Affected product/family · FMEA

Bridge Lot / DOE
Before-after distribution · genealogy

Requal / PCN
AEC Table 3 · customer approval

Controlled Release
Golden baseline · monitoring

必须受控的变化

- Mask / cell / termination layout
- Epi supplier / ρ / thickness range
- Implant tool / species / dose / energy
- Trench etcher / chamber / recipe / clean
- Oxidation furnace / chemistry / poly fill
- Contact / metal / passivation
- Wafer size / thickness / back metal
- **晶圆制造 / 封装场地 / 封装材料**
- CP/FT tester / method / limits / program
- Backup tool / capacity route / material lot

Change package 必须包含：impact matrix · bridge-lot genealogy · electrical/reliability data · updated PFMEA/control plan · PCN baseline

诊断案例：Low BV + High RDS(on) 到底是谁的问题？

同一 wafer 上同时出现两类异常时，不要先锁定单一模块；先建立可证伪的 cause tree。





最快的闭环顺序

1. **Compare wafer maps**
   BV/Ron spatial signature 是否共址?
2. **Overlay inline/WAT**
   Epi、trench、oxide、contact 哪个 metric 同步偏移?
3. **Trace genealogy**
   Tool/chamber/wafer position / material lot 是否匹配?
4. **Physical FA**
   SEM/TEM/SIMS/EMMI/OBIRCH 验证失效位置与机理

先区分 design issue、process issue、measurement issue 与 package issue，再进入 recipe action。

一颗 Trench Power MOSFET 的产品力，来自同一组结构旋钮的闭环管理

01 Target Spec → 可量测 Process CTQ

02 Active Cell 与 Termination 独立验证

03 Trench / GOI / Poly / Body Contact 四大 Hold Point

04 TCAD 用实际 wafer 数据校准

05 DOE 覆盖 variation 与 interaction

06 Inline - WAT - CP - FT - Reliability correlation

07 Wafer map + tool/chamber genealogy

08 Qual lot 代表真实量产流程

09 AEC Qualification ≠ 低 PPM ≠ Mission Profile

10 所有 HVM 变化进入 FMEA / Bridge / Requal / PCN

最终判断标准：性能达标、机理可信、窗口可制造、分布可控制、可靠性可证明、变化可追溯。