

Documentación Técnica

Controlador de Pantalla LCD en FPGA

Implementación en Verilog para Sipeed Tang Primer 20K

16 de junio de 2026

Índice

1. Introducción	3
2. Arquitectura General del Sistema	4
3. Módulo top — Nivel de Integración	4
3.1. Descripción	4
3.2. Código	4
3.3. Señal de retroiluminación	5
4. Módulo lcd_ctrl — Controlador de Temporización	5
4.1. Descripción	5
4.2. Parámetros de temporización	5
4.3. Funcionamiento del contador horizontal	6
4.4. Señal lcd_de y coordenadas de pixel	6
5. Módulo lcd_data — Generador de Contenido	6
5.1. Descripción	6
5.2. Colores definidos	7
5.3. Modo de barras horizontales	7
6. Restricciones Físicas (Pin Constraints)	7
7. PLL y Generación de Reloj	8
8. Flujo de Datos Completo	8
9. Conclusiones	9

1. Introducción

Este documento describe el diseño e implementación de un controlador de pantalla LCD RGB utilizando una FPGA **Gowin GW2A-18** montada sobre la placa de desarrollo **Sipeed Tang Primer 20K**. El sistema genera señales de temporización VGA estándar para controlar una pantalla de resolución **800×480 píxeles** a **60 Hz**, y muestra un patrón de barras horizontales de colores para verificar el correcto funcionamiento del hardware.




Figura 1: Resultado visual: pantalla LCD mostrando barras horizontales de colores, conectada a la placa Sipeed Tang Primer 20K mediante cable FPC.

El código está estructurado en tres módulos Verilog principales que trabajan en cadena, más un archivo de restricciones físicas (*Physical Constraints File*) que mapea las señales lógicas a los pines físicos del encapsulado del FPGA.

2. Arquitectura General del Sistema

El diseño sigue una arquitectura jerárquica de tres capas:

Cuadro 1: Módulos del sistema y sus responsabilidades

Módulo	Función	Entradas clave
top	Integrador de alto nivel	clk, rst_n
lcd_ctrl	Generador de temporización	clk, datos de pixel
lcd_data	Generador de contenido visual	Coordenadas xpos/ypos

El flujo de datos es el siguiente:

$$\text{top} \rightarrow \text{pll_40m} \xrightarrow{40\text{ MHz}} \text{lcd_ctrl} \xrightarrow{\text{xpos, ypos}} \text{lcd_data} \xrightarrow{\text{rgb}[23:0]} \text{Pantalla LCD}$$

3. Módulo top — Nivel de Integración

3.1. Descripción

El módulo `top` es la capa de integración. Su rol es instanciar y conectar todos los submódulos. También realiza la adaptación del bus de color de 24 bits interno a los buses de salida del estándar RGB565:

- **Rojo (R):** 5 bits $\rightarrow$ `lcd_rgb[4+16 : 16]`
- **Verde (G):** 6 bits $\rightarrow$ `lcd_rgb[5+8 : 8]`
- **Azul (B):** 5 bits $\rightarrow$ `lcd_rgb[4 : 0]`

Esto se logra mediante el parámetro `para = 8`, que define el desplazamiento de bits para extraer cada canal de color del bus de 24 bits.

3.2. Código

```
1 module top (
2     input          clk,
3     input          rst_n,
4     output [4:0]   lcd_r,
5     output [5:0]   lcd_g,
6     output [4:0]   lcd_b,
7     output         lcd_de,
8     output         lcd_hsync,
9     output         lcd_vsync,
10    output         lcd_clk,
11    output         lcd_bl
12 );
```

```

13
14 assign lcd_bl = 1'b1; // Backlight siempre encendido
15
16 parameter para = 8;
17
18 assign lcd_r[4:0] = lcd_rgb[4 + para*2 : para*2]; // bits [20:16]
19 assign lcd_g[5:0] = lcd_rgb[5 + para*1 : para*1]; // bits [13:8]
20 assign lcd_b[4:0] = lcd_rgb[4 + para*0 : para*0]; // bits [4:0]

```

Listing 1: Módulo top: integración y asignación de canales de color

3.3. Señal de retroiluminación

La señal `lcd_bl` (backlight) se fuerza permanentemente a `1'b1`, lo que mantiene la retroiluminación de la pantalla activa en todo momento. Esta señal está mapeada al pin E10 del FPGA.

4. Módulo `lcd_ctrl` — Controlador de Temporización

4.1. Descripción

Este módulo implementa el generador de temporización VGA para la resolución **800×480 a 40 MHz**. Genera las señales de sincronización horizontal (`lcd_hs`) y vertical (`lcd_vs`), la señal de habilitación de datos (`lcd_de`) y las coordenadas de pixel activo (`lcd_xpos`, `lcd_ypos`).

4.2. Parámetros de temporización

Los parámetros siguen la especificación estándar del modo 800×480@60Hz:

Cuadro 2: Parámetros de temporización horizontal (800×480 @ 40 MHz)

Parámetro	Descripción	Valor (ciclos)
H_SYNC	Pulso de sincronismo horizontal	10
H_BACK	Porche trasero horizontal	46
H_DISP	Período activo (píxeles visibles)	800
H_FRONT	Porche delantero horizontal	210
H_TOTAL	Total de ciclos por línea	1066
V_SYNC	Pulso de sincronismo vertical	4
V_BACK	Porche trasero vertical	23
V_DISP	Líneas visibles	480
V_FRONT	Porche delantero vertical	13
V_TOTAL	Total de líneas por cuadro	520

4.3. Funcionamiento del contador horizontal

El módulo emplea dos contadores de 12 bits (`hcnt` y `vcnt`). El contador horizontal se incrementa en cada flanco de subida del reloj y se reinicia al llegar a `H_TOTAL - 1`. Al completarse una línea (`hcnt == H_TOTAL - 1`), el contador vertical se incrementa.

```

1 always @ (posedge clk or negedge rst_n)
2 begin
3     if (!rst_n)
4         hcnt <= 12'd0;
5     else if (hcnt < H_TOTAL - 1'b1)
6         hcnt <= hcnt + 1'b1;
7     else
8         hcnt <= 12'd0;
9 end
10
11 assign lcd_hs = (hcnt <= H_SYNC - 1'b1) ? 1'b0 : 1'b1;

```

Listing 2: Contador horizontal en `lcd_ctrl`

4.4. Señal `lcd_de` y coordenadas de pixel

La señal `lcd_de` (Display Enable) se activa únicamente durante la zona activa, definida por:

$$lcd_de = 1 \iff h_{cnt} \in [H_SYNC + H_BACK, H_SYNC + H_BACK + H_DISP) \wedge v_{cnt} \in [V_START, V_END) \quad (1)$$

Las coordenadas de pixel `lcd_xpos` y `lcd_ypos` se calculan restando el tiempo de porche del valor del contador. Se anticipa un ciclo de reloj (`H_AHEAD = 1`) para compensar la latencia del pipeline en `lcd_data`.

5. Módulo `lcd_data` — Generador de Contenido

5.1. Descripción

Este módulo recibe las coordenadas del pixel activo y produce el color de 24 bits correspondiente (`lcd_data[23:0]`). Admite cuatro modos de visualización seleccionables mediante directivas de compilación condicional (`'ifdef`):

Cuadro 3: Modos de visualización disponibles

Define	Descripción
<code>VGA_HORIZONTAL_COLOR</code>	Barras horizontales de colores (modo activo)
<code>VGA_VERTICAL_COLOR</code>	Barras verticales de colores
<code>VGA_GRAY_GRAPH</code>	Degradado en escala de grises
<code>VGA_GRAFTAL_GRAPH</code>	Patrón fractal (producto de coordenadas)

5.2. Colores definidos

Los colores se definen como macros de 24 bits en formato RGB 8:8:8:

```

1 'define RED      24'hFF0000
2 'define GREEN   24'h00FF00
3 'define BLUE    24'h0000FF
4 'define WHITE   24'hFFFFFF
5 'define BLACK   24'h000000
6 'define YELLOW  24'hFFFF00
7 'define CYAN    24'hFF00FF
8 'define ROYAL   24'h00FFFF

```

Listing 3: Definición de colores en lcd_data

5.3. Modo de barras horizontales

En el modo activo (VGA_HORIZONTAL_COLOR), la pantalla se divide en 8 franjas horizontales iguales de $V_DISP/8 = 60$ líneas cada una. El color se asigna según la coordenada vertical lcd_ypos:

```

1 always@(posedge clk or negedge rst_n)
2 begin
3     if(!rst_n)
4         lcd_data <= 24'h0;
5     else begin
6         if (lcd_ypos < (V_DISP/8)*1) lcd_data <= 'RED;
7         else if (lcd_ypos < (V_DISP/8)*2) lcd_data <= 'GREEN;
8         else if (lcd_ypos < (V_DISP/8)*3) lcd_data <= 'BLUE;
9         else if (lcd_ypos < (V_DISP/8)*4) lcd_data <= 'WHITE;
10        else if (lcd_ypos < (V_DISP/8)*5) lcd_data <= 'BLACK;
11        else if (lcd_ypos < (V_DISP/8)*6) lcd_data <= 'YELLOW;
12        else if (lcd_ypos < (V_DISP/8)*7) lcd_data <= 'CYAN;
13        else
14            lcd_data <= 'ROYAL;
15    end
16 end

```

Listing 4: Lógica de barras horizontales

El resultado visual puede verse en la Figura 1: ocho franjas de colores perfectamente definidas de arriba hacia abajo.

6. Restricciones Físicas (Pin Constraints)

El archivo de restricciones .cst mapea cada señal lógica al pin físico del encapsulado **GW2A-LV18PG256C8/I7** (256 pines BGA). Todos los pines de la interfaz LCD operan en estándar **LVC MOS33** (3.3V) con pull-up habilitado y drive de 8 mA.

Cuadro 4: Asignación de pines principales

Señal	Pin FPGA	Descripción
clk	H11	Reloj de entrada (25 MHz externo)
lcd_clk	R9	Reloj de pixel hacia la pantalla (40 MHz)
lcd_hs	A15	Sincronismo horizontal
lcd_vs	D14	Sincronismo vertical
lcd_de	E15	Habilitación de datos
lcd_bl	E10	Control de retroiluminación
lcd_r[4:0]	N6–L9	Canal rojo (5 bits)
lcd_g[5:0]	D10–D11	Canal verde (6 bits)
lcd_b[4:0]	B14–B12	Canal azul (5 bits)

7. PLL y Generación de Reloj

El sistema recibe un reloj externo de entrada (típicamente 27 MHz en la Tang Primer 20K) y lo procesa mediante un bloque **PLL** (*Phase-Locked Loop*) instanciado como `p11_40m`. Este PLL sintetiza la frecuencia de pixel requerida de **40 MHz** para el modo 800×480@60Hz.

La señal de salida del PLL (`clk_out`) alimenta directamente al módulo `lcd_ctrl`, que a su vez la propaga a la pantalla como `lcd_clk`. El módulo `lcd_data` recibe el reloj original de entrada para mantenerse sincronizado con el dominio principal.

8. Flujo de Datos Completo

El siguiente diagrama resume el recorrido de la señal desde el reloj hasta la pantalla:

1. El reloj de entrada entra al `top` por el pin H11.
2. El `p11_40m` multiplica/divide la frecuencia para obtener 40 MHz (`clk_out`).
3. `lcd_ctrl` utiliza `clk_out` para generar los contadores `hcnt` y `vcnt`.
4. Las coordenadas `lcd_xpos` y `lcd_ypos` se envían a `lcd_data`.
5. `lcd_data` devuelve `lcd_data[23:0]` con el color del pixel.
6. `lcd_ctrl` aplica la máscara `lcd_de` y entrega `lcd_rgb[23:0]`.
7. El módulo `top` desempaqueta los canales R(5), G(6), B(5) hacia los pines físicos.

9. Conclusiones

El diseño implementa correctamente un controlador LCD para la interfaz RGB paralela de 16 bits (RGB565) usando la FPGA Gowin GW2A-18. Los puntos clave del diseño son:

- **Modularidad:** La separación entre temporización (`lcd_ctrl`) y contenido (`lcd_data`) permite cambiar el patrón visual sin modificar la lógica de sincronización.
- **Flexibilidad:** Los cuatro modos de visualización seleccionables con `'ifdef` facilitan pruebas rápidas de diferentes patrones.
- **Anticipación de datos:** El parámetro `H_AHEAD = 1` compensa la latencia de registro del módulo de datos, evitando desplazamientos horizontales en la imagen.
- **Resultado verificado:** La imagen capturada (Figura 1) confirma que las 8 barras de color se despliegan correctamente en la pantalla física.