

Apellido y Nombre: EFSTRATIADIS, Carlos Andrés

Hojas: 1

1	2	3	4	5	6	7	8	TOTAL
1/3	1/3	1/3						3/3

Examen Parcial 02/JUN/2025

1) Calcule la cantidad de bits que tendrá cada línea de:

- una Memoria Caché Asociativa
- una Memoria Caché Mapeo Directo
- una Memoria Caché Asociativa Agrupada con Factor de agrupación de 3

Para una arquitectura que tiene una memoria RAM de 2^{24} bytes, en todos los casos la Memoria Caché tendrá 512 líneas y bloques de datos de 32 bytes.

2) En la arquitectura GameBoy, la lectura del joystick se realiza a través del byte [0xFF00], el cual tiene la siguiente estructura:

7	6	5	4	3	2	1	0
No usados	Selector de Botones	Selector de D-Pad	Start / Abajo	Select / Arriba	D / Izquierda	A / Derecha	



El uso del mismo es mediante una escritura sobre los selectores en los bits 4 y 5. Nótese que estos selectores, así como las señales de que algún botón está presionado, funcionan como "pull-down", es decir que un 1 significa desactivado y un 0 significa activado.

Considere que luego de ejecutar el siguiente código ASM, el registro a contiene \$DE

```


ld a, $20      ;Selecciono D-Pad
ld [$FF00], a
ld a, [$FF00]
and a, $0F     ;En el nibble más bajo quedan las direcciones seleccionadas
swap a        ;Invierte los nibbles
ld b, a
ld a, $10      ;Selecciono Botones
ld [$FF00], a
ld a, [$FF00]
and a, $0F     ;En el nibble más bajo quedan los botones seleccionados
or a, b        ;En a queda todo el joystick

```

- Según la estructura indicada arriba ¿cuáles botones y flechas están presionados?
- Explique bajo qué circunstancias el contenido del reg. a sería \$37. ¿Es posible? Justifique.
- ¿Qué tipo de estrategia de Entrada y Salida utiliza?

NOTA: Se exige un mínimo del 40% de desarrollo correcto de cada tema para comenzar a tener puntaje en dicho tema. Responder cada tema en forma completa, precisa y con letra legible.

- 3) Dada la arquitectura vertical propuesta por Tanenbaum, se implementó la nueva microinstrucción **ADDM** (cuya funcionalidad es $MBR := R1 := R1 + MBR$) correspondiente al código 12 del Decodificador de OP como se muestra en su matriz representativa.



*** Responder en esta misma hoja ***

- Analice la codificación de **ADDM** en la matriz representativa del Decodificador de OP, e indique si es correcta. En caso contrario modifique tachando y/o marcando los casilleros correspondientes.
- Justifique la necesidad de intercalar el bloque NZ entre la salida de la ALU y la Lógica de micro secuenciamiento.
- Analizando esta arquitectura, justifique fehacientemente la siguiente expresión: Los saltos dentro del microprograma son a direcciones absolutas del mismo.

b) El bloque NZ es necesario para guardar los bits N y Z recibidos de la ALU. En arquitecturas verticales se pueden hacer pocas cosas a la vez en un mismo ciclo de reloj por lo que sin un bloque NZ esa información se perdería en el próximo ciclo de reloj.

c) Es verdadero porque la memoria de control tiene, a lo sumo, 256 microinstrucciones por lo que se necesitan 8 bits de direccionamiento. Lo que se hace es conectar R1 y R2 (ambos de 4 bits) para salir a una determinada dirección.

$$32 \text{ bytes} = 256 \text{ bits}$$

Carlos 1.5) Renglón:

Bit de validez	Un bloque	Valor
1 bit	??	32 bits

Andrés
Etiquetas 2^{26} bytes. $\frac{1 \text{ bloque}}{32 \text{ bytes}} = \frac{2^{26} \text{ bytes}}{32} = 2^{23} \text{ bloques} = 2^{23} \text{ etiquetas}$

Se necesitan 19 bits para direccionar todos los bloques

Bit de validez Línea de bloque Valor

1 bit	19 bits	32 bits
-------	---------	---------

$$1 \text{ bit} + 19 \text{ bits} + 32 \text{ bits} = 52 \text{ bits}$$

b) Renglón:

Bit de validez	Etiquetas	Valor
1 bit	??	32 bits

$$\text{ant. etiquetas} = \frac{2^n \text{ bloques}}{512 \text{ líneas}} = \frac{2^{19}}{2^9} = 2^{10} = 2^{10}$$

Se necesitan 10 bits para representar la cantidad de etiquetas necesarias

Bit de validez Etiquetas Valor

$$1 \text{ bit} + 10 \text{ bits} + 32 \text{ bits} = 43 \text{ bits}$$

c) resultado de $b * 3 = 43 \text{ bits} * 3 = 129 \text{ bits}$

- a) Según la estructura indicada arriba ¿cuáles botones y flechas están presionados?
- b) Explique bajo qué circunstancias el contenido del reg. a sería 137. ¿Es posible? ¿?
- c) ¿Qué tipo de estrategia de Entrada y Salida utiliza?

A: Se exige un mínimo del 40% de desarrollo correcto de cada tema para comenzar a tener puntaje en dicho ítem.
Responder cada tema en forma completa, precisa y con letra legible.

3)

2.2)

	7	6	5	4	3	2	1	0
	0	0	1	0	0	0	0	0
	0	0	0	1	0	0	0	0

Está presionado el botón Abajo, Arriba, Abajo, Arriba, Abajo, Arriba, Abajo, Arriba, Abajo, Arriba.

b) Bajo la circunstancia de que No es posible, por lo que quedará en el D-Pad.

Bajo la circunstancia de que no estén seleccionados ni los botones ni el D-Pad. En este caso no será posible porque si se *

c) Utiliza la estrategia de pulsación; es decir, que espera a que se apriete y se suelte un botón para llevar a cabo la acción que corresponda.

* seleccionó el D-Pad

b) El bloque VZ es necesario para que se reciban de la ALU. En arquitecturas verticales se pueden hacer cosas a la vez en un mismo ciclo de reloj, lo que sin un bloque VZ esa información se perdería en el ciclo de reloj.

c) Es verdadero porque la memoria de control tiene, a lo sumo, 8 instrucciones por lo que se necesitan 8 bits de direccionamiento. Es necesario el R1, R2 (ambos de 4 bits) para saber a una determinada dirección.