

Sistemas Embebidos, cómo pasar del diagrama esquemático al circuito impreso y no fracasar en el intento



Circuitos Impresos - Introducción



<u>juanmanuel.cruz@hasar.com</u>

Ing. Juan Manuel Cruz



Gerente de Ingeniería - Cia. Hasar SAIC Profesor Asociado Ordinario - Técnicas Digitales II UTN FRBA Profesor Adjunto Interino - Sistemas Embebidos FIUBA ACSE - Laboratorio de Sistemas Embebidos FIUBA Laboratorio Abierto UTN FRA



4° Jornadas de Sistemas Embebidos LSE – UTN FRA UTN FRA – 16 y 17 de Noviembre de 2017



Temario

- De la ignorancia al conocimiento en cuatro etapas
- ¿Qué es un sistema embebido?
 - ¿Cuáles son sus requerimientos?
 - ¿Qué conocimiento se necesita?
 - ¿Qué más se necesita saber?
- Del diagrama esquemático al circuito impreso
 - Normas de referencia técnica
 - Normas del IPC (a tener en cuenta)
- El proceso de diseño del circuito impreso
 - Dibujo del Circuito Impreso (PCB)
- Referencias



De la ignorancia al conocimiento ...

- Etapa de la ignorancia inconsciente
 - No sabemos que hay cosas que no sabemos
- Etapa de la ignorancia consciente
 - Sabemos que hay cosas que no sabemos y queremos aprenderlas
- Etapa del conocimiento consciente
 - Se aprende lo que uno no sabía de forma consciente
- Etapa del conocimiento inconsciente o incorporado
 - Se aprende lo que uno no sabía de forma inconsciente

¿En que etapa de conocimiento del diseño de PCB cree Ud. estar?



¿Qué es un sistema embebido?

- Cuando hablamos de sistemas embebidos nos referimos a equipos electrónicos que incluyen procesamiento de datos
- A diferencia de una PC (en cualquiera de sus diversos formatos), los sistemas embebidos se diseñan para satisfacer una función específica (reloj digital, reproductor de MP3, teléfono celular, router, sistema de control de automóvil –ECU– o de satélite o de planta nuclear, etc.)
- Un sistema embebido es entonces un sistema electrónico contenido ("embebido") dentro de un equipo completo que incluye otras partes (mecánicas, electromecánicas, etc.)
- Implica desarrollar simultáneamente hardware y software



¿Qué es un sistema embebido?

- En buena parte de las aplicaciones reales como cerebro de un sistema embebido se recurre a un microcontrolador (SoC: System-on-a-chip solution), o bien:
 - DSP (Digital Signal Processing)
 - FPGA (Field Programmable Gate Array)
 - Microprocesador (CPU con Memoria externa)
 - ASIC (Application-Specific Integrated Circuit)
- El diseño de un sistema embebido usualmente se orienta a:
 - Reducir su tamaño, su consumo y su costo
 - Aumentar su eficiencia, confiabilidad y re-usabilidad
 - Mejorar su desempeño
 - Asegurar su determinismo y su tiempo de respuesta
 - Atender la mayor cantidad de tareas posibles, etc.



- Históricamente sea cual fuese la función específica del sistema embebido se ha requerido contar con:
 - Las conectividades en uso corriente (USB, Ethernet, Wifi, Bluetooth, Zigbee, etc.)
 - Las interfaces de usuario en uso corriente (display LED, touch screen, multimedia, etc.)
- Para cumplir tales requerimientos (en permanente evolución) se hace necesario contar con plataformas (micros/DSP/FPGA/ASIC/ etc.) de rendimiento y recursos en crecimiento que permitan atender el incremento del procesamiento necesario para soportar periféricos avanzados con capacidad de atender las nuevas conectividades e interfaces de usuario requeridas por el mercado (usuarios)



¿Qué conocimiento se necesita?

- Tecnologías actuales de microcontroladores de 32 bits
- Ingeniería de Software, que sirvan para organizar el ciclo de vida de un proyecto y mejorar la eficiencia del trabajo en equipo
- Modelos, soluciones utilizando diagramas y notaciones de uso más frecuente (Diagramas de Estado, de Actividad, etc.)
- Lenguaje C (C++ / Java / etc.), con y sin un sistema operativo de tiempo real (RTOS), empleando técnicas de programación específicas para lograr eficiencia, confiabilidad y re-usabilidad
- Circuitos de apoyo e interfaz
- Documentar relacionados a un desarrollo de ingeniería
- Consolidar los conocimientos teóricos mediante la práctica debida



¿Qué más se necesita saber?

Que existen algunos lineamientos a seguir (como en juegos):

Elije un trabajo que ames y no tendrás que trabajar un día de tu vida.

Confucio

- Simpleza (KISS "Keep It Simple, Stupid")
- Excelencia (DFE "Design for Excellence")
- Documentarse debidamente antes de comenzar el diseño
- Método de trabajo (contar con uno)
- Los sistemas embebidos son herramientas que permiten ofrecer soluciones a aplicaciones antes resueltas mediante el uso de otras tecnologías/técnicas
- Sepamos que puede ser necesario recurrir al auxilio de expertos en disciplinas muy específicas relacionadas a la aplicación



Del esquemático al circuito impreso

- Debido al permanente avance tecnológico hoy los proyectos, diseños y sus respectivos prototipos (eléctricos, electrónicos y electromecánicos) crecen en complejidad, exigencia y especificaciones
- Es responsabilidad del diseñador del circuito impreso lograr la efectividad en la generación de un producto (solución)
- Su labor puede ir desde disminuir la funcionalidad de la aplicación debido a técnicas de layout inapropiadas, hasta mejorar su desempeño en condiciones adversas, reducir requerimientos adicionales, robustecer la aplicación, darle valor agregado a dicha solución generando las condiciones que le permitan acceda a mercados internacionales, logrando un producto completamente documentados y competitivo



Del esquemático al circuito impreso

 Para pasar de un diagrama esquemático a un circuito impreso confiable de simple fabricación, armado y prueba es preciso recurrir a normas técnicas de referencia, pues se deben tener en cuenta:

OJO!!!

No basta

con

conectar

Consideraciones relativas a ubicación de componentes,
 Compatibilidad electromagnética, Formas y dimensiones de pistas, Manejo térmico, etc.

Tales normas son emitidas por entidades internacionales como la IEC (Internacional Electrotechnical Commission) y la IPC (Association Connecting Electronic Industries, asociación de industrias relacionadas con interconexión electrónica y la máxima autoridad en lo que tiene que ver con el diseño de circuitos impresos en el mundo). Capacitarse en su uso



Normas de referencia técnica

- La aplicación de normas del IPC garantiza el buen funcionamiento electrónico del producto final (siendo de obligatorio cumplimiento para el acceso en algunos países)
- Son estándares, guías desarrolladas por diseñadores de PCB, fabricantes y ensambladores de módulos electrónicos; elaboradas para diseñadores, que ayudan en el proceso de:
 - Entender los conceptos básicos para diseñar circuitos
 - Diseñar para la manufacturabilidad (DFM), diseñar para hacer "pruebas & mediciones" y diseñar para que el resultado sea amigable con el medio ambiente (DFE)
 - Minimizar el tiempo de lanzamiento al mercado de un producto
 - Formación como profesional en diseño y ensamble
 - Obtención de un excelente producto final
 - Generación de métodos de realimentación y mejora de diseños



- Los estándares básicos contienen información sobre:
 - Diseño de Layout
 - Consideraciones eléctricas y térmicas
 - Especificaciones de materiales
 - Especificaciones de componentes
 - Requerimientos de ensamble y montaje
 - Aspectos de fabricación de PCB
 - Características físicas de PCB
 - Documentación
 - Inspección y prueba
 - Confiabilidad

010!!!

Considerando todo esto

Estamos en la etapa de la ignorancia consciente

Sabemos que hay cosas que no sabemos y queremos aprenderlas

¿O me equivoco?

- Los estándares a tener en cuenta son:
 - IPC 2221A Generic Standard on Printed Board Design
 - IPC 2222 Sectional Standard on Rigid PWB Design



- IPC 2251 Design Guide for the Packaging of High Speed Electronic Circuits
- IPC 2152 Standard for Determining Current-Carrying Capacity in Printed Board Design
- ANSI/IPC A-610D Acceptability of Electronic Assemblies
- IPC HDBK-610 Handbook and Guide to IPC-A-610
- **ANSI/IPC A-600G** Acceptability of Printed Boards
- IPC 6212 Sectional Requirements for Electronic Diagramming Symbol Generation Methodology
- IPC 7251 Generic Requirements for Through Hole Design and Land Pettern Standard
- IPC 7351A Generic Requirements for Surface Mount Land Pattern and Design Standard (INCLUDES LAND PATTERN VIEWER SOFTWARE)
- IPC 7525A Stencil Design Guidelines
- IPC 9592 Requirements for Power Conversion Devices for the Computer and Telecommunications Industries
- IPC C-406 Design and Application Guidelines for Surface Mount Connectors




- Para aplicar adecuadamente las normas (por ejemplo para circuitos impresos rígidos orgánicos), es fundamental clasificar al producto por:
 - Clases de rendimiento:
 - Clase 1 "Productos de electrónica general"
 - Clase 2 "Productos electrónicos de servicio dedicado"
 - Clase 3 "Productos electrónicos de alta confiabilidad"
 - Nivel de productividad:
 - Nivel A "Diseño de complejidad general" (preferido)
 - Nivel B "Diseño de complejidad moderada" (estándar)
 - Nivel C "Diseño de complejidad alta" (reducido)



Tipo de placa


- Tipo 1 "Simple faz"
- Tipo 2 "Doble faz"
- Tipo 3 "Multicapa sin vías ciegas o enterradas (blind or buried)"
- Tipo 4 "Multicapa con vías vías ciegas y/o enterradas"
- Tipo 5 "Multicapa de núcleo metálico sin vías ciegas o internas"
- Tipo 6 "Multicapa de núcleo metálico con vías ciegas y/o enterradas"




Ing. Juan Manuel Cruz



Tipos de ensamblado







- EMC (ElectroMagnetic Compatibility)
 - Los circuitos integrados digitales de alta velocidad operan a frecuencias en que los componentes pasivos (PCB, capacitores de desacoplamiento, conexiones de PCB, encapsulados de los componentes, ...) no se pueden considerar ideales, sino con elementos parásitos (inductancia, resistencia, ...)
 - Debido a que sus impedancias dependen de la frecuencia, los niveles de emisión generados por las caídas de tensión y corriente no puede ser compatible con las diferentes normas EMC
 - Es imposible predecir el cumplimiento de un sistema pero es posible reducir el riesgo mediante la aplicación de algunas reglas y técnicas de diseño en la mayoría de aplicaciones
 - Lo que se puede es listar los principales puntos que pueden degradar EMC así como algunas técnicas básicas que pueden ayudar a reducir los niveles de emisión y endurecer el sistema electrónico



- EMC: Compatibilidad Electromagnética, capacidad de un producto para convivir en su entorno electromagnético determinado sin causar o sufrir degradación funcional o daños
- EMI: Interferencia Electromagnética, proceso por el cual la energía electromagnética perturbadora se transmite de dispositivo electrónico a otro por caminos, radiadas o conducidas o ambos
 - Radiada: Energía transmitida por el aire a través de antenas o lazos
 - Conducida: Energía transmitida a través de un medio sólido, como cables, conexiones de PCB, encapsulados de los componentes,
- Elementos en modelo de EMC p/analizar/comprender problema de EMC
 - Una fuente de ruido (que genera una perturbación electromagnética)
 - La víctima (dispositivo electrónico q/recibe la perturbación q/provoca falla)
 - Una ruta de acoplamiento, (medio q/transmite la energía de la fuente de ruido a la víctima)



- Una fuente de ruido conduce una corriente i (t), que fluye por la rama de acoplamiento izquierda (conexión PCB por ejemplo) provocando caídas de tensión. La perturbación de tensión se transmite a la víctima por la rama de acoplamiento derecho, puede causar fallas si el nivel es suficientemente alto
- Modos (caminos) de acoplamiento
 - Conducido (corriente eléctrica)
 - VCC/GND/SeñalesModo Común/Diferencial
 - Reactivo
 - Inductivo (campo magnético)
 Grandes corrientes
 - Capacitivo (campo eléctrico)
 Grandes tensiones
 - Radiado (campo electromagnético)





Figure 1. Elements of EMC environment

Para mejorar la calidad del diseño EMC debemos analizar su entorno EMC









Figure 2. Spectrum of the trapezoïdal signal for a fast and slow technlogy



FRECUENCIA	UNIDADES	SEGÚN λ/2π		SEGÚN 5λ/2π	
		LÍMITES	UNIDADES	LÍMITES	UNIDADES
50	Hz	955	Km	4.775	Km
1	kHz	47,7	Km	238,7	Km
9	kHz	5,31	Km	26,5	Km
32	kHz	1,49	Km	7,46	Km
100	kHz	477	m	2,39	Km
150	kHz	318	m	1,59	Km
1	MHz	47,7	m	239	m
10	MHz	4,77	m	23,9	m
30	MHz	1,59	m	7,96	m
50	MHz	0,95	m	4,77	m
100	MHz	47,7	cm	2,39	m
200	MHz	23,9	cm	1,19	m
300	MHz	15,9	cm	79,6	cm
500	MHz	9,55	cm	47,7	cm
900	MHz	5,31	cm	26,5	cm
1	GHz	4,77	cm	23,9	cm
1,8	GHz	2,65	cm	13,3	cm
2	GHz	2,39	cm	11,9	cm
3	GHz	1,59	cm	7,96	cm
6	GHz	7,96	mm	39,8	mm

16 y 17 de Nov. 2017

Ing. Juan Manuel Cruz



El Proceso de Diseño del PCB

- El objetivo del proceso de diseño de PCB es diseñar un PCB, incluyendo todos sus circuitos activos, que:
 - Funcionen correctamente en todo el rango de variación
 normal de los parámetros de sus componentes:



- Valores / Velocidades
- Rangos de temperatura
- Rangos de tensión de alimentación
- Tolerancias de fabricación
- Producir toda la documentación y los datos necesarios para:
 - Fabricar / Ensamblar / Probar
 - Solucionar problemas del PCB desnudo y del PCB ensamblado



El Proceso de Diseño del PCB

- Hacer menos que esto nos expone a:
 - Pérdidas de rendimiento
 - Incremento de costos de fabricación
 - Funcionamiento inestable
- Hacerlo bien implica:
 - Diseñar un proceso compatible con el producto final
 - Seleccionar herramientas de diseño con prestaciones de control y análisis
- Seleccionar un sistema de materiales y componentes compatible

Consolidar lo aprendido mediante la práctica debida



Pasos del Proceso de Diseño

- Comienza con las especificaciones del producto final deseado
- Culmina en el almacenamiento de la base de datos de diseño (que posibilite modificaciones de diseño a posteriori o bien la regeneración de los documentos de soporte a la producción en curso)
- Este proceso recurre a herramientas informáticas desarrolladas para asegurar un "diseño correcto desde el primer momento"
- El proceso básico es el mismo, ya sea para PCB analógicos o digitales
- Las diferencias en el proceso de diseño para las dos clases de PCB se centran en torno a las diferencias en la complejidad de estos dos tipos de circuitos (ya abordadas)

Create System Specification Create System Block Diagram Partition System into PCBs Determine PCB Sizes Create Schematics **Build Component Libraries** Simulate Design Place Components on PCBs Order Points in Nets to Rules Simulate Timing and Transmission Lines Adjust Ordering and Placement Test Routability of layout Route PCB Check Result Against Specifications Generate Production Data Files Archive Design

FIGURE 14.1 PCB design process steps.

16 y 17 de Nov. 2017

Ing. Juan Manuel Cruz



Herramientas Informáticas

- Las herramientas informáticas han evolucionado, automatizan o mejoran la velocidad y precisión de c/u de los paso del proceso de diseño de PCB. Se agrupan en:
 - Herramientas CAE (computer-aided engineering)
 - Herramientas CAD (computer-aided design)
 - Herramientas CAM (computer-aided manufacturing)
- Permiten mantener vinculados los dibujos del Esquema Eléctrico y Circuito Impreso (sincronizados), pudiendo efectuar cambios durante el proceso de diseño o a posteriori a causa de revisión (incluso a partir de cualquiera de ellos)

OJO!!!

Portabili
dad =>
re-uso

Metodología de trabajo que asegura la portabilidad del diseño permitiendo el posterior aprovechamiento parcial o total del mismo (re-uso)

16 y 17 de Nov. 2017

Ing. Juan Manuel Cruz



Dibujo del Esquema Eléctrico (SCH)

- En base a la especificación del sistema crear un diagrama de bloques de sus principales funciones, cuyo objetivo es mostrar:
 - Cómo se ha particionado el sistema
 - Cómo se relacionan sus funciones principales entre si
- Crear esquema de conexiones detalladas entre los componentes seleccionados de cada bloque, cuyo objetivo es mostrar:
 - Cómo se relacionan sus componentes entre si
- Adecuar cada componente al que usará realmente:
 - Extraer un componente similar de las bibliotecas de su CAD
 - Copiarlo en una biblioteca o "Library" creada especialmente para este diseño particular
 - Modificarlo hasta cumplir 100% con su hoja de datos (respetando nombre, número y función de cada conexión)
 - Al modificarlo respetar las ER o "Electrical Rules"

010111

≠ a hoja
de datos
=>
Problemas

16 y 17 de Nov. 2017 Ing. Juan Manuel Cruz



Dibujo del Esquema Eléctrico (SCH)

OJO!!!

conexiones
 críticas
 producen
 problemas

Identificar las **conexiones críticas** asignándoles nombres que las destaque (posibles **fuentes** o **víctimas** de **EMI**, tales como: alimentación, tierra, señales de conmutación, etc.)

Aplicar el **ERC** o "**Electrical Rules Check**" a medida que se avanza en el dibujo y ver que el dibujo lo pasa OK

Generar la lista de conexiones eléctricas o "Netlist"

- Verificar que las conexiones del esquema eléctrico coinciden con la lista de conexiones eléctricas o "Netlist" generado
 - Para estar seguro de un diseño llevará a cabo su función prevista en todo el rango de condiciones, es conveniente realizar alguna forma de verificación del diseño mediante sintetizadores / simuladores / emuladores / analizadores de circuitos

OJO!!!

Verificacio nes evitan problemas



030!!!

Mecánica condiciona lo eléctrico

030!!!

Hacerlo al principio evita problemas

030!!!

Trabajar en grilla lo facilita todo Comenzar por el **contorno** de la placa y **calados** (**cotas mecánicas** y **puntos de sujeción**)

- Dimensionar de acuerdo a la especificación del sistema
- Dejar una banda sin cobre en los bordes de la placa

Adecuar cada componente al que usará realmente:

- Extraer un componente similar de las bibliotecas de su CAD
- Cópielo en una biblioteca o "Library" creada especialmente para este diseño particular
- Modificarlo hasta cumplir 100% con estándares del IPC (PTH: IPC 7251, SMT: IPC 7351)
- Al modificarlo respetar las DR "Design Rules"

Determinar Grillas (IPC 7215 & IPC 7351 & Specs del Fabricante del PCB) para:

Posicionar Componentes // Posicionar Trazas, Pads y Vías





Determinar Dimensiones Adecuadas (IPC 2152):

- De Trazas (transportar corriente, calor)
- De Pads y Vías (perforaciones con dimensión de perforado final, acotar la variedad de perforados)
- De Textos (relación altura/ancho de la traza, legible)

Determinar Separación Mínima (IPC 7215 & IPC 7351):

- Entre Trazas, Pads y Vías (disrupción, fabricar)
- Entre Componentes (montar, soldar)

OJO!!!

Bloque a
bloque se
facilita
todo

Dividir el dibujo en **bloques funcionales** o **áreas de trabajo**:

- Resolver un bloque a la vez comenzando por las conexiones críticas (posibles fuentes o víctimas de EMI, tales como: tierra alimentación, señales de conmutación, etc.). Ayudarlas recurriendo a Planos de Tierra
- Disposición de Componentes para minimizar EMI, optimizar el trazado y enfriamiento de Componentes que generan Calor

16 y 17 de Nov. 2017

Ing. Juan Manuel Cruz



OJO!!!

Dibujar ordenada mente evita problemas

- Orientar & Alinear en patrones simétricos ortogonales:
 Componentes, Trazas, Vías & Textos, pues facilita: proceso de soldadura, localización de componentes, lectura de textos, redibujo y re-uso parcial o total del diseño
- Colocar fiduciales (marcadores) p/montaje automatizado
- Colocar test points & patterns p/verificación & puesta a punto
- Evaluar Ruteabilidad (rats-nest) p/acotar N° de capas (layers)
- Acotar: la frec. máxima del sistema/enlaces, la longitud del trazado, el número de vías, efecto de los lazos magnéticos
- Proveer vínculo de conexión concentrado e/fuente y cargas (sintonizar capacitores de desacople)
- Terminado un bloque reubicarlo (adyacentes x interacción)
- Terminados los bloques interconectarlos y Revisión General
- Aplicar el DRC "Design Rules Check" a medida que avanza en el dibujo y vea que su dibujo lo pasa



030!!!

Verificacio nes evitan problemas

Para estar seguro de un diseño llevará a cabo su función prevista en todo el rango de condiciones, es conveniente realizar alguna forma de verificación el ruteo mediante simuladores (predictores) / analizadores de circuitos:

- Temporización / Integridad de señal
 - Líneas de transmisión: retardos / reflexión
 - Ajustes de disposición
 - Adaptación de impedancia (terminaciones)
- Calor

Verificar dibujo libre de:

030!!!

Verificacio nes evitan problemas

- Superposición entre componentes
- Superposición entre soldadura & pintura
- Superposición entre planos de tierra diferentes
- Desequilibrio entre conexiones de pads opuestos
- Trazas salientes más anchas que el pads del que salen
- Areas de cobre sin conectar

16 y 17 de Nov. 2017

Ing. Juan Manuel Cruz



Panelizar el PCB (determinar tipo de corte de placas)

OJO!!!

Panelicar
minimiza
costos

- El costo final de un PCB deviene del número de capas y la cantidad de placas que entren en el tamaño de los paneles de fabricación estándar (maximizar aprovechamiento del panel)
- Para la mayoría de los fabricantes de PCB éste tamaño es de 18" x 24" (457,2mm x 609,6mm) con una superficie útil de 16,5" x 22,5" (419,1mm x 571.5mm). Usado para PCBs multicapa de 6 o más capas mediante "pin lamination"
- Muchos PCB de 4 capas se fabrican en oriente mediante "mass lamination" con tamaños de paneles de 36" x 48" (4 veces un panel "estándar")

OJO!!!

Verificacio nes evitan problemas Generar y verificar **Archivos de Manufactura (Gerber**/otros):

- Archivos de impresión fotográfica, Archivos de pick-and-place
- Archivos de prueba del placas desnudas y pobladas
- Dibujos y listas de materiales necesarios para la fabricación real Ing. Juan Manuel Cruz



Generación de Archivos de Manufactura

TABLE 14.1 A Typical Collection of Design Files Sent to a PCB Fabricator

File name	File contents				
BBBBpCCC.arc*	Arc file of Gerber files containing:				
applist.p	List of photoplot apertures for artwork				
ly1 thru lyx.ger	Gerber photoplot data for x PCB layers				
topmsk.ger	Gerber photoplot data for top solder mask				
botmsk.ger	Gerber photoplot data for bottom solder mask				
topslk.ger	Gerber photoplot data for top silk screen				
botslk.ger	Gerber photoplot data for bottom silk screen				
pc_356.out	IPC 356 data for blank PCB netlist testing				
name0.rep	Drill allocation report for plated holes				
name0.prf	Excellon drill file for all plated holes				
name1.rep	Drill allocation report for all nonplated holes				
XX.XX.fab Fabrication drawing in HPGL format, sheet					

^{*} BBBBpCCC is the part number of the PCB.

030!!!

¿Qué, cómo, cuándo, quién, dónde y porqué o para qué?

TABLE 14.2 A Typical Collection of Design Files Sent to a PCB Assembler

File name	File contents				
BBBBaCCC.arc*	Arc file of all assembly data containing:				
applist.a	Aperture list for plotting paste mask				
readme.asy	Readme file describing assembly				
tpstmsk.ger	Gerber photoplot data for top paste mask				
bpstmsk.ger	Gerber photoplot data for bottom paste mask				
BBBB-CCC.dbg	Mfg. output, data format info.				
BBBB-CCC.dip	Mfg. output, x-y loc. dip components				
BBBB-CCC.log	Mfg. output, component log.				
BBBB-CCC.man	Mfg. output, x-y loc. manual insert components				
BBBB-CCC.smt	Mfg. output, x-y loc. top smt components				
BBBB-CCC.smb	Mfg. output, x-y loc. bottom smt components				
BBBB-CCC.unp	Mfg. output, parts not mounted				
BBBB-CCC.vcd	Mfg. output				
XX_XX.asy	Assembly drawing in HPGL format, sheet XX of XX				
XX XX.fab	Fabrication drawing in HPGL format, sheet XX of XX				

^{*} BBBBaCCC is the part number of the assembly.

Recordar que:

- El desarrollo del producto se basa en el "Design For Excellence"
- Cada desarrollador de producto tiene su propio equipamiento y método/s de desarrollo que acotan su capacidad de desarrollo
- El producto desarrollado dependerá fuertemente del contexto en que se lleve a cabo su desarrollo y posterior producción



Para garantizar el éxito de la tarea será necesario:

030!!!

Lo usual
es un
prototipo
en
3 intentos

Prototipo/s

- Fabricación del PCB => industrial
- Montaje & soldadura de componentes => industrial/manual
- Ajustes al diseño

030!!!

Aunque debería ser un producto en 3 intentos

Producción piloto

- Fabricación del PCB => industrial
- Montaje & soldadura de componentes => industrial/manual
- Ajustes al diseño

Producción definitiva


Ajustes al diseño





PCB Board Thickness

0.4mm, 0.6mm, 0.8mm, 1.0mm, 1.2mm, 1.6mm, 2.0mm, 2.4mm Please contact us if your board exceeds these.



Min Track/Spacing

Min. Line Spacing & Min. Line Width: 4/4mil 5/5mil 6/6mil †



Min Hole Size

0.2mm 0.25mm 0.3mm †




Silkscreen

White, Black, None



Finished Copper

1oz/2oz/3oz(35μm/70μm/105μm) Inner Layer Copper Thickness:1oz/1.5oz(35μm/50μm)



Surface Finishing

HASL with lead, HASL lead free, Immersion gold, Hard Gold , OSP...


16 y 17 de Nov. 2017

Ing. Juan Manuel Cruz



TECNOLOGIA	12 MILS	10 MILS	8 MILS	6 MILS
DIAMETRO DE AGUJERO	28 (0.70 mm)	20 (0.50 mm)	16 (0.40 mm)	16 (0.40 mm)
DIAMETRO DE PAD O VIA	50 (1.27 mm)	40 (1.00 mm)	32 (0.80mm)	28 (0.70mm)
ANCHO DETRAZA	12 (0.30mm)	10 (0.25 mm)	8 (0.20 mm)	6 (0.15mm)
SEPARACION ENTRE TRAZAS	12 (0.30mm)	10 (0.25 mm)	7 (0.18 mm)	6 (0.15mm)
SEPARACION ENTRE TRAZA Y PAD/VIA	10 (0.25 mm)	8 (0.20 mm)	6 (0.15mm)	6 (0.15mm)
DISTANCIA DE COBRE A BORDE	12 (0.30mm)	12 (0.30mm)	12 (0.30mm)	12 (0.30mm)
ALTURA - TRAZO DE LETRAS	48 - 8	36-6	30-5	30-5






Ing. Juan Manuel Cruz



Sample Resistance Calculation



Material	μΩ-ст	μΩ-in
Copper	1.70	0.67
Gold	2.2	0.87
Lead	22.0	8.66
Silver	1.5	0.59
Tin -Lead	15	5.91
Palladium	11	4.3

$$R = \frac{\rho l}{A}$$

$$\rho = resistivity$$




Count Squares to Estimate Trace Resistance


Vias Have Resistance Too

♦ Copper resistivity is 0.67 μΩ in. at 25°C and doubles ♦ Typical rule of thumb is 1 A to 3 A per via for 254°C rise





Co	opper Weight (Oz.)	Thickness (mm/mils)	mΩ per Square (25°C)	mΩ per Square (100°C)
	1/2	0.02/0.7	1.0	1.3
	1	0.04/1.4	0.5	0.65
	2	0.07/2.8	0.2	0.26



$$R = \frac{\rho l}{A}$$


$$R = \frac{\rho l}{\pi (r_o^2 - r_i^2)}$$

$$R = \frac{2.36 \times 10^{-6} \times 0.06}{\pi (0.01^2 - 0.009^2)} = 2.4 \text{ } m\Omega$$



Sample Capacitance Calculation

Consider two 10 mil traces crossing with 10 mil PWB thickness



$$C = \frac{\varepsilon_R \times \varepsilon_O \times A}{t}$$


$$C = 5 \left(\frac{10^{-9}}{36\pi} \right) \left(\frac{0.00025^2}{0.00025} \right)$$

$$C = 0.01 \ pF$$

Not much capacitance but consider the area of all those components connected to the summing node

Self Inductance of PWB Traces

◆ Due to the natural logarithmic relationship, large changes in conductor width have minimal impact on inductance



$$L = 2\ell \left(\ell n \left(\frac{\ell}{t+w} \right) + \frac{1}{2} \right) nH(cm)$$

$$L = 5\ell \left(\ell n \left(\frac{\ell}{t+w} \right) + \frac{1}{2} \right) nH(in)$$


$$L = 5\ell \left(\ell n \left(\frac{\ell}{t+w} \right) + \frac{1}{2} \right) nH(in)$$

w (mm/in)	T(mm/in)	Inductance (nH/cm or nH/in)
0.25/0.01	0.07/0.0028	10/24
2.5/0.1	0.07/0.0028	6/14
12.5/0.5	0.07/0.0028	2/6



PWB Traces Over Ground Planes


- ◆ Substantial inductance reduction
- ◆ Inductance inversely proportional to width




	Metric			English	
h (cm)	w (cm)	Inductance (nH/cm)	h (in)	w (in)	Inductance (nH/in)
0.25	2.5	0.2	0.01	0.1	0.5
1.5	2.5	1.2	0.06	0.1	3.0

Ing. Juan Manuel Cruz










16 y 17 de Nov. 2017

Ing. Juan Manuel Cruz






Figure 3-2 Example of 3216 (1206) Capacitor Dimensioning for Optimum Solder Fillet Condition






Figure 3-5 Courtyard Boundary Area Condition

Ing. Juan Manuel Cruz






Nominal "E"









Dibujo del Circuitc ◆The proportionality constant, h, is called heat transfer coefficient and is about 0.001 W/cm²/

Typical Thermal Requirements

◆ Ambient temperature: 70°C, T_△


◆ Maximum semiconductor: 125°C, Max T₁

◆ Maximum board temperature: 120°C

◆ Typical semiconductor loss: 2 W

◆ PowerPAD™ SO-8 thermal resistance: 2.3°C/W

Calculated PWB temperature under semiconductor is $125^{\circ}C - (2 \text{ W} \times 2.3^{\circ}\text{C/W}) = 120^{\circ}\text{C}$



Convection Cooling (Metric Units)

- ◆ To a first approximation, temperature rise is proportional to power dissipation and inversely proportional to surface area
- transfer coefficient and is about 0.001 W/cm²/°C for air

$$\Delta T = \frac{P}{(Sa \times h)} = \frac{P}{(Sa \times 0.001)} \qquad \Delta T = \frac{1000 \times P}{Sa} \qquad R_{SA} = \frac{1000}{Sa}$$

- Or 1 W over a square cm yields about 1000°C rise
- More precise equation accounting for the nonlinearity of h

$$\Delta T = P^{0.8} Sa^{-0.7} (650^{\circ} C)$$

Convection Cooling Area Calculations (Metric)

◆ Applying the simple formula and solving for 50°C rise

$$\Delta T = \frac{1000 \times P}{Sa}$$

$$Sa = \frac{1000 \times P}{\Lambda T}$$

$$Sa = \frac{1000 \times 2}{50}$$

$$Sa = 40$$

The package is much smaller than this dimension and something must be done to provide a larger cooling surface



Thermal Conductivity of Other Materials

Material	W/(cm °C)	W/(in °C)
Air	0.0002	0.0007
Alumina	0.2	0.9
Aluminum	1.8	4.4
Beryllia	1.6	4
Copper (OFC)	3.6	9
Epoxy (PC board)	0.0003	0.007
Ferrite	0.04	0.10
Steel	0.15	0.60
Tin-lead	0.4	1.00


Thermal Resistance

Through board is much less than board-ambient



Dibujo del Circui

Lateral Heat Flow



$$R = \frac{t}{(\sigma \times A)}$$

$$R = \frac{1.5}{(0.0003 \times 25.4 \times 25.4)}$$
 Metric


$$R = \frac{0.06}{(0.007 \times 1)}$$
 English

Calcillations


Calculations based on one square inch of hoard area

Thermal Resistance

A single via has about 100°C/W thermal resistance and they can be paralleled



Metric	English
2-oz, 0.07-mm thick copper	2-oz, 2.8-mils thick copper
$R = \frac{l}{(\sigma \times l \times t)}$ $R = \frac{1}{(0.4 \times 0.07)}$ $R = 40^{\circ} C/W$	$R = \frac{l}{(\sigma \times l \times t)} = \frac{1}{(\sigma \times t)}$ $R = \frac{1}{(9 \times 0.0028)}$ $R = 40^{\circ} C/W$
1.5-mm FR4	0.06-inch FR4
$R = \frac{1}{(0.00028 \times 1.5)}$ $R = 2400^{\circ} C/W$	$R = \frac{1}{(0.007 \times 0.06)}$ $R = 2400^{\circ} C / W$




Heat Flow
$$R = \frac{l}{(\sigma \times A)}$$


$$R = \frac{l}{\sigma \times \pi \times (r_o^2 - r_i^2)}$$

$$R = 100^{\circ} C/W$$


16 y 17 de Nov. 2017

Ing. Juan Manuel Cruz









16 y 17 de Nov. 2017

Ing. Juan Manuel Cruz



Vertical Cools Better Than Horizontal

Surface Orientation	K′ (cm. °C, and W)	K' (in. °C, and W)
Vertical	650	100
Horizontal plane, top surface	675	104
Horizontal, bottom surface	1375	204

$$\Delta T = Pd^{0.8} \times \frac{K'}{A^{0.7}}$$






Figure 3-8 Component Orientation for Wave-Solder Applications

16 y 17 de Nov. 2017

Ing. Juan Manuel Cruz

Dibujo del Circuito

Tipos de conexión	EIA 1206	EIA 0805	EIA 0603	EIA 0402	EIA 0201
	No recomendado				
	Aceptable No recomendado	Aceptable No recomendado	Aceptable No recomendado	Aceptable No recomendado	No recomendado
	Aceptable	Aceptable	Aceptable	Aceptable	Aceptable No recomendado
	Preferido Recomendado	Preferido Recomendado	Preferido Recomendado	Preferido Recomendado	Preferido Recomendado

	Recomendado	Recomendado	Recomendado	Recomendado	Recomendado	
— Sai	uare land					
	0.50 mm 0.020 in] min	0.50 mm [0.020 in] min		eed through lands flu		Too close to contact / area
	Good Des	sign		Poor Do	esign	IPC-7351b-3

Figure 3-15 Land Pattern to Via Relationship

separable assembly AR amplifier attenuator: isolator blower motor battery capacitor circuit breaker connector adapter, coupling capacitor network D or VR breakdown diode directional coupler DL delay line display, lamp terminal

fuse FD* fiducial

generator, oscillator general network hardware

circulator, directional coupler connector, jack, female

contactor, relay coil, inductor, bead, ferrite bead loudspeaker, buzzer

motor-generator

mounting hole microphone

mechanical part

connector, plug, male

power supply transistor

resistor

resistor network

thermistor

switch transformer

terminal board, terminal strip

thermocouple

test point, In-circuit test points

transzorb


inseparable assembly, IC pkg

electron tube voltage regulator

wire, cable, cable assembly fuse holder, lamp holder, socket crystal, magnetostriction oscillator

miscellaneous

Table 1: Standard Reference Designators for Schematic Symbols








Figure 3-13 Fiducial Size and Clearance Requirements

16 y 17 de Nov. 2017




Figure 5-3 Test Probe Feature Distance from Component







Figure 3-11 Local Fiducials
THY. JUGH MAINUET CHUZ











	Trace Type	
	Power	Signa
Single Point	Best	0.K.
Star	o.K.	Best
Multipoint	Worst	Worst


Figure 6. Power Distribution





- A POOR Buried trace cuts ground plane into two parts C POOR Slot formed by 100-mil spacing cuts up
 - ground plane and focuses slot antenna radiation into
- B BETTER Buried trace around the perimeter Best solution is no trace at all in the ground plane
- D BETTER Ground plane extends between 100-mil centers

Figure 5. Layout Considerations



Avoid Track Stubs

16 y 17 de Nov. 2017




Figure 3 Ground Guard Guard Ring on Fill on Ring Trace Trace Side Side 000000 Use Guard Ring and Ground Fill on Terminations and Sensitive Components

Ing. Juan Manuel Cruz



Figure 4




Figure 7





Figure 10



16 y 17 de Nov. 2017

Figure 5




Figure 8





Figure 11



Ing. Juan Manuel Cruz

Figure 6




Figure 9





Figure 12






Figure 3-10 Global/Panel Fiducials




Figure 3-23 Conductor Clearance for V-Groove Scoring

16 y 17 de Nov. 2017




Figure 3-22 Typical Copper Glass Laminate Panel





Figure 3-24 Breakaway (Routed Pattern) with Routed Slots


Ing. Juan Manuel Cruz






Más casos: pueden provocar cortes o cortocircuitar con la masa





¡ATENCIÓN!: Pequeños hilos de cobre entre pistas (< de 0,1 mm)



La película fotosensible se ha despegado antes de la metalización.





16 y 17 de Nov. 2017

Ing. Juan Manuel Cruz



Gerber file(Rs-27x)

We Offer a Full Range of Printed Circuit Board Capabilities to Fit All of Your PCB Needs. Currently we only accept 4 PCB files format(gerber file, .pcb, .pcbdoc or .cam file format) for PCB fabrication.

Gerber file format: RS-274X

Gerber file naming:

- GTL Gerber top layer
- GTO Gerber top overlay
- GTS Gerber top solder
- GBL Gerber bottom layer
- GBO Gerber bottom overlay
- GBS Gerber bottom solder
- · GKO Gerber keepout layer
- DRD Excellon drill file





Referencias

- IPC (Association Connecting Electronic Industries) <u>www.ipc.orq</u>
- Diseño de PCB y normas, CIDEI <u>www.cidei.net/diseno-de-pcb-y-normas-2/</u>
- ANM085 EMC Improvement Guidelines www.atmel.com/images/doc4279.pdf
- Vishay Electro-Magnetic Interference and Electro-Magnetic Compatibility (EMI/EMC) <u>www.vishay.com/docs/34097/ferritenote.pdf</u>
- **AN0004** PCB Current Capacity www.jameco.com/Jameco/Products/ProdDS/2191402BPS-AN0004PCBCurrent.pdf
- AN2409 Small Outline Integrated Circuit (SOIC) Package www.nxp.com/docs/en/application-note/AN2409.pdf
- TI-SLUP230 Constructing Your Power Supply-Layout Considerations http://focus.ti.com/lit/ml/slup230/slup230.pdf
- <u>www.cemdal.com/2016/09/04/los-l%C3%ADmites-entre-el-campo-cercano-y-el-campo-lejano/</u>
- Printed Circuits Handbook (Clyde F. Coombs, Jr.), Sixth Edition, Mc Graw-Hill
 - Part 4. Engineering and Design CHAPTER 14. THE PCB DESIGN PROCESS Lee W. Ritchey
- Saturn PCB Design Toolkit Version 7.03 www.saturnpcb.com/pcb_toolkit.htm
- PCB Matrix IPC LP Calculator (V2009)
- PCB Library Expert for IPC <u>www.pcblibraries.com</u>