

# Trigger – opis modułu

Mateusz Danilczuk

## 1. Porty I/O

Nazwa	Kierunek	Rozmiar	Funkcja
<i>Clk320</i>	IN	1	Zegar
<i>Mt_cou</i>	IN	[2:0]	Określa jakie operacje ma wykonywać trigger
<i>CH_trigt</i>	IN	[11:0]	Określa które kanały dla czasu są aktywne
<i>CH_triga</i>	IN	[11:0]	Określa które kanały dla ładunku od strony A są aktywne
<i>CH_trigb</i>	IN	[11:0]	Określa które kanały dla ładunku od strony C są aktywne
<i>CH_TIME_T</i>	IN	(0:11)[9:0]	Czas z poszczególnych kanałów
<i>CH_ampl0</i>	IN	(0:11)[12:0]	Ładunek z poszczególnych kanałów
<i>Tcm_req</i>	IN	1	Dodatkowy sygnał służący do sterowania działaniem triggera
<i>tt</i>	OUT	[1:0]	Semi-central trigger, central trigger
<i>ta</i>	OUT	[1:0]	OR A trigger, OR C trigger

## 2. Sygnały wewnętrzne

Nazwy	Rozmiar
<i>TT_mode, Trig_onA0, Trig_on0, req_act, req_done, Trigb0, Bsw</i>	1
<i>CH_ampl</i>	(0:11)[12:0]
<i>CH_TIME1_T</i>	(0:11)[9:0]
<i>N_chans</i>	[3:0]
<i>tts, tas</i>	[5:0]
<i>ta0s</i>	[6:0]
<i>tts_c, tas_c</i>	[3:0]
<i>tas00, tas01, tas10, tas11, tai00, tai01, tai10, tai11, tai20, tai21, tts00, tts01, tts10, tts11</i>	[2:0]
<i>N1_chans, N2_chans</i>	[2:0]

### 3. Działanie triggera

Trigger działa na zboczu narastającym zegara. Najpierw sprawdzany jest stan wejścia *tcm\_req*. W przypadku stanu wysokiego, rejestr *req\_act* jest również ustawiany na stan wysoki. W przypadku gdy *tcm\_req* nie równa się „1” sprawdzany jest warunek *req\_done = '1' and mt\_cou = „010”*. Jeśli jest on prawdziwy, *req\_act* ustawiany jest na zero. *Req\_act* jest później wykorzystany jako warunek w jednym przypisaniu sygnału.

Następnie następuje sprawdzenie wartości na wejściu *mt\_cou[2:0]*.

Jeśli *mt\_cou* równa się „000” rejestr *Bsw* ustawiany jest na „1”, w innym wypadku na „0”. Rejestr ten zostanie później wykorzystany do określenia wartości *tt*.

Jeśli *mt\_cou* równa się „001” rejestr *TT\_mode* ustawiany jest na „1”, w innym wypadku na „0”. Potem obliczana jest operacja logiczna OR na wszystkich bitach sygnałów wejściowych *CH\_triga* i *CH\_trigb*. Wynik tej operacji zapisywany jest do rejestrów *Trig\_onA0* i *Trigb0*. Oprócz tego do rejestrów *tai00* i *tai01* przypisywane są sumy wartości najmniej znaczących bitów z każdego kanału, przy czym *tai00* obejmuje kanały od 0 do 5 a *tai01* od 6 do 11. Analogiczna operacja wykonywana jest na drugich i trzecich najmniej znaczących bitach i jest zapisywana do rejestrów *tai10*, *tai11*, *tai20*, *tai21*.

Wartości z tych rejestrów są później sumowane ze sobą i zapisywane do rejestru *ta0s*, przy czym bity są przesunięte o jeden w lewo dla *tai10*, *tai11* oraz o dwa dla *tai20*, *tai21*. W rezultacie sumy drugich i trzecich najmniej znaczących bitów z poszczególnych kanałów liczą się odpowiednio dwa oraz cztery razy bardziej do ostatecznego wyniku.

Następnie *mt\_cou* jest porównywane do „010”. W przypadku gdy nie jest równe „010” następuje seria przypisań tj.:

Dla każdego kanału od 0 do 11:

$$CH\_TIME1\_T[9:0] \leq CH\_TIME1\_T[9] \& CH\_TIME1\_T[9] \& CH\_TIME1\_T[9:2]$$
$$CH\_ampl[12:0] \leq CH\_ampl[9] \& CH\_ampl[9] \& CH\_ampl[9:2]$$

Ponadto:

$$tts\_c \leq tts[5:2], tas\_c \leq tas[5:2]$$

Są to zmienne pomocnicze użyte później przy innych operacjach.

Jeśli *mt\_cou* jest równe „010” następuje przypisanie, po którym odbywa się zagnieżdżone sprawdzanie warunków. Przypisanie to wygląda następująco:


Dla każdego kanału od 0 do 11:

*CH\_TIME1\_T* <= *CH\_TIME\_T*

*CH\_ampl* <= *CH\_ampl0*

Dodatkowo jeśli rejestr *req\_done* wynosi „1”, przypisywana jest mu wartość „0”.

Następne przypisania najłatwiej zobrazować w postaci diagramu (Rys.1). W zależności od wartości rejestrów *Trig\_onA0*, *Trigb0*, *req\_act* i *req\_done*, wartości rejestrów *tts\_c* i *tas\_c* przyjmują różne wartości.



Rys.1. Algorytm określania wartości *tts\_c* i *tas\_c*

Po zakończeniu sprawdzania wartości *mt\_cou* następuje seria przypisań i sumowań.

Wpierw zostaje obliczona wartość *Trig\_on0* (analogicznie do *Trig\_onA0* i *Trigb0* jest to operacja OR wykonana na wszystkich bitach *CH\_trigt*).

Następnie do rejestrów *N1\_chans* i *N2\_chans* przypisywana jest suma bitów z *CH\_trigt* (kanały 0 do 5 dla *N1\_chans* oraz 6 do 11 dla *N2\_chans*).

Potem zostaje sprawdzony warunek *not Trig\_on0 and (Trig\_onA0 or Trigb0)* (jest on prawdziwy wtedy, gdy wszystkie kanały *CH\_trigt* są nieaktywne oraz przynajmniej jeden kanał *CH\_triga* lub *CH\_trigb* jest aktywny). W przypadku, gdy jest on prawdziwy do rejestru *N\_chans* zostaje przypisana suma *N1\_chans* i *N2\_chans*, w innym wypadku przypisane

zostaje „1101” (13 binarnie).

Następnie sumowane są ze sobą najmniej znaczące i drugie najmniej znaczące bity *CH\_TIME1\_T* i *CH\_ampl*. Analogicznie jak w przypadku *ta0s* otrzymane sumy są ponownie sumowane ze sobą z uwzględnieniem przesunięcia bitowego w lewo. Dodatkowo do sumy zostają dołączone wartości rejestrów odpowiednio *tts\_c* oraz *tas\_c*.

Po tych operacjach dochodzi do ustalenia wartości wyjść *tt* i *ta*. Do ich określenia zostają użyte wartości w rejestrach stanu *TT\_mode*, *Bsw* (ustalone wcześniej podczas sprawdzania wartości *mt\_cou*).

Dochodzi wówczas do następujących przypisań w zależności od spełnionych warunków:

```
if (TT_mode = „1”)
    tt <= N_chans[1:0]
else if (Bsw = „1”)
    tt <= Trighb0 & tts[0]
else
    tt <= tts[1:0]
```

```
if (TT_mode = „1”)
    ta <= N_chans[3:2]
else
    ta <= tas[1:0]
```

#### 4. Komentarz końcowy

Kod trigger.vhd generalnie przypomina opis modułu zawarty w postaci schematów blokowych, jednak spora część kodu jest trudna do zrozumienia. Brakuje także kilku operacji, mianowicie nie ma nigdzie zawartego uśredniania, ani odejmowania czasów pomiędzy zdarzeniami. Ponadto nie zgadza się liczba portów wyjściowych (brak Vertex trigger). Być może brakująca funkcjonalność znajduje się w układzie ASIC, który również został użyty w projekcie.