# 集成电路制造技术

本课程内容: 重点介绍单项工艺及其依托的科学原理; 简单介绍典型产品的工艺流程, 芯片的封装、测试, 以及新工艺、新技术、工艺和技术的发展趋势。

## 课程内容框架图

第一单元: 硅衬底

- 1 单晶硅结构
- 2 硅锭及圆片制备
- 3 外延

第2~4单元:详细描述基本的单项工艺

第二单元:氧化与掺杂

- 4氧化
- 5 扩散
- 6 离子注入

第三单元: 薄膜制备

- 7 CVD
- 8 PVD

第四单元: 光刻技术

- 9 光刻
- 10 现代光刻技术
- 11 刻蚀

第五单元: 工艺集成和测试封装

- 12 金属化与多层互连
- 13 工艺集成
- 14 测试封装

### 思考题

- 1、CMP包括哪2个动力学过程? 控制参数有哪些?
- 2、 异质外延对衬底和外延层有什么要求?
- 3、 热氧化方法有哪几种? 各有何优缺点?
- 4、 影响氧化速率的因素有哪些?
- 5、 影响SiO2热氧化层电性的电荷来源主要有哪些种类? 这些电荷对器件有何危害? 降低这些电荷浓度的措施有哪些?
- 6、 为何热氧化时要控制钠离子的含量? 降低钠离子污染的措施有哪些?
- 7、 掺氯氧化工艺对提高氧化膜质量有哪些作用?
- 8、 氧化层膜厚的测定方法有哪些?
- 9、 热氧化时常见的缺陷有哪些? 产生的原因有哪些?
- 10、 什么是掺杂?
- 11、 热扩散的机制有哪些?
- 12、 扩散源有哪些存在形态?
- 13、 实际生产中为何采用二步扩散? 预扩与主扩的杂质浓度分布各有何特点?
- 14、 与热扩散相比, 离子注入有哪些优点?
- 15、 什么是沟道效应? 如何降低沟道效应?
- 16、 什么是离子注入损伤? 损伤类型有哪些?
- 17、 离子注入掺杂后为何要讲行退火? 其作用是什么?
- 18、 离子注入工艺技术中须控制的工艺参数及设备参数有哪些?
- 19、 SiO2作为保护膜时为什么需要采用低温工艺?目前低温SiO2工艺有哪些方法?它们降低制备温度的原理是什么?
- 20、 什么是气缺现象? 如何解决气缺现象?
- 21、 什么是光刻, 光刻系统的主要指标有那些?

- 22、IC制造中对光刻技术的基本要求有哪些?
- 23、 光刻工艺包括哪些工序?
- 24、 什么是分辨率、对比度、光敏度?
- 25、 什么是正光刻胶? 什么是负光刻胶? 其组成是什么? 光刻胶的作用是什么?
- 26、 常见的曝光光源有哪些?
- 27、 常见的光刻对准曝光设备有哪些?
- 28、 光刻工艺条件包括哪些方面?
- 29、 影响线宽控制的因素有哪些?
- 30、 什么是湿法刻蚀? 什么是干法刻蚀? 各有何优缺点?
- 31、 常见的干法刻蚀方法有哪些? 各有何优缺点?
- 32、 简述集成电路的常规掩模版制备的工艺流程。
- 33、 光学分辨率增强技术主要包括那些?
- 34、影响刻蚀工艺的因素有那些?
- 35、 集成电路对金属化材料特性的要求有哪些?
- 36、 金属在集成电路中的作用有哪些?
- 37、 什么是AI/Si接触中的尖楔现象? 如何解决尖楔现象?
- 38、 什么是电迁移现象? 如何提高引线的抗电迁移能力?
- 39、 什么是低K材料?
- 40、与AI布线相比, Cu布线有何优点?

## 第一章 超大规模集成电路 硅衬底加工技术

### 集成电路的基本工艺:

- 1. 衬底加工及清洗
- 2. 热氧化

- 3. 图形转移
- 4. 掺杂:扩散、离子注入
- 5. 刻蚀
- 6. 薄膜工艺:外延、溅射、蒸发
- 7. 金属化及多层布线

## 硅衬底的加工成型技术

即硅片加工,将硅单晶棒制作成硅片的过程。

滚圆 (rounding) →

X射线定位 (x-ray orientation) →

切片 (slicing) →

倒角 (edge countouring) →

硅片研磨 (lapping) →

清洗 (cleaning) →

化学腐蚀 (Etching) →

热处理 (heat treatment)

### 硅片加工的目的:

- 1. 提高硅单晶棒的使用率
- 2. 制造硅片高平行度和平坦度的洁净表面
- 3. 维持硅片表面结晶性能、化学性能与电特性等性质与其内层材料一致,力图避免出现位错、 微裂纹、应力等缺陷,以免影响半导体中载体的形成

#### 思考题1: CMP包括哪两个动力学过程? 控制参数有哪些?

CMP = chemical mechanical polishing, 化学机械抛光过程, 具有抛光速度高、平坦度高的特点。属于超大规模集成电路硅衬底抛光技术之一。

CMP包括两个动力学过程:

1. 首先,吸附在抛光布上的抛光液中的氧化剂、催化剂等,与单晶片表面的硅原子,在表面进行**氧化还原**的动力学过程。(**化学作用**)

如:碱性抛光液中的OH-对Si的反应:

$$Si + 2OH^- + H_2O === SiO_3^2 + 2H_2$$

2. 抛光表面反应物**脱离硅单晶表面**,即解吸过程,使**未反应的硅单晶重新裸露出来**的动力学过程。**(机械作用**)

影响抛光速度和抛光片表面质量的控制参数:

1. 抛光时间:影响磨掉材料的数量、平整性

2. 磨头压力(向下压力): 影响抛光速率、平坦化和非均匀性

3. 转盘速率: 影响抛光速率、非均匀性

4. 磨头速度: 影响非均匀性

5. 磨料化学成分: 材料选择比(同时磨掉几种材料)、抛光速率

6. 磨料流速: 影响抛光垫上的磨料数量和设备的润滑性能

7. 抛光垫修整: 影响抛光速率、非均匀性、CMP工艺的稳定性

8. 硅片/磨料温度:影响抛光速率

9. 硅片背压:影响非均匀性(中央变慢)、碎片

## 第三章 外延 (Epitaxy)

#### 本章概览:

- 3.1 概述
- 3.2 气相外延
- 3.3 分子束外延
- 3.4 其它外延
- 3.5 外延层缺陷及检测

**外延的概念**:在微电子工艺中,外延 (epitaxy) 指的是在单晶衬底上,用物理的或化学的方法,按照衬底晶向排列 (生长) 单晶膜的工艺过程。

新排列的晶体称为外延层,有外延层的硅片称为(硅)外延片。

与先前描述的单晶生长不同,在于**外延生长温度低于熔点许多**。

外延是在晶体上生长晶体,生长出的晶体的晶向与衬底晶向相同,掺杂类型、电阻率可以不同。如n/n+, n/p, GaAs/Si。

## 外延工艺种类

按材料划分: 同质外延、异质外延

**同质外延**:又称为均匀外延,是外延层与衬底材料相同的外延。

**异质外延**:又称为非均匀外延,外延层与衬底材料不相同,甚至物理结构也与衬底完全不同。

思考题2: 异质外延对衬底和外延层有什么要求?

异质外延具有**相容性**:

- 1. 衬底与外延层不发生化学反应,不发生大量的溶解现象。
- 2. 衬底与外延层**热力学参数**相匹配,即**热膨胀系数接近**。这有助于避免外延层由生长温度冷却 到室温时,产生残余热应力,界面位错,甚至外延层破裂。
- 3. 衬底与外延层**晶格参数**相匹配,即**晶体结构、晶格常数**接近,以避免晶格参数不匹配引起的外延层与衬底接触的界面晶格缺陷多和应力大的现象。

一般情况下,由于实际上异质外延衬底和外延层的材料不同,晶体结构和晶格常数不可能完全匹配。外延生长工艺不同,在外延界面会出现两种情况——应力释放带来的界面缺陷,或者在外延层很薄时出现赝晶(pseudomorphic)。

## 第四章 热氧化

**氧化工艺概述**:指的是在**硅表面上生长一层SiO2薄膜的技术。**SiO2是一种十分理想的电绝缘材料,它的化学性质非常稳定,室温下,它只与氢氟酸发生化学反应

**热氧化的描述**: 热氧化制备SiO2工艺,是在高温和氧化物质(氧气或者水汽)存在条件下,在清洁的硅片表面上生长出所需厚度的二氧化硅。

热氧化是在Si / SiO2界面进行,通过扩散和化学反应实现。O2或H2O,在生成的二氧化硅内扩散,到达Si / SiO2界面后,再与Si发生反应。

$$O_2 + Si \rightarrow SiO_2$$
,  $H_2O + Si \rightarrow SiO_2 + H_2$ ,

此时硅被消耗,因此硅片变薄,氧化层增厚。

思考题3: 热氧化方法有哪几种? 各有何优缺点?

热氧化方法列举如下:

1. 干氧氧化: 在高温下,氧直接与硅片反应,生长二氧化硅的方法。

优点:氧化膜致密性最好,针孔密度小,薄膜表面干燥。

缺点:生长速率最慢。

$$O_2+Si \xrightarrow{900-1200} SiO_2$$

2. 水蒸气氧化: 在高温下, 硅与高纯水产生的蒸汽反应生成SiO2。

优点:生长速度很快。

缺点:氧化膜致密度最差,针孔密度最大,薄膜表面潮湿,光刻困难,出现浮胶。

$$(H_2+O_2) +Si \xrightarrow{900-1200^{\bullet}} SiO_2+H_2$$

3. **湿氧氧化**:将干燥纯净的氧气在通入氧化炉之前,先经过一个水浴瓶,使氧气通过加热的高纯去离子水,携带一定量的水汽(水汽的含量由水浴温度-通常95℃左右和气流决定)

湿氧氧化速度较高。

氧化膜较干氧氧化膜疏松,针孔密度大;

表面含有水汽,光刻性能不如干氧,容易发生浮胶。

湿氧与干氧比,水温越高,水汽就越多,二氧化硅生长速率也就越快。

$$(H_2+O_2) +Si \xrightarrow{900-1200} SiO_2+H_2$$

思考题4: 影响氧化速率的各种因素

1. 温度: 影响很大, H, h, D, ks等因素都与温度有关。


2. **气体分压**:提高反应器内氧气或水汽的分压,能够提高线性氧化速率。具体而言有高压氧化和低压氧化技术。

3. 硅晶向:对氧化速率略有不同,111晶向速率最快,100晶向速率最慢。

4. 掺杂:掺杂浓度越高,氧化速率越快,这种现象被称为增强氧化。

思考题5: (1) 影响SiO2热氧化层电性的电荷来源主要有哪些种类? (2)这些电荷对器件有什么危害? (3)降低这些电荷浓度的措施有哪些?

- (1) 影响SiO2热氧化层电性的电荷来源主要有四种:
  - 1. 单位面积内的**可移动离子电荷** (mobile ion charge)。 可移动例子电荷则是来自氧化层内所存在的碱金属离子。
  - 2. 单位面积内氧化层**固定电荷**(fixed oxide charge)。 由于Si与SiO2界面的不连续性,及界面的未饱和键所产生的电荷。位于距离Si-SiO2界面不远处,且在Si与SiO2的过渡区(Transition Region)内。
  - 3. 单位面积内界面的陷阱电荷 (Interface Trapped)。
  - 4. 单位面积内的氧化层陷阱电荷 (Oxide Trapped Charge) 。没有特定的分布位置。



(2) 这些电荷对器件的危害,以及降低这些电荷浓度的措施:

电荷类型	特点	对器件的危害	降低电荷浓度的措施
可动离子电荷Qm	在二氧化硅种都是网络改变者存在、电荷 正电的碱金属例子杂质,以Na+为主	对器件参数有重要影响。 如引起MOS晶体管阈值电压 Vt不稳定	加强工艺卫生避免Na+沾 污,使用含氯的氧化工艺; 用超纯净的化学物质
氧化层固定电荷Qf	主要是氧空位,极性不随表面电势和时间的变化而变化	影响二极管的反向漏电流,以及截止电压	由于干氧氧化空位最少,水 汽氧化空位最多,因此在热 氧化时,首先采用干氧氧化 的方法减小这一现象。 氧化后,高温惰性气体中退 火也可降低固定电荷。
氧化层陷阱电荷Qot	位于SiO2中和Si- SiO2界面附近,俘 获电子或空穴后,分 别带有负电或正电。	出现悬挂键、界面陷阱、Si-Si键的伸展、断键的氧原子、弱的Si-Si键、扭曲的Si-O键,Si-H和Si-OH键	选择合适的氧化工艺条件改善SiO2结构,使得Si-O-Si不易被打断情性气体中进行低温退火,减少电离辐射陷阱采用对辐照不灵敏的钝化层等

思考题6: 为何热氧化时要控制钠离子的含量? 降低钠离子污染的措施有哪些?

### 原因:

钠离子是二氧化硅热氧化过程中最重要的可动离子电荷。

一般而言,钠离子在环境中大量存在,在低于200℃的温度下,氧化层中就有很高的扩散系数。其**迁移能力因氧化层中存在电场而显著提高,对器件的参数有重要影响**。

更重要的是,二氧化硅中可动正电荷在电场作用下的漂移,对IC**的稳定性构成严重影响。控制**的离子含量称为SiO2工艺质量好坏的重要标志。

## 降低钠离子污染的措施:

- 1. 加强工艺卫生, 避免Na+沾污, 使用含氯的氧化工艺
- 2. 用氯周期性清洗管道、炉管及相关容器
- 3. 用超纯净的化学物质
- 4. 保证气体及气体传输过程的清洁
- 5. 保证栅材料 (多晶硅) 不受到污染
- 6. 用BPSG和PSG玻璃钝化可动离子
- 7. 用氮化硅封闭已经完成的器件,以防止钠离子的渗透

#### 思考题7: 掺氯氧化工艺对提高氧化膜质量有哪些作用?

#### 掺氯氧化工艺的作用:

- 1. 可以增加**反应速度**,减少**界面固定电荷**和界面态(电荷中和作用),
- 2. 可以实现对碱金属离子 (尤其是钠离子) 的吸杂作用。

#### 思考题8: 氧化层膜厚的测定方法有哪些?

氧化层膜厚的测定方法包括**光学方法、探针轮廓仪**等。

#### 常见的光学方法有:

- 1. 双光干涉法。利用测定氧化层台阶上的干涉条纹数目,求氧化层厚度的方法。
- 2. **比色法**。根据氧化层表面颜色和表中所列的颜色进行比较,以确定氧化层的厚度。
- 3. 椭偏光法。线性偏振入射光,椭圆偏振反射光的方法。

### 思考题9: 热氧化时常见的缺陷有哪些? 所产生的原因有哪些?

热氧化时常见的缺陷有:

#### 1. 氧化层厚度不均匀

原因: 硅片表面上**气体分布不均匀; 炉温不稳定**; 恒温区太短; 硅片表面状态不均匀。

### 2. 氧化层表面出现斑点

原因: 硅片清洗不彻底; 反应室有污染杂质, 反应气氛**不纯**; 反应前硅片没有烘干, 或者有水珠溅到硅片上, 或是DI水不够纯。

3. 氧化层针孔, 使得杂质局部穿透, 使得器件漏电增大、击穿变坏

原因: 硅片表面抛光不够好(有严重损伤); 出现严重的位错; 硅片表面有沾污。

## 第五章 扩散

扩散的概要: 扩散是微电子工艺中最基本的工艺之一。

它是在约1000℃的高温、p型或n型杂质气氛中,使得**杂质**向衬底硅片的**确定区域**内扩散,达到一定浓度,

实现半导体**定域、定量掺杂**的一种工艺方法,也称为**热扩散**。

思考题10: 什么是掺杂?

杂质掺杂:指的是将需要的**杂质**掺入**特定的半导体区域**中,以达到**改变半导体电学性质**,形成PN **结、电阻和欧姆接触。** 

N型硅 ←→ 磷(P)、砷(As)

P型硅 ← → 硼(B)

掺杂工艺:扩散、离子注入

思考题11: 热扩散的机制有哪些?

热扩散具有以下几个微观机制:

1. **间隙式扩散 (interstitial)** 

间隙扩散杂质: O, Au, Fe, Cu, Ni, Zn, Mg

2. **替位式扩散** (substitutional)

替位扩散杂质: As, Al, Ga, Sb, Ge。

替位原子的运动一般都是以近邻处有空位为前提。

3. 间隙-替位式扩散

许多杂质即可以是替位式,也可以是间隙式溶于晶体的晶格中,并以间隙-替位式扩散。 这类扩散杂质的跳跃率随空位和自间隙等缺陷的浓度增加而迅速增加。

思考题12: 扩散源有哪些存在形态?

扩散源具有两种存在形态,一是恒定表面源扩散,二是有限表面源扩散。

## 1. 恒定表面源扩散:

指的是在扩散过程中, **硅片表面的杂质浓度始终是保持不变**的。

指硅一直处于杂质氛围中,硅片表面达到了该扩散温度的固溶度 Cs。

恒定表面源扩散杂质浓度服从余误差分布。

#### 2. 有限表面源扩散:

指扩散过程中, 硅片表面的杂质总量不变。实际情形下, 有限源扩散杂质浓度呈**高斯分布**。

思考题13: 实际生产中为何采用二步扩散? 预扩与主扩的杂质浓度分布各有何特点?

二步扩散分为预淀积(预扩散)、再分布(主扩散)两步骤。

**预淀积**:是惰性气氛下的**恒定源扩散**,目的是在扩散窗口硅表层扩入总量Q一定的杂质。

低温、短时,恒定的表面源扩散

特点: 杂质扩散很浅, 杂质数量可控

**再分布**: 是氧气气氛或惰性气氛下的**有限源扩散**,将窗口杂质再进一步向片内扩散,目的是使得杂质在硅中具有一定的表面浓度 Cs、分布 C(x)、且达到一定的结深 xi,有时还需要生长氧化层。

高温,扩散同时伴随氧化

特点: 控制表面浓度和扩散深度

#### 杂质浓度分布的特点:

两步扩散之后的杂质最终分布形式,是两个扩散过程结果的累加。

D1t1 >> D2t2 预扩散起决定作用,杂质按照**余误差函数**形式分布

D1t1 << D2t2 主扩散起决定作用,杂质按照**高斯函数**形式分布

## 第六章 离子注入

**离子注入的概述**: 离化后的原子在**强电场**的加速作用下,注射进入**靶材料的表层**,以改变这种材料表层的物理或化学性质。

**掺杂深度**由注入杂质离子的**能量和质量**决定,**掺杂浓度**由注入杂质离子的\*\*数目(剂量)\*\*决定。

问题14: 与热扩散相比, 离子注入有哪些优点?

离子注入的优点如下所示:

- 1. 掺杂浓度的精确控制
- 2. 良好的掺杂均匀性
- 3. 掺杂剂 渗透深度的 良好控制
- 4. 产生**纯离子束**
- 5. 低温处理
- 6. 透过薄膜注入掺杂剂的能力
- 7. 无固体溶解度的限制


问题15: 什么是沟道效应? 如何降低沟道效应?

沟道效应(又称渗透效应, Channeling Effect),指的是:

衬底为单晶材料,**离子束准确地沿着晶格方向注入**,几乎不会受到原子核的散射,其**纵向分布峰值与高斯分布不同**。一部分的离子,穿过较大距离。

假如注入离子的运动方向与这些隧道般的开口相平行,这些注入的离子将不会与靶原子发生碰撞,而深深地注入衬底之中。

沟道效应的危害?沟道效应导致对注入离子在深度控制上存在困难,使得离子的注入距离超出预期的深度,使得元件的功能受损。



## 降低沟道效应的措施:

- 1. 将**晶片**对离子注入的运动方向**倾斜一个角度**,如沿着沟道轴向(110)**偏离7°到10°,减小开** 口
- 2. 在晶体表面铺上一层**非结晶的材质**,使得入射的离子在进入衬底前,在非晶系层里,与无固定排列方式的非晶系原子产生碰撞而散射,降低沟道效应的程度
- 3. 先进行一次轻微的离子注入,将晶片表面的**晶体结构破坏成非晶态**,再进行真正的离子注入
- 4. 使用 Si, Ge, F, Ar 等离子注入使得表面**预非晶化**,形成非晶层(Pre-amorphization)
- 5. 增加**注入剂量**(晶格损失增加, 非晶层形成, 沟道离子减少)
- 6. 表面使用SiO2层掩模。

思考题16: 什么是离子注入损伤? 损伤类型有哪些?

**离子注入损伤**,即**晶格损伤**。概念如下:

晶格损伤指的是,高能离子注入硅片后,与靶原子发生一系列**碰撞**,可能使得靶原子发生**位移**,被位移原子还可能把能量依次传给其他原子,结果产生一系列的**空位** - **间隙原子对**,以及其它类型晶格无序的分布。这种因为离子注入所引起的、简单或复杂的缺陷,统称为晶格损伤。

$$(Si)_{Si} \rightarrow Si_I + Si_V$$

## 损伤的类型主要分为以下三种:

- 1. 点缺陷损伤
- 2. 非晶区损伤

## 3. 非晶层损伤

前两层, 统称为简单晶格损伤。

## 另外可能有用的补充:

损伤主要与注入离子质量、能量、剂量、剂量率有关;同时与靶温有关。

损伤峰值非常接近投影射程的75%。

损伤造成半导体电学特性衰退,载流子迁移率下降,少子寿命变短,pn结反向漏电。

#### 思考题17: 离子注入掺杂后为何要进行退火? 其作用是什么?

**退火**: 也称热处理,集成电路工艺中所有的、在氮气等不活泼气氛中进行的热处理过程,都可以称为"退火"。

#### 退火的作用:

- 1. **激活杂质**: 使不在晶格位置上的离子,运动到晶格位置,以便具有电活性,产生自由载流子,起到杂质的所用
- 2. 消除损伤。

## 退火的方法:

- 1. 高温退火
- 2. 快速退火: 激光、宽带非相关的光、电子束退火

#### 思考题18: 离子注入工艺技术中须控制的工艺参数及设备参数有哪些?

包括以下项目的工艺参数和设备参数:

#### 工艺参数

1. 离子: P, As, Sb, B, In, O

2. 剂量: 10<sup>11</sup> - 10<sup>18</sup> cm<sup>2</sup>

3. 能量: 1 - 400 keV

4. 可重复性和均匀性: ±1%

5. 温度: 室温

6. 流量: 10^12 - 10^14 cm ^-2 \* s ^ -1

## 设备参数

离子注入设备包括: **离子源、吸极与磁分析仪、加速管、扫描系统、工艺腔**几个部分组成。

- 1. 离子源:产生离子的装置,在适当的低压下,气体分子借电子的碰撞而发生离化。
- 2. **吸极与磁分析仪**: 吸极将离子抽出并加速到约50KeV, 离子束必须要有足够的能量和速度, 才能使得**质谱仪**选择出正确的离子种类。
  - 3. 加速管: 将离子加速到足够高速度, 获取足够高的动量, 以穿透晶圆表面。
- 4. **扫描系统**:晶圆做离子注入时,需要移动离子束,或是晶圆,或是二者,使得离子束均匀地扫描整个晶圆。
- 5. **工艺腔**:离子束向硅片的**注入**发生在工艺腔中,包括扫描系统,具有真空锁的装卸硅片的终端台,硅片传输系统,以及计算机控制系统。
- 6. **剂量控制**:通过测量到达晶圆的离子束完成,一般用一种称为法拉第杯的传感器测量离子束电流。

补充:**离子注入**,是将含有所需杂质的化合物分子(如BCI3、BF3)**电离**为杂质离子后,**聚集成束用强电场(5-500KeV)加速**,使其称为高能离子束,**直接轰击**半导体材料(靶)。

当离子进入靶时,受到靶原子阻挡,而停留在其中,经过退火后,杂质进入替位、电离称为具有电活性的杂质。

对比内 容	热扩散	离子注入
动力	高温、杂质的浓度梯度 平衡过程	动能, <b>5-500KeV</b> 非平衡过程
杂质浓度	受表面固溶度限制掺杂浓 度过高、过低都无法实现	浓度不受限
结深	结深控制不精确 适合深结掺杂	结深控制精确 适合浅结掺杂
横向扩散	严重。横向是纵向扩散线 度的 <b>0.70-0.85</b> 倍,扩散 线宽 <b>3</b> μm以上	较小。特别在低温退火时, 线宽可小于 <b>1</b> μm
均匀性	电阻率波动约5- <b>10%</b>	电阻率波动约1%
温度	高温工艺,越 <b>1000</b> ℃	常温注入,退火温度约 <b>800</b> ℃,可低温、快速退火
掩蔽膜	二氧化硅等耐高温薄膜	光刻胶、二氧化硅或金属薄 膜
工艺卫生	易沾污	高真空、常温注入,清洁
晶格损伤	小	损伤大,退火也无法完全消 除,注入过程芯片带电
设备、费用	设备简单、价廉	复杂、费用高
应用	深层掺杂的双极型器件 或者是电路	浅结的超大规模电路

## 第七章 化学气相沉积

## 化学气相沉积简述:

CVD = chemical vapor deposition,是把构成薄膜元素的**气态**反应剂,或是液态反应剂的**蒸气**,以合理的流速引入反应室,在衬底表面发生**化学反应**,并在衬底上**淀积薄膜**的工艺方法

淀积的薄膜**是非晶或多晶态**,衬底不要求是单晶,只要是具有一定平整度,能够经受淀积温度即可。

## CVD的工艺原理:

- 1. 反应剂引入, 在衬底表面附近形成"滞留层"
- 2. 反应剂被吸附在硅片表面,并进行化学反应

- 3. 在硅片表面成核、生长成薄膜
- 4. 反应后的气相副产物排出反应室

思考题19: (1)以SiO2作为保护膜时,为什么需要采用低温工艺? (2)目前低温工艺有哪些方法? 它们降低制备温度的原理是什么?

为什么SiO2作为保护膜时需要采用低温工艺?

因为低温淀积SiO2薄膜的密度低于热生长的SiO2, 其折射系数 n 约为 1.44。

相比之下, 热氧化的折射系数 n = 1.46。

n > 1.46时, 薄膜富硅; n < 1.46时, 为低密度多孔薄膜。

采用低温工艺可以得到密度较低、具有多孔性质的薄膜。

目前低温工艺的方法:

1. 以硅烷 / O2为源

此方法工艺温度250 - 450℃,可以在APCVD、LPCVD、PECVD系统中淀积。

$$SH_4(g)+O_2(g) \rightarrow SiO_2(s)+2H_2(g)$$

N2 稀释 SH4 与过量 O2的混合气体。

低温淀积SiO2膜,可以在700-1000℃退火致密化,使得SiO2膜的密度从2.1g/cm<sup>3</sup> 增至 2.2g/cm<sup>3</sup>,在HF溶液中的腐蚀速率也会降低。

2. TEOS (正硅酸四乙酯) 为源的低温PECVD

# TEOS(I){Si(OC<sub>2</sub>H<sub>5</sub>)<sub>4</sub>}+O<sub>2</sub> → SiO<sub>2</sub>+副产物

具有良好的台阶覆盖性、间隙填充特性,多用于形成多层布线金属层之间绝缘层的淀积。

3. **TEOS (正硅酸四乙酯) 与O3混合源**的SiO2淀积

此方法温度300℃, TEOS + 3%O3, APCVD淀积SiO2, 淀积速率可达100-200 nm/min。

TEOS与O3混合淀积的SiO2薄膜具有以下优势:


淀积速率高、保形性好、良好填充沟槽及金属线之间的间隙

# $Si(OC_2H_5)_4+O_3 \rightarrow SiO_2+8CO_2+10H_2O$

问题: 淀积速率依赖于薄膜淀积的表面材料; 所淀积的氧化层中含有Si-OH键, 更容易吸收水汽

#### 思考题20: 什么是气缺现象? 如何解决气缺现象?

**气缺现象**:一个入气口的反应室,沿着气流方向,反应剂不断消耗、浓度降低,因此出现膜厚不均。当气体反应剂被消耗而出现的反应剂浓度改变的现象,称为气缺现象。



## 解决气缺现象的方法:

- 在水平方向上,逐渐提高温度来加快反应速度,从而提高淀积速率,补偿气缺效应的影响,减小各处淀积厚度差别。
- 2. 采用**分布式的气体入口**,即反应剂气体通过一系列气体口注入列反应室中。需要特殊设计的 淀积室,以**限制**注入气体所产生的**气流交叉效应**。
- 3. 增加反应室中的气流速度。

## 第八章 物理气相沉积 PVC (略)

## 第九至十章 光刻工艺,光刻技术

思考题21: 什么是光刻, 光刻系统的主要指标有哪些?

光刻的概述:光刻 (photolithography) 是将掩模版 (光刻板) 上的几何图形,转移到覆盖在半导体衬底表面的对光辐照敏感薄膜材料 (光刻胶) 上去的工艺过程。

#### 光刻系统的主要指标:

• 分辨率:指一个光学系统精确区分目标的能力

• 焦深:为轴上光线到极限聚焦位置的光程差

• 对比度:调制传递函数MTF

• 特征线宽控制

• 对准和套刻精度

- 产率
- 价格

思考题22: IC制造中, 对光刻技术的基本要求有哪些?


**引言:光刻在IC制造中的作用**: IC制造中,要用光刻技术进行定域扩散和沉积,获得一定形状的二极管、三极管和一定数值的电阻、电容。

#### IC制造对光刻的基本要求:

- 1. **高分辨率**:以特征线宽为光刻水平的标志,代表IC的工艺水平。
- 2. 高灵敏度(感光速度)的光刻胶:减少曝光所需时间,提高生产率。
- 3. **低缺陷**:提高成品率。如,每次曝光成品率为90%,采用6次曝光,则管芯成品率为(90%)^6 = 53%;如采用15次光刻,则管芯成品率为(90%)^15 = 21%。
- 4. 精密的套刻对准: 套刻误差一般为线宽的±10%。
- 5. 对大尺寸硅片的加工: 提高经济效益和硅片利用率。


思考题23: 光刻工艺包括哪些工序?

引言:光刻是IC制造中最关键的工艺,处在硅片加工过程的中心。



上图中,光刻位于IC制造的硅片加工过程的中心。

一般的光刻工艺要经历: **底膜处理、涂胶、前烘、曝光、显影、坚膜、刻蚀、去胶、检验工序**。



第四单元 光刻技术

思考题24: 什么是分辨率、对比度、光敏度?

## 分辨率 (Resolution):

分辨率是指光刻过程中**能够精确形成的最小特征尺寸,通常以微米或纳米为单位**。

分辨率是决定光刻系统最重要的指标,能分辨的线宽越小,分辨率越高。

分辨率由瑞利定律决定:

$$R = k_1 \frac{\lambda}{NA}$$

提高分辨率: 
$$NA^{\uparrow}$$
, $\lambda \downarrow$ , $k_1 \downarrow$ 

提高分辨率的方法: 1. 使用光源缩小λ; 2. 减小分辨率因子k1; 3. 增加NA

## 对比度 (Contrast):

对比度是指光刻胶在经过曝光和显影后,曝光区域与未曝光区域之间的**区分度**。高对比度的光刻胶可以更清晰地区分这些区域,从而产生更精确地图案。

## 光敏度 (Sensitivity)

光敏度是指光刻胶对光的敏感程度。**高光敏度的光刻胶对光的反应更快,所需要的曝光时间更短**。然而,更高的光敏度可能会导致**曝光过程中的误差增加**,影响图案的精确性。

思考题25: (1)什么是正光刻胶? 什么是负光刻胶? 其组成是什么? (2)光刻胶的作用是什么?

光刻胶: **光刻时接受图像的介质,称为光刻胶**。以光刻胶构成的图形作为掩模,对薄膜进行腐蚀,图形就转移到晶片表面的薄膜上了,因而也将光刻胶称为"抗蚀剂"。

光刻胶的分类:按照曝光区在显影中被去除或保留来划分:

可以分为正(性)胶、负(性)胶。

#### 正光刻胶:

在正光刻胶中, **曝光于光线的区域**, 在后续的**显影**过程中, 会变得**可溶于显影液**。

这意味着, 当一个图案被曝光到硅片上覆盖着正光刻胶的区域时, 显影过程会移除曝光的部分, 留下未曝光的部分形成所需的图案。

正光刻胶通常用于制作较大的特征尺寸,因为它们更容易控制和处理。

当前常用的正光刻胶为DQN,组成为**光敏剂重氮醌(DQ)**,碱溶性的**酚醛树脂(N)**,和溶剂二甲苯等。响应波长330-430nm 胶膜厚1-3μm,显影液是氢氧化钠等碱性物质。

#### 负光刻胶:

与正光刻胶相反,负光刻胶中,曝光于光线的区域在显影过程中,会变得不溶于显影液。

在这种情况下,曝光的区域在显影后保持在硅片上,而未曝光的区域被移除。

负光刻胶通常用于较小的特征尺寸和更高分辨率的应用,但它们可能更难以精确控制。

当前常用的**负胶多由长链高分子有机物**组成。如:**顺聚异戊二烯**、对辐照敏感的交联剂,以及溶剂组成的负胶。


### 补充: 正胶、负胶的比较

- 正胶, 显影容易, 图形边缘齐, 无溶涨现象, 光刻的分辨率高, 去胶也较容易。
- 负胶显影后保留区的胶膜是交联高分子,在显影时,吸收显影液而溶涨,另外,交联反应是局部的,边界不齐,所以图形分辨率下降。光刻后硬化的胶膜也较难去除。但负胶比正胶相抗蚀性强。

思考题26: 常见的曝光光源有哪些?

最常见的曝光光源:紫外光曝光技术:主要是UV、DUV。

其他曝光技术采用的光源: **电子束光刻、X射线光刻、离子束光刻**。



光学相关波长范围参考图

思考题27: 常见的光刻对准曝光设备有哪些?

常见的光刻对准曝光设备有以下三种:

### 1. 接触式光刻 (contact aligner):

这是最早使用的曝光方式, **掩模版与硅片紧密接触**, 衍射效应减少到最小, 分辨率较高。

但这容易造成**掩模版与光刻胶膜的污染及磨损**,缺陷密度高,成品率低。

### 2. 接近式曝光 (proximity aligner) :

在硅片和掩模版之间有一个很小的**间隙**(10 - 25μm氮气气垫),可以大大减小掩模版的损伤。但由于**衍射对分辨率的限制,其分辨率较低**,低于接触式曝光。

### 3. 投影式曝光 (projection aligner):

利用**透镜或反射镜**将掩模版上的图形投影到衬底上的曝光方法。这也是目前使用最多的曝光方式,已经成为线宽小于3um光刻的主要方法。

#### 思考题28: 光刻工艺条件包括哪些方面?

光刻工艺条件:包括光刻胶种类、光刻胶厚度、曝光参数(曝光能量、焦距),以及光学路径上的设定(数值孔径NA)等。

## 1. 光刻胶选择:

应当考虑晶片表面薄膜种类及性质(反射率、亲水性、疏水性等),与产品图形所需的分辨率。

#### 光刻胶厚度:

刻蚀工艺的选择比、刻蚀速率、刻蚀膜厚度、离子注入能量与浓度、晶片表面的平坦化程度等。

## 2. 最佳焦距与曝光量:

不同光刻胶厚度所对应的最佳焦距中心点不同,焦距与曝光能量均会影响光刻胶截面图形。

最佳焦距:可以接受焦距深度范围的中心点。

**最佳曝光能**量:在最佳焦距时,使晶片上光刻胶图形线宽与掩模版上图形线宽相等的特定能量。

## 3. **工艺空间 (process window)** :

相对于机器本身的精度,本工艺能容许的正常曝光焦深范围,不至于因微小的机器精度,而造成光刻胶成像的变异。

本工艺的能量范围不至于一些影响线宽的因素略有改变时,就造成光刻胶成像线宽超规格。

#### 思考题29: 影响线宽控制的因素有哪些?

线宽控制分为两个部分,一是影响线宽稳定性的因素,二是影响线宽控制的因素。

#### 影响线宽稳定性的因素:

- 设备 (曝光光源、曝光对准、光刻胶工艺等)
- 材料(光刻胶、显影液等)
- 前站工艺 (薄膜厚度、反射率等)
- 当层次光刻工艺条件最佳化的过程。

## **影响线宽控制**的因素:

- 关键图形尺寸 CD
- 最为重要的线宽(最为细微)
- 线距

- 接触窗尺寸大小
- 图形尺寸均匀度或变化量

#### 其他因素:

• 对准检查:检查出**对准机对准能力**的优劣

## 第十一章 刻蚀技术

## 刻蚀的含义:

广义而言,刻蚀技术包含了所有将**材质表面均匀移除**,或是**有选择性地部分去除**的技术。

可以大体分为**湿法刻蚀**(wet etching)和**干法刻蚀**(dry etching)两种方式。

影响刻蚀工艺的因素分为外部因素和内部因素。

## 理想的刻蚀工艺必须具有以下特点:

- 1. 各向异性刻蚀, 即只有垂直刻蚀, 没有横向钻蚀。
- 2. 良好的刻蚀选择性。

即对作为掩模的抗蚀剂和处于其下的另一层薄膜或材料的刻蚀速率,都比被刻蚀薄膜的刻蚀速率小得多,以保证刻蚀过程中抗蚀剂掩蔽的有效性,不致发生因为过刻蚀而损坏薄膜下面的其他材料。

3. 加工批量大,控制较容易,成本低,对环境污染少,适用于工业生产。

思考题30: 什么是湿法刻蚀? 什么是干法刻蚀? 各有何优缺点?

#### 湿法刻蚀:

湿法刻蚀是**化学腐蚀**,晶片放在腐蚀液中(或喷淋),通过化学反应去除窗口薄膜,得到晶片表面的薄膜图形。

湿法刻蚀大致分为三个步骤:

- 1. 反应物质扩散到被刻蚀薄膜的表面。
- 2. 反应物与被刻蚀薄膜反应。
- 3. 反应后的产物从刻蚀表面扩散到溶液中,并随着溶液排出。

## 湿法刻蚀的特点:

- 1. 湿法刻蚀工艺简单,无需复杂的设备。
- 2. 保真度差, 腐蚀为各项同性, A = 0, 图形的分辨率低。
- 3. 图形的选择比高,均匀性好,清洁性较差。

#### 干法刻蚀:

干法刻蚀是应用**等离子技术**的腐蚀方法,刻蚀气体在反应器中**被等离子化**,与**被刻蚀材料反应** (或溅射) ,生成物是**气态物质**,从反应器中被抽出。

依据等离子放电条件、反应气体、系统的不同,有多种干法刻蚀方式。

## 干法刻蚀的特点:

与湿法刻蚀比较具有以下优点:

- 1. 保真度好, 图形分辨率高。
- 2. 湿法腐蚀难得薄膜,如氮化硅等,可以进行干法刻蚀。
- 3. 清洁性好,气态生成物被抽出。没有湿法腐蚀得到的大量酸碱废液。

干法刻蚀的缺点:

1. 设备复杂; 2. 选择比不如湿法。

什么是选择比? 选择比指的是反应气体的选择和配比。

思考题31: 常见的干法刻蚀方法有哪些? 各有何优缺点?

常见的干法刻蚀方法包括:**物理性刻蚀、化学性刻蚀(又称等离子体刻蚀)、物理化学性刻蚀(又称反应离子刻蚀**RIE),共3种。

1. 物理性刻蚀包括溅射刻蚀、离子束铣蚀。

**溅射刻蚀**:使用等离子体中的高能离子或原子,对衬底进行轰击,导致**衬底原子被溅射出**,形成图案。

优点:能够实现**高精度**的刻蚀;

缺点:过程较慢,可能会引入损伤到衬底中。

**离子束铣蚀**:利用**高能离子束**直接轰击衬底,撞击出衬底原子。

优点:提供**非常精细**的刻蚀控制,适合复杂图案。

缺点:设备成本高,刻蚀速率较低。

## 2. 化学性刻蚀 (等离子体刻蚀):

使用特定的腐蚀性气体(如氟化物)在**等离子体环境**中,与被刻蚀材料反应,生成易于去除的产物。

优点:各向同性刻蚀,适用于复杂的图案刻蚀。

缺点:侧向腐蚀可能影响刻蚀的精度,选择性较低。

## 3. **物理化学性刻蚀 (RIE)**:

结合了物理性刻蚀和化学性刻蚀的特点, 等离子化学反应与离子轰击同时进行。

优点: 提供了**良好的刻蚀精度和较高的选择性**, 是IC制造中最常用的刻蚀方法。

缺点:可能在衬底上留下**残余损伤**,刻蚀速率与物理性刻蚀相比最慢。

补充: 干法刻蚀的主要刻蚀参数有以下几个方面:

1. 刻蚀速率; 2. 选择比; 3. 均匀性; 4. 侧壁聚合物

**刻蚀速率**:不同的刻蚀方法,影响刻蚀速率的主要因素不同。包括:离子能量和入射角;气体成分;气体流速;其他影响因素。

**选择比**: Sr = Ef / Er。式中, Ef = 被刻蚀材料的刻蚀速率。Er = 掩蔽层材料的刻蚀速率(如光刻胶)。

**均匀性**:刻蚀均匀性是一种衡量刻蚀工艺在整个硅片上,或整个一批,或批与批之间刻蚀能力的参数。

**侧壁聚合物**:聚合物的形成有时是有意的,是为了在刻蚀图形的侧壁上,形成抗腐蚀膜,从而防止横向刻蚀。这样做可以形成高的各向异性图形,因为聚合物能够阻挡对侧壁的刻蚀,增强刻蚀的方向性,从而实现对图形关键尺寸的良好控制。

思考题32: 简述集成电路的常规掩模版制备的工艺流程。


**掩模版**就是将设计好的特定几何图形,通过一定的方法,以一定的间距和布局做在基板上,供光刻工艺中重复使用。

制造商将设计工程师交付的标准制版数据,传送给一个称作**图形发生器**的设备,图形发生器会根据该数据完成**图形的产生和重复**,并将版图数据**分层转移到各层光刻掩模版**(为涂油感光材料的优质玻璃板)上。这就是制版。

## 掩模版的制作流程:



## 一般集成电路的制版工艺流程示意图:



- 1. **原图绘制**:这一步骤中集成电路的设计将被转换成一个高精度的图形,通常使用CAD软件完成。
- 2. **初缩**: 这是将设计图案从原始尺寸缩小到一个更小的尺寸,以便能够在掩模版上进行复制。 这一步通常采用光学或电子束技术实现,以确保图案的精确复制。

#### 3. 精缩兼分布重复:

进一步的精缩是必要的,以确保图案适合掩模版的大小。

分布重复是在掩模版上重复相同图案的过程,以形成一个完整的掩模版布局。

#### 4. 复印阴版:

这一步设计将缩小后的图案转移至一个阴性的掩模材料上。

在阴版材料上,被光照射的部分会变得可溶,未被照射的部分则保持不变。(类似于正光刻胶的效果)

### 5. 复印阳版:

阳版过程与阴版相反,被光照射的部分保持不变,而未被照射的部分变得可溶。

这一步骤通常用于生成最终的掩模版,阳版材料在显影后保留所需的图案。

#### 6. 成品包装:

完成上述步骤后,掩模版需要进行清洁和检查,以确保图案的精确度和质量。

最后,掩模版被包装以保护它免受损害,在送往半导体制造厂之前进行彻底的质量控制检验。

#### 思考题33: 光学分辨率增强技术主要包括哪些?

光学分辨率增强技术包括:

## • 移相掩模技术 (phase shift mask) :

在光掩模的某些透明图形上增加或减少一个透明的介质层,称为"**移相器**",使得光波通过这个介质层后,产生180°的位相差,与邻近透明区域透过的广播产生**干涉**,抵消图形边缘的光衍射效应,从而提高图形曝光分辨率。

## • 离轴照明技术 (off-axis illumination):

指在投影光刻机中,**所有照明掩模的光线**都与主光轴方向**有一定夹角**,照明光经过掩模衍射后,通过投影光刻物镜成像时,仍无光线沿主光轴方向传播。

## • 光学邻近效应校正技术 (optical proximity correction) :

光学邻近效应,指在光刻过程中,由于掩模上相邻微细图形的衍射光相互干涉,而造成像面光强分布发生改变,使得曝光得到的图形偏离掩模设计所要求的尺寸和形状。这些畸变将对集成电路的电学性质产生较大的影响。

## • 光瞳滤波技术 (pupil filtering technology) :

该技术时利用滤波器适当调整投影光学光刻成像系统的光瞳处掩模频谱的零级光与高频光的振幅或相位的关系,使得**高频光部分尽可能多地通过,减少低频光的通过**,从而**提高光刻图形成像对比度**,达到提高光刻分辨率和增大焦深的目的。

#### 思考题34: 影响刻蚀工艺的因素有哪些?

影响刻蚀工艺的因素分为外部因素和内部因素。

外部因素: 主要包括设备硬件的配置, 以及环境的温度、湿度影响。

对于操作人员而言,外部因素只能记录,很难改变,要做好的就是优化工艺参数,实现比较理想的实验结果。

内部因素: 对于刻蚀速率、形貌等均起到重要作用。

1. 工作压力的选择; 2. RF功率的选择; 3. ICP功率; 4. 衬底温度和反应室温度; 5. 反应气体的选择和配比。

另外,直流偏压的选择、控制反射功率、待刻蚀面积的大小、刻蚀材料的差异等,都会影响到刻 蚀面的形貌、刻蚀速率。这些都是要考虑到的重要因素。

## 第十二至十四章 工艺集成与封装测试

第十二章: 工艺集成;

第十三章: 工艺监控;

第十四章: 封装与测试;

思考题35: 集成电路对金属化材料特性的要求有哪些?

背景知识:

金属化: 金属及金属性材料在芯片上的应用

金属化系统: 所形成的整个金属及金属性材料结构

## 金属化材料可以被分为三类:

1. 互联材料; 2. 接触材料; 3. MOSFET栅电极材料。

以下是针对不同类型的金属化材料的特性要求:

## 1. **互联材料 (Interconnect Materials)** :

低电阻率:用以减少芯片内部电信号传输过程中的能量损失

○ **良好的机械性能**:包括强度和韧性,以承受制造过程和设备运行过程中的机械应力

○ 热稳定性: 这是由于芯片在运行时会产生热量

○ **兼容性和可靠性**:需要与其他集成电路材料兼容,且在整个设备的预期寿命内,保持性能稳定。

## 2-接触材料 (Contact Materials):

- 良好的导电性:确保电子设备中不同组件间的有效电连接。
- 抗腐蚀性和抗氧化性: 以保证在各种环境下具有稳定性和可靠性。
- 良好的粘附性: 确保材料能稳定地粘附在基底上。
- 热膨胀系数匹配:与相邻材料的热膨胀系数匹配,以避免由于温度变化导致的机械应力。

#### 3- MOSFET栅电极材料:

- **高功函数**:对于P型MOSFET而言,需要有高功函数,以实现良好的栅控制
- 低功函数:对于N型MOSFET,低功函数是必要的。
- **热稳定性和化学稳定性**: 在制造过程和芯片运行期间,栅电极材料需要保持化学和热稳定。
- 良好的电子迁移率:以保证设备的高速运行。

## 思考题36: 金属在集成电路中的作用有哪些?

#### 以下是金属在集成电路中的作用:

- 1. **电气互连** (Electrical Interconnections): 最基本的功能。金属导线(通常称为"走线")提供了电流的传输路径,并连接不同的电子组件。
- 2. 信号传输 (Signal Transmission) : 尤其是高频率、高速的信号传输。
- 3. 热管理 (Heat Dissipation): 金属具有良好的热导性,能够帮助芯片中产生的热量散发。
- 4. 电源分配 (Power Distribution): 用于将VDD和GND分配到芯片的各个部分。
- 5. **电磁屏蔽 (Electromagnetic Shielding)**: 在高频或高速电路设计中,金属层可以作为电磁屏蔽来减少电磁干扰 (EMI)。
- 6. **结构支撑(Structural Support)**:某些类型的IC中,金属层提供额外的机械支持,以增强芯片的整体结构强度。

#### 思考题37: 什么是AI/Si接触中的尖楔现象? 如何解决尖楔现象?

Al/Si接触中的尖楔现象(Spiking),指铝在与硅界面处发生的非理想的渗透和穿透现象。

这主要发生在集成电路的**制造过程中**,特别是在进行**高温步骤(如退火)**时,**铝和硅之间的反应**,导致**铝原子渗透进硅衬底**中。

这种现象在显微镜下观察时,呈现出类似尖楔或尖峰的现状,因而得名。

#### 尖楔现象可能导致的问题包括:

- 1. 破坏器件结构: 铝的渗透会破坏硅衬底的晶体结构, 导致器件件能下降。
- 2. 形成短路: 铝尖楔可以达到p-n结, 导致短路, 从而损害器件的性能。
- 3. 可靠性问题:长期来看,尖楔现象可能导致器件的早期失效。

#### 解决尖楔现象的方法:

- 1. **引入扩散屏障层**:在铝和硅之间引入一个扩散屏障层,如Ti或Ti-W合金,这可以有效阻止硅原子向硅衬底的渗透。
- 2. **使用硅化合物**:在铝中加入少量的硅,形成铝-硅合金。这种方法可以减少铝对硅的侵蚀,因为所添加的硅会与铝反应,形成稳定的化合物,从而减少铝与硅衬底直接接触的机会。
- 3. **优化退火过程**:调整退火温度和时间,以减少铝和硅之间的反应。退火是一个必要的过程,用于消除金属膜中的应力和缺陷,但过高的温度或过长的时间,会加剧尖楔现象。
- 4. **改进金属沉积工艺**:通过改进物理气相沉积 (PVD) 或化学气相沉积 (CVD) 工艺,可以更好地控制金属膜的质量和均匀性,从而减少尖楔现象的风险。

思考题38: (1) 什么是电迁移现象? (2) 如何提高引线的抗电迁移能力?

#### (1) 电迁移现象:

电迁移现象(Electromigration),是半导体制造中的一个重要问题,尤其是在集成电路的微小导线中。

电迁移是指在**导电材料(如金属引线)**中,由于电流的长时间流经,而引起的**金属原子的移动**。 这种现象通常发生在集成电路的金属互连中,尤其当电流密度非常高时。

**产生原因**:主要由电子与金属原子碰撞导致的动量交换引起,**这种碰撞会使得金属原子从其位置移动。** 

**后果**:长期来看,电迁移会导致金属导线内部产生空洞(空穴)或凸起(hillocks),进而可能导致导线断裂或短路,影响电路的可靠性。

## (2) 提高引线的抗电迁移能力的方法:

1. 使用抗电迁移性更强的材料:如铜引线比传统的铝引线有更好的电迁移抵抗性。

- 2. **减小电流密度**:增加导线的截面积,可以降低单位面积上的电流密度,从而减少电迁移的风险。
- 3. 使用扩散屏障层和覆盖层:阻止金属原子的扩散,或是减少外部环境对电迁移的影响。
- 4. **优化制程条件**:在金属沉积过程中优化参数,如温度和时间,以形成更紧密、结晶度更高的金属膜。后续的热处理过程也需要优化,以提高金属膜的稳定性。
- 5. **设计优化**:在电路设计阶段采用冗余路径和多层互连结构,以分散电流负荷,减轻特定区域的电迁移风险。

## 思考题39: 什么是低K材料?

在半导体工艺材料中,所谓的低K材料,指的是具有**低介电常数(K)值**的材料。

介电常数是一个材料属性,表示材料中**电场存储能力**的大小。

在半导体制造中,低K材料主要用于**互连层中的绝缘材料**,以**减少电容耦合和信号延迟,提高集成电路的性能。** 

#### 思考题40: 与AI布线相比, Cu布线有何优点?

铜布线,相比于铝布线,在集成电路制造中有多个显著的优点,主要包括:

- 1. **更低的电阻率**。 铜的电阻率比铝更低,这意味着在相同尺寸的导线中,铜导线可以提供更低的电阻,从而减少能量损耗,并提高电路的整体性能。
- 2. 更高的电流承载能力。

铜具有比铝更高的电流承载能力,这意味着铜导线可以承载更大的电流,而不会过热或损坏。

#### 3. 更好的电迁移抵抗性。

铜导线比铝导线更能抵抗电迁移,这是一种由于电流长期通过导线而引起的金属原子移动现象。电迁移可以导致导线断裂,影响电路的可靠性。

#### 4. 更好的机械强度和可靠性。

铜比铝具有更高的机械强度。这意味着铜导线更加耐用,能够更好地承受制造过程和设备运行中的应力。

#### 5. 更适合小尺寸应用。

铜布线能够在更细的线宽中,保持良好的性能。