基于MIPS的Linux内核PCI子系统分析系列——PCI枚举

Current Version: V0.1

Date: 2011-10-31

Author: leewg <wgl.liwengang@gmail.com>

版本	作者	参与者	时间	备注
0.1	Li Wengang		2011-10-31	初始化版本

备注:

内核源代码版本: 2.6.36

代码流程的分支: 基于 MIPS 下的 loongson 分支

说明: 文档参考了网上的诸多关于 linux PCI 的文章,整理而成。

存在问题请大家即使指出,共同探讨进步。

一、PCI 基础

PCI 是 Peripheral Component Interconnect 的缩写,它因为高性能、低成本以及良好的扩展性而在计算机系统中被广泛使用。上至服务器,下至嵌入式设备都能找到它的身影。图 1显示了一个标准 PCI 总线的组织结构图。




图 1 标准 PCI 总线的组织结构图

从图中我们可以看出 PCI 总线架构主要被分成三部分:

- 1、**PCI 设备**。符合 PCI 总线标准的设备就被称为 PCI 设备,PCI 总线架构中可以包含多个 PCI 设备。图中的 Audio、LAN 都是一个 PCI 设备。PCI 设备同时也分为主设备和目标设备两种,主设备是一次访问操作的发起者,而目标设备则是被访问者。
- 2、PCI 总线。PCI 总线在系统中可以有多条,类似于树状结构进行扩展,每条 PCI 总线都可以连接多个 PCI 设备/桥。上图中有两条 PCI 总线。
- 3、PCI 桥。当一条 PCI 总线的承载量不够时,可以用新的 PCI 总线进行扩展,而 PCI 桥则是连接 PCI 总线之间的纽带。图中的 PCI 桥有两个,一个桥用来连接处理器、内存以及 PCI 总线,而另外一条则用来连接另一条 PCI 总线。

PCI总线操作

PCI 总线操作表示主设备向目标设备所发起的操作请求,最多有 16 种类型。主要类型有: IO 方式读/写, Memory 方式读/写, Configuration 方式读/写等。

PCI 配制空间

对于软件开发者来说,该如何对 PCI 设备进行编程呢? PCI 总线标准中定义了一套配置空间寄存器用于读取或者设置 PCI 设备的信息。每个 PCI 设备/桥都有自己的配置空间寄存器。

配置空间共有256字节,设备类型不同,其配置空间的布局也不尽相同。设备类型的区分可以通过配置空间内的 Header Type 寄存器(0Eh)进行,该寄存器值为00h表示当前设

备是一个 PCI 设备, 01h 表示当前设备是一个 PCI 桥。

配置空间的前 64 字节是配置空间起始段,它对于每种类型的设备都是相同的。 显示了 PCI 设备的配置空间起始段。

图 2. PCI 设备的配置空间起始段

1	16	15	0	
Device ID Status		Vendor ID		00h
		Command		04h
Class Code	Revision ID		08h	
BIST	Header Type	Latency Timer	Cacheline Size	0Ch
	Base Addres	s Register 1		10h
	14h			
	18h			
	1Ch			
	20h			
Base Address Register 6				24h
Cardbus Cl	IS Pointer		28h	
Subsystem ID		Subsystem Vendor ID		2Ch
Subsystem ID	M Base Address		30h	
	Reserved		Capabilities Pointer	34h
Reserved				38h
Max Lat	Min Gnt	Interrupt Pin	Interrupt Line	3Ch

图 3 显示了 PCI 桥的配置空间起始段。

31	16	15	0	
Device ID Status Class Code		Vendor ID Command		00h
				04h
		to control	Revision ID	08h
BIST	Header Type	Latency Timer	Cacheline Size	0Ch
Base Address Register 1			10h	
	Base Addres	ss Register 2		14h
Secondary Latency Timer	Subordinate Bus Number	Secondary Bus Number	Primary Bus Number	18h
Secondary Status		I/O Limit	I/O Base	1Ch
Memory Limit Prefetchable Memory Limit		Memory Base		20h
		Prefetchable Memory Base		24h
ACCOUNTS OF THE PARTY OF THE PA	Prefetchable Bas	e Upper 32 Bits		28h
		2Ch		
Prefetchable Lim 1/O Limit Upper 16 Bits Reserved		I/O Base Upper 16 Bits		30h
		14-207 III - 18-25-0-7	Capabilities Pointer	34h
	Expansion RO	I Base Address		38h
Bridge Control		Interrupt Pin	Interrupt Line	3Ch

配置空间寄存器有些是只读的,有些是可写的,下面介绍几个在编程时会用到的寄存器。

Device ID 和 Vendor ID 寄存器

这两个寄存器分别存放了设备信息和厂商信息(值在 0x0000 和 0xFFFF 之间,但不能取 0xFFFF),因此软件开发者可以通过读取这两个寄存器的值,并与 0xFFFF 比较,从而判断当前设备是否有效。

Command 和 Status 寄存器

Command 寄存器存放了设备的配置信息,比如是否允许 Memory/IO 方式的总线操作、

是否为主设备等。Status 寄存器存放了设备的状态信息,比如中断状态、错误状态等。

Header Type 寄存器

这个寄存器前面曾经提过,它定义了设备类型,比如 PCI 设备、PCI 桥等。

Base Address 寄存器

这个寄存器有三个作用。

- 1、该寄存器存放了 Memory/IO 访问空间的起始地址。
- 2、该寄存器存放了 Memory/IO 访问空间的大小,这个数据可以通过下面的方式 读出:
 - a、往寄存器里写 0xFFFFFFF;
 - b、读出寄存器的值,并取反;
 - c、将上一步的值加上1后就是该空间的大小。
- 3、该寄存器定义了这段地址空间的访问类型(Memory 方式还是 IO 方式)。 PCI 设备最多有 6 个 Base Address 寄存器,而 PCI 桥最多有 2 个 Base Address 寄存器。

Subordinate Bus Number,Secondary Bus Number 和 Primary Bus Number 寄存器 这三个寄存器只在 PCI 桥配置空间中存在,因为 PCI 桥会连接两条 PCI 总线,上行的总线被称为 Primary Bus,下行的总线被称为 Secondary Bus,Primary Bus Number 和 Secondary Bus Number 寄存器分别存储了上行和下行总线的编号,而 Subordinate Bus Number 寄存器则是存储了当前桥所能直接或者间接访问到的总线的最大编号。

二、Linux 内核对 PCI 的支持

Linux 内核(2.6 版本)在初始化之初就对所有 PCI 设备进行了扫描并且配制,具体操作分为下面几个步骤。

PCI 相关数据结构

Linux 提供了三类数据结构用以描述 PCI 控制器、PCI 设备以及 PCI 总线。

PCI 控制器

PCI 控制器用 pci_controller 结构来描述,对于多总线支持系统,它可能有多个PCI controller 或一个PCI controller 单支持多 channel,它有以下几个主要的属性:

- index: 该属性标志 PCI 控制器的编号。
- next: 该属性指向下一个 PCI 控制器, 通过 next 属性, PCI 控制器可以形成一个单向链表。
- bus: 该属性标志了当前 PCI 控制器所连接的 PCI 总线,它对应的数据结构是 pci_bus。
- pci ops: 该属性标志了当前 PCI 控制器所对应的 PCI 配制空间读写操作函数。
- mem resource: 该属性标志了当前 PCI 控制器的 memory 资源。
- io resource: 该属性标志了当前 PCI 控制器的 io 资源。
- io map base: PCI 设备的 IO map 基地址。

PCI 总线

PCI 总线用 pci bus 结构来描述,它有以下几个主要的属性:

- node: 连接到父总线的 children 链表中。
- parent: 可通过该属性索引到上层 PCI 总线。

- self: 该属性标志了连接的上行 PCI 桥(对应的数据结构是 pci dev)。
- children: 该属性标志了总线连接的所有 PCI 子总线链表。
- devices: 该属性标志了总线连接的所有 PCI 设备链表。
- ops: 该属性标志了总线上所有 PCI 设备的配制空间读写操作函数。
- number: 该属性标志了当前 PCI 总线的编号。
- primary: 该属性标志了 PCI 上行总线编号。
- secondary: 该属性标志了 PCI 下行总线编号。
- subordinate: 该属性标志了能够访问到的最大总线编号。
- resource: 该属性标志了 Memory/IO 地址空间。

PCI 设备


PCI 设备通过 pci dev 来描述,它有一下主要属性:

- bus list: 通过它挂接到所在总线的 pci dev 的 devices
- bus: 该属性标志了当前设备所在的 PCI 总线(对应的数据结构是 pci bus)。
- subordinate: 桥设备使用。指向另一个 bus 的指针。
- devfn: 该属性标志了设备编号和功能编号。
- vendor: 该属性标志了供应商编号。
- device: 该属性标志了设备编号。
- driver: 该属性标志了设备对应的驱动代码(对应的数据结构是 pci driver)。
- irg: 该属性标志了中断号。
- resource: 该属性标志了 Memory/IO 地址区间。

内核里的 PCI 数据结构图

当 Linux 内核在做 PCI 初始化工作时,它会根据图 4 建立一个由 pci_controller、pci_bus 和 pci_dev 三者组成的一个组织结构图。根据这个结构,软件 开发者可以很方便的通过 PCI 控制器索引到每个 PCI 设备或者 PCI 总线。

图 4. 组织结构图



三、PCI内部结构、枚举 分析

1、pci 内部结构分析

Linux PCI 子系统必须扫描系统中所有的 PCI 总线,寻找系统中所有的 PCI 设备(包括 PCI-PCI 桥设备)。系统中的每条 PCI 总线都有个编号 number,根 PCI 总线的编号为 0。系统当前存在的所有根总线(因为可能存在不止一个 Host/PCI 桥,那么就可能存在多条根总线) 都通过其 pci_bus 结构体中的 node 成员链接成一个全局的根总线链表,其表头由 struct list_head 类型的全局变量 pci_root_buses 来描述;而根总线下面的所有下级总线则都通过其 pci_bus 结构体中的 node 成员链接到其父总线的 children 链表中。这样,通过这两种 PCI 总线链表,Linux 内核就将所有的 pci bus 结构体以一种倒置树的方式组织起来。

每个PCI设备都由一个pci_dev结构体表示,每个pci_dev结构体通过成员bus_list挂入其所在总线的pci_dev结构队列devices(队列头是pci_bus.devices,即该pci设备所在的pci总线的devices队列),并且使指针bus(指pci_dev结构体里的bus成员)指向代表着其所在总线的pci_bus结构。如果具体的设备是PCI-PCI桥,则还要使其指针subordinate指向代表着另一条PCI总线的pci_bus结构。

2、pci 枚举分析

系统如何知道当前连接了多少 PCI 设备? 有多少根 PCI 总线? 每个 PCI 设备的访问空间如何配置? 等等。这些都得靠 PCI 自动扫描来完成。PCI 自动扫描主要做下面的工作:

- 1、扫描 PCI 总线,识别 PCI 总线上的所有设备。
- 2、对于连接在 PCI 总线上的所有 PCI 桥进行总线编号。
- 3、对于连接在 PCI 总线上的所有 PCI 设备和 PCI 桥进行 Memory/IO 访问空间的配置。


识别 PCI 总线上的设备

PCI 总线扫描的原理是从总线 0 扫描到总线 255,对于每条总线,系统都会扫描所有(总线号,设备号,功能号),通过 Configuration 方式读出每个设备的 Device ID 和 Vendor ID 寄存器,如果这两个寄存器的值是个有效值(非 0xFFFF),则说明当前设备是个有效的 PCI 设备/桥。进而再读取该设备的 Header Type 寄存器,如果该寄存器为 1,则表示当前设备是 PCI 桥,否则是 PCI 设备。

对所有 PCI 总线进行编号

PCI 桥如何知道它所连接的 PCI 总线情况呢?这就需要对 PCI 桥进行总线编号。前面介绍过 PCI 桥提供了 Primary Bus Number、Secondary Bus Number 和 Subordinate Bus Number 三个寄存器用于标志该桥所连接的 PCI 总线,下面通过一个示例来说明内核对于 PCI 总线是如何进行编号的。

图 6. 示例



- 1、系统运行初始,Bus A 为 0,通过上面的 PCI 总线扫描得到连接在 Bus A 上的 PCI 桥 (即图中的 Bridge 1)。
- 2、下面开始设置 Bridge 1 的 Bus 寄存器。将 Primary Bus Number 寄存器设置成 Bus A 的编号,即 0。将 Secondary Bus Number 寄存器设置成 Bus B 的编号,它的值等于(Bus A+1),也就是 1。由于暂时无法知道该桥所能访问的所有下行总线数目,Subordinate Bus Number 寄存器暂时设置成 0xFF。
- 3、当扫描完所有 Bus A 上所有(设备号,功能号)后,开始扫描 Bus B,Bus B 的编号 在扫描完 Bus A 后已经得到,为 1。Bus B 的扫描方法同步骤(1),先扫描出 Bus B 上的 PCI 桥(即图中的 Bridge 2),然后配置 Primary Bus Number 寄存器为 1,Secondary Bus Number 寄存器为 2,而 Subordinate Bus Number 寄存器依然为 0xFF。
- 4、Bus B 扫描完后得到 Bus C 的编号,为 2。下面开始扫描 Bus C,因为 Bus C 上没有 PCI 桥,于是在扫描完其它(设备号,功能号)后,Bus C 的扫描结束。
- 5、由于 Bridge 2 所能访问到的最大 Bus 编号是 2,因此重新设置 Bridge 2 的 Subordinate Bus Number 寄存器为 2。
- 6、由于 Bridge 1 所能访问到的最大 Bus 编号也是 2, 因此重新设置 Bridge 1 的

Subordinate Bus Number 寄存器为 2。

7、总线编号结束。

配置访问空间

当系统需要访问 PCI 设备时,它需要产生 Configuration、Memory 或者 IO 的读写操作,对于 Memory/IO 的访问方式来说,它们需要定义一个地址范围,落在这个地址范围的操作会被认为是相应的 Memory/IO 的读写操作。

通常 PCI 设备提供了最多 6 组 Base Address 寄存器,在 PCI 总线扫描时,每当扫描出一个可用的 PCI 设备后,会对该设备的 Base Address 寄存器进行 Memory/IO 访问空间的配置。

而对于 PCI 桥来说,它只提供了 2 组 Base Address 寄存器,当 PCI 总线扫描出一个 PCI 桥后,也会对该桥的 Base Address 寄存器进行 Memory/IO 访问空间的配置。

需要注意的是,在构建系统之初,需要明确当前系统的地址范围,划分出特定的物理地址作为 PCI Memory 或者 PCI IO 空间,在给 PCI 设备/桥进行访问空间配置时,就是取事先约定的地址空间中的某段地址进行配置,所有设备/桥的访问地址不能冲突。

下面使用网上一文章的例子,来说明 pci 枚举的过程。

配置一个 PCI-PCI 桥的时候,并不知道这个 PCI-PCI 桥的 subordinate bus number。那么就不知道该 PCI 桥下面是否还有其他的 PCI-PCI 桥。即使你知道,也不清楚如何对它们赋值。解决方法是利用上述的深度扫描算法来扫描每个总线。每当发现 PCI-PCI 桥就对它进行赋值。当发现一个 PCI-PCI 桥时,可以确定它的 secondary bus number。然后我们暂时先将其subordinate bus number 赋值为 0xFF。紧接着,开始扫描该 PCI-PCI 桥的 downstream 桥。这个过程看起来有点复杂,下面的例子将给出清晰的解释:




图 7 配置 PCI 系统 第一步

PCI-PCI 桥编号--第一步

以图 7 的拓扑结构为例,扫描时首先发现的桥是 Bridge 1。Bridge 1 的 downstream PCI 总 线号码被赋值 1。自然该桥的 secondary bus number 也是 1。其 subordinate bus number 暂时赋值为 0xFF。上述赋值的含义是所有类型 1 的含有 PCI 总线 1 或更高(<255)的号码的 PCI 配置地址将被 Bridge 1 传递到 PCI 总线 1 上。如果 PCI 总线号是 1,Bridge 1 还负责将配置地址的类型转换成类型 0(对于这里说的类型 0 和类型 1,请参考浅谈(一))。否则,就不做转换。上述动作就是开始扫描总线 1 时 Linux PCI 初始化代码所完成的对总线 0 的配置工作。




图 8 配置 PCI 系统 第二步

PCI-PCI 桥编号--第二步

由于 Linux PCI 设备驱动使用深度优先算法进行扫描,所以初始化代码开始扫描总线 1。从而 Bridge 2 被发现。因为在 Bridge 2 下面发现不再有 PCI-PCI 桥,所以 Bridge 2 的 subordinate bus number 是 2,等于它的 secondary bus number。图 8 显示了在这个时刻总线和 PCI-PCI 桥的赋值情况。




图 9 配置 PCI 系统 第三步

PCI-PCI 桥编号--第三步

Linux PCI 设备驱动代码从总线 2 的扫描中回来接着进行扫描总线 1,发现 Bridge 3。它的 primary bus number 被赋值为 1,secondary bus number 为 3。因为总线 3 上还发现了 PCI-PCI 桥,所以 Bridge 3 的 subordinate bus number 暂时赋值 0xFF。图 9显示了这个时刻系统配置的状态。到目前为止,含有总线号 1,2,3 的类型 1 的 PCI 配置都可以正确地传送到相应的总线上。




图 10 配置 PCI 系统 第四步

PCI-PCI 桥编号--第四步

现在 Linux 开始扫描 PCI 总线 3,Bridge 3 的 downstream。PCI 总线 3 上有另外一个 PCI-PCI 桥,Bridge 4。因此 Bridge 4 的 primary bus number 的值为 3,secondary bus number 为 4。由于 Bridge 4 下面没有别的桥设备,所以 Bridge 4 的 subordinate bus number 为 4。然后回到 PCI-PCI Bridge 3。这时就将 Bridge 3 的 subordinate bus number 从 0xFF 改为 4,表示总线 4 是从 Bridge 3 往下走的最远的 PCI-PCI 桥。最后,Linux PCI 设备驱动代码将 4 以同样的道理赋值给 Bridge 1 的 subordinate bus number。图 10 反映了系统最后的状态。

四、PCI 枚举代码分析

1、代码入口分析

pcibios init 函数在两个文件中有定义。

- a arch/mips/loongson/common/pci.c arch initeall()
- b, arch/mips/pci/pci.c subsys initcall()

由于 arch_initcall() 的执行优先级高于 subsys_initcall()申明,因此 a 中的函数为 pci 函数的入口函数,b 会晚于 a 在后续的初始化中执行。

关于 arch initcall、subsys initcall 会单独进行分析。(未分析)

2、pci controller 注册

```
arch/mips/loongson/common/pci.c pcibios init—> register pci controller
```

完成 pci_controller 的注册;此过程是在 PCI subsystem initialization 之前执行的,因此只执行了将 pci controller resource 注册到 root resource 结构中去的操作(内核通过维护一个链表来维护 resource 模块;使用 child、sibling、parent 来建立 resource 结构,在 pci 系统中 root_resource 包含 mem 和 io 两部分、分别为 ioport_resource、iomem_resource),没有进行 pcibois_scanbus 函数对 pci bus 进行扫描。

3、总线枚举

```
arch/mips/pci/pci.c
pcibios init
|→ pcibios scanbus
   l→pci scan bus
     |→ pci scan bus parented
                                (从根总线开始扫描)
        |→ pci create bus
                                 (创建 bus0,并增加到 pci root buses 链表)
                                 (从 bus0 开始扫描其后面的总线)
        |→ pci scan child bus
           |→ pci scan slot
                                 (bus0上所有设备的枚举, 32设备×8多功能)
              |→ pci scan single device (扫描单功能设备)
                                  (根据 bus-dev/fun 号从 bus-devices 表中搜索)
                |→ pci get slot
                 |→ pci scan device (根据 bus-dev/fun 号 进行真是硬件扫描)
                 |→ pci device add
                                  (将上面扫描的 dev 增加到 bus->devices 中)
              |→ pci iov bus range
                                  (忽略)
              |→ pcibios fixup bus
                                  (根据 controller 资源,调整 devices 资源)
              → pci scan bridge
                                  (对 bus0 上 bridge behind 后面 bus 进行枚举)
        \rightarrow pci bus add devices
                                  (增加 dev 到 global list 和 sysfs、procfs 入口)
   |→ pci bus size bridges
   |→ pci bus assign resources
  |→ pci enable bridges
```

152 static int init pcibios init(void)

```
153 {
154
     struct pci controller *hose;
155
     /* Scan all of the recorded PCI controllers. */
156
      for (hose = hose head; hose; hose = hose->next)
157
158
        pcibios scanbus(hose);
159
     pci fixup irqs(pci common swizzle, pcibios map irq);
160
161
162
     pci initialized = 1;
163
164
     return 0;
165 }
    每个 PCI controller 下面会挂接一个 PCI 子系统;通过多次调用 pcibios scanbus 函数,来
实现对每个控制器 behind 的 PCI 系统进行枚举。pci fixup irqs 利用两个回调函数实现对
INTA、INTB、INTC、INTD 的优化分配和对 device 的 irg PIN 和 LINE 的调整分配,具体的
中断相关,会在PCI中断部分说明。
 79 static void devinit pcibios scanbus(struct pci controller *hose)
 80 {
 81
     static int next busno;
 82
      static int need domain info;
 83
      struct pci bus *bus;
 84
 85
     if (!hose->iommu)
        PCI DMA BUS IS PHYS = 1;
 86
 87
 88
     if (hose->get busno && pci probe only)
 89
        next busno = (*hose->get busno)();
 90
 91
      bus = pci scan bus(next busno, hose->pci ops, hose); /* next bus =0, hose 为 pci
controller */
 92
     hose->bus = bus;
 93
 94
     need domain info = need domain info || hose->index;
 95
     hose->need domain info = need domain info;
 96
     if (bus) {
```

```
97
       next busno = bus->subordinate + 1;
 98
       /* Don't allow 8-bit bus number overflow inside the hose -
 99
         reserve some space for bridges. */
100
       if (next busno > 224) {
         next busno = 0;
101
102
         need domain info = 1;
103
       }
104
105
       if (!pci probe only) {
         pci bus size bridges(bus);
106
107
         pci bus assign resources(bus);
108
         pci enable bridges(bus);
109
     }
110
111 }
     控制器 host 利用 bus 元素将自己和 root bus 联系在一起 92 行。现在的 PCI 子系统中也
引入了 domain 的概念,由于次系统中只有一个 pci 控制器股 domain 的值为 0。使用
pci scan bus 函数,来完成 root bus (总线 0)上所有设备的枚举,如果系统中存在 pci 总线,
bus0 回被返回, 否则返回 NULL。后面 106~108 行, 主要是来完成总线、bridge 的 resource
的分配,具体关于 PCI resource 部分,会在 PCI resource 部分进行详细说明。下面继续
pci scan bus 函数内部分析。
643 static inline struct pci bus * devinit pci scan bus(int bus, struct pci ops *ops,
644
               void *sysdata)
645 {
646
     struct pci bus *root bus;
     root bus = pci scan bus parented(NULL, bus, ops, sysdata);
647
648
     if (root bus)
649
       pci bus add devices(root bus);
650
     return root bus;
651 }
    pci scan bus parented 函数用来继续完成 pci 枚举,如果枚举成功 root bus 会被返回,
pci bus add devices 根据枚举的情况,将系统中bus->devices 中的设备增加到 global list 链表
中去,并增加 sysfs、procfs 文件入口。下面分析枚举相关的 pci scan bus parented 函数。
1483 struct pci bus * devinit pci scan bus parented(struct device *parent,
        int bus, struct pci ops *ops, void *sysdata)
1484
1485 {
1486
      struct pci bus *b;
1487
1488
      b = pci create bus(parent, bus, ops, sysdata);
1489
1490
        b->subordinate = pci scan child bus(b);
1491
      return b;
1492 }
    pci create bus 函数创建 bus 0,并将其增加到 pci root buses,并且将其归属到
```

pcibus_class 类中;此函数的逻辑较为简单此处就不进入分析了,此函数中 struce deivce dev 的用途理解的不是很明确。b->subordinate 表示 downstream 总线的最大总线号。下面调用 pci scan child bus 函数枚举总线下的所有设备。

```
1364 unsigned int devinit pci scan child bus(struct pci bus *bus)
1365 {
1366
       unsigned int devfn, pass, max = bus->secondary;
1367
       struct pci dev *dev;
1368
1369
       dev dbg(&bus->dev, "scanning bus\n");
1370
       /* Go find them, Rover! */
1371
       /* 每个 pci 总线最大可以支持 32 个设备,
       * 每个设备最多可支持8个逻辑设备
       * 0x100 即为32×8 = 256 */
       for (devfn = 0; devfn < 0x100; devfn += 8)
1372
1373
         pci scan slot(bus, devfn);
1374
       /* Reserve buses for SR-IOV capability. */
1375
1376
       max += pci iov bus range(bus);
1377
1378
1379
        * After performing arch-dependent fixup of the bus, look behind
1380
        * all PCI-to-PCI bridges on this bus.
1381
      /* arch depend 相关, 进行 pci resource 进行调整 */
       if (!bus->is added) {
1382
1383
         dev dbg(&bus->dev, "fixups for bus\n");
1384
         pcibios fixup bus(bus);
         if (pci is root bus(bus))
1385
            bus->is added = 1:
1386
1387
       }
1388
1389
       for (pass=0; pass < 2; pass++)
         list for each entry(dev, &bus->devices, bus list) {
1390
            if (dev->hdr type == PCI HEADER TYPE BRIDGE ||
1391
1392
              dev->hdr type == PCI HEADER TYPE CARDBUS)
1393
              max = pci scan bridge(bus, dev, max, pass);
1394
         }
1395
1396
1397
        * We've scanned the bus and so we know all about what's on
        * the other side of any bridges that may be on this bus plus
1398
1399
        * any devices.
1400
        * Return how far we've got finding sub-buses.
1401
1402
```

```
1403
      dev dbg(&bus->dev, "bus scan returning with max=%02x\n", max);
1404
      return max;
1405 }
   将 bus 0 上所有可能的 slot (32×8) 进行统一进行扫描。这里有一个 pci spec 相关的知
识需要说明:每个pci 总线最大可支持 32 个设备,设备可分为单功能和多功能设备,单功能
设备只能识别为一个设备而多功能设备每个最多可支持8个功能即可被识别为8个逻辑设备。
我们可以将设备号和功能号组织成一个9bit 的二进制(0-2 为 func 号、3-7 为 dev 号)。
1328 int pci scan slot(struct pci bus *bus, int devfn)
1329 {
1330
      unsigned fn, nr = 0;
1331
      struct pci dev *dev;
      unsigned (*next fn)(struct pci dev *, unsigned) = no next fn;
1332
1333
      if (only_one_child(bus) && (devfn > 0))
1334
1335
        return 0; /* Already scanned the entire slot */
1336
     /* 枚举单功能设备 */
1337
      dev = pci scan single device(bus, devfn);
1338
      if (!dev)
1339
        return 0;
1340
      if (!dev->is added)
1341
        nr++:
1342
     /* 根据不同的功能设置回调函数 */
1343
      if (pci ari enabled(bus))
        next fn = next ari fn;
1344
1345
      else if (dev->multifunction)
1346
        next fn = next trad fn;
1347
     /* 对每个设备的8个功能进行使用单功能枚举函数进行枚举
      * 如果枚举成功表示设备是多功能设备, multifunction 置 1 */
      for (fn = next fn(dev, 0); fn > 0; fn = next fn(dev, fn)) {
1348
1349
        dev = pci scan single device(bus, devfn + fn);
1350
        if (dev) {
          if (!dev->is added)
1351
1352
            nr++;
1353
          dev->multifunction = 1;
1354
        }
1355
      }
1356
1357
      /* only one slot has pcie device */
1358
      if (bus->self && nr)
1359
        pcie aspm init link state(bus->self);
1360
1361
      return nr;
```

```
1362 }
```

每个设备都会调用 pci_scan_single_device 来进行设备探测,如果是单功能设备至进行一次探测,如果是多功能设备,则对每一个功能(8)进行探测。下面对 pci scan single device 函数进行分析。

```
1258 struct pci dev * ref pci scan single device(struct pci bus *bus, int devfn)
1259 {
      struct pci dev *dev;
1260
1261
      /* 根据 bus devfn 从 bus 的 devices 链表中寻找此设备 */
1262
      dev = pci get slot(bus, devfn);
1263
      if (dev) {
        pci dev put(dev);
1264
1265
         return dev;
1266
      }
1267
      /* 通过读取 PCI 的具体设备来进行枚举 */
1268
      dev = pci scan device(bus, devfn);
1269
      if (!dev)
1270
        return NULL:
1271
      /* 将探测到的具体设备增加到 bus 的 devices 链表中 */
1272
      pci device add(dev, bus);
1273
1274
      return dev;
1275 }
```

根据具体的 bus 号和 devfn 分别从 bus 的 devices 链表中和有 bus、devfn 三个元素具体决定的 pci 的 slot 中进行枚举;将从具体的 slot 中枚举到的设备通过 pci_devices_add 增加到 bus 的 devices 结构中去,此时的设备并没有增加到整个 pci 设备列表 global list 中。

```
1155 static struct pci dev *pci scan device(struct pci bus *bus, int devfn)
1156 {
1157
        struct pci dev *dev;
1158
        u32 1;
1159
        int delay = 1;
1160
        if (pci bus read config dword(bus, devfn, PCI VENDOR ID, &1))
1161
1162
           return NULL;
1163
1164
        /* some broken boards return 0 or ~0 if a slot is empty: */
1165
        if (1 == 0 \times fffffffff || 1 == 0 \times 0000000000 ||
1166
           1 == 0 \times 00000 \text{ ffff} \parallel 1 == 0 \times \text{ ffff} 0000)
1167
           return NULL;
1168
        /* Configuration request Retry Status */
1169
1170
        while (1 = 0xffff0001) {
```

```
1171
         msleep(delay);
         delay *= 2;
1172
         if (pci bus read config dword(bus, devfn, PCI VENDOR ID, &1))
1173
1174
           return NULL:
         /* Card hasn't responded in 60 seconds? Must be stuck. */
1175
1176
         if (delay > 60 * 1000) {
1177
           printk(KERN WARNING "pci %04x:%02x:%02x.%d: not "
               "responding\n", pci domain nr(bus),
1178
               bus->number, PCI SLOT(devfn),
1179
1180
               PCI FUNC(devfn));
1181
           return NULL;
1182
         }
       }
1183
1184
1185
      dev = alloc pci dev();
1186
       if (!dev)
1187
         return NULL;
1188
1189
      dev->bus = bus:
1190
      dev - > dev fn = dev fn;
      dev - vendor = 1 & 0xffff;
1191
1192
      dev->device = (1 >> 16) \& 0xffff;
1193
1194
      if (pci setup device(dev)) {
1195
         kfree(dev);
1196
         return NULL;
1197
       }
1198
1199
      return dev;
1200 }
    根据从某个具体的 slot 中读会的 config 空间的值来判断,是否存在设备;如果 slot 为空
间,config 空间的 vendor id 的值会为0或\sim 0。如果设备存在,新分配一个pci dev 结构体,
填充它的一些基本信息,并通过 pci setup device 完成它的必须信息的填充。
928 int pci setup device(struct pci dev *dev)
929 {
930
      u32 class;
 931
       u8 hdr type;
 932
      struct pci slot *slot;
 933
       int pos = 0;
 934
935
       if (pci read config byte(dev, PCI HEADER TYPE, &hdr type))
936
         return -EIO;
937
 938
       dev->sysdata = dev->bus->sysdata;
       dev->dev.parent = dev->bus->bridge;
 939
```

```
/* pci 的 driver 也是基于该类型的,在添加驱动的时候就可以
      * 匹配到此设备了 */
940
      dev->dev.bus = &pci bus type;
941
      dev->hdr type = hdr type & 0x7f;
     /* hdr type 最高位为 0 表示是一个单功能设备 */
942
      dev->multifunction = !!(hdr type & 0x80);
      dev->error state = pci channel io normal;
943
944
      set pcie port type(dev);
945
      list for each entry(slot, &dev->bus->slots, list)
946
947
        if (PCI_SLOT(dev->devfn) == slot->number)
          dev->slot = slot;
948
949
      /* Assume 32-bit PCI; let 64-bit PCI cards (which are far rarer)
950
951
        set this higher, assuming the system even supports it. */
952
      dev->dma mask = 0xffffffff;
953
954
      dev set name(&dev->dev, "%04x:%02x:%02x.%d", pci domain nr(dev->bus),
           dev->bus->number, PCI SLOT(dev->devfn),
955
           PCI FUNC(dev->devfn));
956
957
958
      pci read config dword(dev, PCI CLASS REVISION, &class);
959
      dev->revision = class & 0xff;
960
      class >>= 8;
                            /* upper 3 bytes */
961
      dev->class = class;
962
      class >>= 8:
963
964
      dev dbg(&dev->dev, "found [\%04x:\%04x] class \%06x header type \%02x\n",
965
         dev->vendor, dev->device, class, dev->hdr type);
966
      /* need to have dev->class ready */
967
     /* 设置 pci 的配置空间大小 pci 256byte, pcie 4096byte */
      dev->cfg size = pci cfg space size(dev);
968
969
      /* "Unknown power state" */
970
      dev->current state = PCI UNKNOWN;
971
972
973
      /* Early fixups, before probing the BARs */
     /* 执行一些 arch depend 相关的 fixup */
974
      pci fixup device(pci fixup early, dev);
      /* device class may be changed after fixup */
975
      class = dev->class >> 8;
976
```

```
977
      /* 根据 hdr type 的三种情况 pci dev、pci bridge、cardbus
       *分别进行一些类型相关的配置 */
 978
       switch (dev->hdr type) {
                                     /* header type */
 979
       case PCI HEADER TYPE NORMAL:
                                                   /* standard header */
 980
         if (class == PCI CLASS BRIDGE PCI)
 981
           goto bad;
 982
         pci read irq(dev);
         pci read bases(dev, 6, PCI ROM ADDRESS);
 983
 984
         pci read config word(dev, PCI SUBSYSTEM VENDOR ID, &dev-
>subsystem vendor);
 985
         pci read config word(dev, PCI SUBSYSTEM ID, &dev->subsystem device);
 986
 987
          * Do the ugly legacy mode stuff here rather than broken chip
 988
 989
          * quirk code. Legacy mode ATA controllers have fixed
          * addresses. These are not always echoed in BAR0-3, and
 990
 991
          * BAR0-3 in a few cases contain junk!
 992
 993
         if (class == PCI CLASS STORAGE IDE) {
 994
           u8 progif;
 995
           pci read config byte(dev, PCI CLASS PROG, &progif);
 996
           if ((progif \& 1) == 0) {
 997
              dev - resource[0].start = 0x1F0;
998
              dev \rightarrow resource[0].end = 0x1F7;
 999
              dev->resource[0].flags = LEGACY IO RESOURCE;
1000
              dev \rightarrow resource[1].start = 0x3F6;
1001
              dev \rightarrow resource[1].end = 0x3F6;
              dev->resource[1].flags = LEGACY IO RESOURCE;
1002
1003
1004
           if ((progif & 4) == 0) {
              dev - source[2].start = 0x170;
1005
              dev - resource[2].end = 0x177;
1006
              dev->resource[2].flags = LEGACY IO RESOURCE;
1007
1008
              dev \rightarrow resource[3].start = 0x376;
              dev - resource[3].end = 0x376;
1009
1010
              dev->resource[3].flags = LEGACY IO RESOURCE;
1011
1012
1013
         break;
1014
       case PCI HEADER TYPE BRIDGE:
                                                 /* bridge header */
1015
         if (class != PCI CLASS BRIDGE PCI)
1016
1017
           goto bad;
```

```
1018
        /* The PCI-to-PCI bridge spec requires that subtractive
1019
          decoding (i.e. transparent) bridge must have programming
1020
          interface code of 0x01. */
1021
        pci read irg(dev);
        dev->transparent = ((dev->class & 0xff) == 1);
1022
        pci read bases(dev, 2, PCI ROM ADDRESS1);
1023
1024
        set pcie hotplug bridge(dev);
1025
        pos = pci find capability(dev, PCI CAP ID SSVID);
1026
        if (pos) {
1027
           pci read config word(dev, pos + PCI SSVID VENDOR ID, &dev-
>subsystem vendor);
           pci read config word(dev, pos + PCI SSVID DEVICE ID, &dev-
1028
>subsystem device);
1029
1030
        break;
1031
1032
      case PCI HEADER TYPE CARDBUS:
                                               /* CardBus bridge header */
1033
        if (class != PCI CLASS BRIDGE CARDBUS)
1034
           goto bad;
1035
        pci read irq(dev);
1036
        pci read bases(dev, 1, 0);
1037
        pci read config word(dev, PCI CB SUBSYSTEM VENDOR ID, &dev-
>subsystem vendor);
1038
        pci read config word(dev, PCI CB SUBSYSTEM ID, &dev->subsystem device);
1039
        break;
1040
                       /* unknown header */
1041
      default:
1042
        dev err(&dev->dev, "unknown header type %02x, "
           "ignoring device\n", dev->hdr type);
1043
1044
        return -EIO;
1045
1046
      bad:
1047
        dev err(&dev->dev, "ignoring class %02x (doesn't match header"
1048
           "type \%02x\n", class, dev->hdr type);
1049
        dev->class = PCI CLASS NOT DEFINED;
1050
      }
1051
1052
      /* We found a fine healthy device, go go go... */
1053
      return 0;
1054 }
    主要完成设备的一些具体的配置。dev->dev.bus = &pci bus type; 非常重要, pci 设备驱
动和设备的连接和它存在莫大的关系。由于这个世界本身的不完美,有一些 pci 设备势必会
存在默写 bug 需要软件进行修复,为了解决一些 ugly pci device 可以正常工作,pci fixup 出
现了;它根据 vendor 和 device 或可以唯一识别某个 pci device 的 id 来适配设备,使用 hook
函数来进行 bug fixup; 一共有7中级别的
pci fixup (pci fixup early, pci fixup header, pci fixup final, pci fixup enable, pci fixup r
esume、pci fixup suspend、pci fixup resume early) 存在,每一种级别代表一种级别的 fixup
```

运行的时机。

pci_read_irq 函数完成 pci 的 IRQ 的读取。在 PCI_INTERRUPT_PIN 中存放的是 INTA~INTD 的哪一个引脚连接到了中断控制器,如果该值为零,说明并末将引脚连接至中 断控制器,自然也就不能产生中断信号。 其实,在 PCI_INTERRUPT_LINE 存放的是该设备的中断线连接在中断控制器的哪一个 IRQ 线上,也就是对应设备的 IRQ。注意,这里的寄存器只读有意义,并不是更改寄存器的值就更改该设备的 IRQ。

pci_read_base 实现了 pci 内部存储区间的确定。pci 设备配置寄存器图中可以看到 6 个 base address 寄存器,里面存放的就是内部存储器的地起地址和长度、及其类型,还有一个 ROM address 寄存器。

首先,将对应寄存器的值取出,如果最低位为 1,则说明该区域是 I/O 端口, 高 29 位是端口地址的高 29 位, 低 3 位为零。否则, 低位为 1,是存储映射区间, 前 28 位是存储区的高 28 位, 低四位为零。

然后,将该寄存器全部置1,再读取得到长度信息,如果是I/O端口,屏蔽低三位;如果是存储区间,屏蔽低四位。最后取从0开始的第1个位为1的值,对应便是空间的大小,即为相应区间的长度。例如,取出来的值是0xC107,假设是I/O端口屏蔽低三位,为0xC100。第一个为1的值对应的值为0x0100,即0x100。

另外, ROM 的操作和其类似.

```
1227 void pci device add(struct pci dev *dev, struct pci bus *bus)
1228 {
       device initialize(&dev->dev);
1229
       dev->dev.release = pci release dev;
1230
1231
       pci dev get(dev);
1232
1233
       dev->dev.dma mask = &dev->dma mask;
       dev->dev.dma parms = &dev->dma parms;
1234
1235
       dev->dev.coherent dma mask = 0xffffffffull;
1236
1237
       pci set dma max seg size(dev, 65536);
1238
       pci set dma seg boundary(dev, 0xffffffff);
1239
      /* 此处有一次调用了 pci fixup, 它是和 arch depend 的 */
1240
       /* Fix up broken headers */
1241
       pci fixup device(pci fixup header, dev);
1242
       /* Clear the state saved flag. */
1243
1244
       dev->state saved = false;
1245
1246
       /* Initialize various capabilities */
       pci init capabilities(dev);
1247
1248
1249
        * Add the device to our list of discovered devices
1250
        * and the bus list for fixup functions, etc.
1251
1252
        */
```

```
/* 此函数的重点,将发现的设备增加到 bus 的 devices 列表 */
1253
       down write(&pci bus sem);
1254
       list add tail(&dev->bus list, &bus->devices);
1255
       up write(&pci bus sem);
1256 }
266 void devinit pcibios fixup bus(struct pci bus *bus)
267 {
      /* Propagate hose info into the subordinate devices. */
268
269
270
      struct pci controller *hose = bus->sysdata;
271
      struct list head *ln;
272
      struct pci dev *dev = bus->self;
273
274
      if (!dev) {
275
        bus->resource[0] = hose->io resource;
        bus->resource[1] = hose->mem resource;
276
277
      } else if (pci probe only &&
          (dev->class >> 8) == PCI CLASS BRIDGE PCI) {
278
279
        pci read bridge bases(bus);
280
        pcibios fixup device resources(dev, bus);
281
      }
282
      for (ln = bus->devices.next; ln != &bus->devices; ln = ln->next) {
283
284
        dev = pci dev b(ln);
285
        if ((dev->class >> 8) != PCI CLASS BRIDGE PCI)
286
287
           pcibios fixup device resources(dev, bus);
288
      }
289 }
290
```

pcibios fixup bus 函数完成对非 bus 0 的 pci bridge 的资源的调整。

Pci bridge 有 2 个 (0x10 开始)存储区间和 1 个 (0x38 开始)rom 区间;它的操作和前面介绍的 pci dev 的 6 个 address 和 1 个 rom address 的操作类似,但是 pci bridge 还有其自己特殊的特性:地址过滤功能(过滤窗口)。

过滤窗口决定了访问的方向。例如:如果 cpu 一侧要经过 pci bridge 访问 pci 总线,则它的地址必须要落在这个 pci 桥的过滤窗口内才可以通过。另外,pci bridge 下游的 pci bus 要访问 cpu 侧,则地址必须要落在过滤窗口外才可以。

此外,pci bridge 还提供了一个命令寄存器来控制"memory access enable"和"I/O access enable"两个位来控制两个功能。如果全为 0,则两个方向都会关闭。在 pci 初始化前,为了防止对 cpu 侧造成干扰, 这两个功能都关闭的。

Pci bridge 有三个这样的窗口,分别如下:

- 1: 起始地址在 PCI_IO_BASE 中,长度在 PCI_IO_LIMIT 中。如果是 32 位,还要通过 PCI_IO_BASE_UPPER16 和 PCI_IO_LIMIT_UPPER16 提供高 16 位。
- 2: 起始地址在PCI_MEMORY_BASE,长度在PCI_MEMORY_LIMIT中。

这个是一个16位的窗口。

3: 起始地址在 PCI_PREF_MEMORY_BASE,长度在 PCI_PREF_MEMORY_LIMIT。 默认是 32 位。如果是 64,则需要 PCI_PREF_BASE_UPPER32 和 PCI_PREF_LIMIT_UPPER32 提供高 32 位。

到此为止,总线 0 上面的所有的 devices 都被枚举了一遍,每一类设备的信息都已经完全读取出来了,并存放在 pci_dev 的相关字段。此后在驱动中就可以直接找到 pci_dev.取得相应的信息,而不需要再次去枚举了。

接下来判断 bus 0 的 devices 中为 bridge 的 devices 下面的 bus 上的设备的枚举。我们知道, pci 总线可以通过 pci bridge 再连一层 pci 总线。这个问题显然是一个递归过程。我们接下来看 pci 桥的处理。

```
1364 unsigned int devinit pei scan child bus(struct pei bus *bus)
1365 {
      . . . . . .
            /* pass = 0 扫描已经被 BIOS 配置过的 bus,
             * pass = 1 扫描新的 bus,并分配未被分配的 bus 号 */
      1389
             for (pass=0; pass \leq 2; pass++)
               list_for_each_entry(dev, &bus->devices, bus list) {
      1390
                 if (dev->hdr type == PCI HEADER TYPE BRIDGE ||
      1391
      1392
                    dev->hdr type == PCI HEADER TYPE CARDBUS)
                    max = pci scan bridge(bus, dev, max, pass);
      1393
               }
      1394
1405 }
```

上面的操作基本上就是遍历挂在 pci_bus->devices 上面的设备(是否还记得上面在分析的时候,每枚举到一个设备都会加入到 pci_bus->device 呢)。如果是 pci 桥或 cardbus。就会调用 pci scan bridge()来遍历桥下面的设备。这里让人疑惑的是,为什么要遍历二次呢?

这是因为,在 x86 上,系统启动的时候,bios 会枚举一次 pci 设备。所以有些 pci bridge 是经过 bios 处理过的。而有些可能是 bios 没有枚举的。这就需要分两次处理。一次来处理那里已经由 bios 处理过的 pci bridge。一次是处理全新的 pci bridge。这样做是因为每次枚举总线后,要为其分配一个总线号,而 bios 处理后的 pci bridge 的总线号已经全部由 bios 分配好了,而要为新的 pci bridge 分配总线号,就必须要处理完旧的(bios 处理过的)pci bridge 才会知道那些 bus 号是可用的。

如果 bus 0 上扫描到的设备是 bridge,则配置该 bridge 并进入 bus 0 的下级总线进行扫描;如果扫描到的设备是 cardbus,则配置它,但是不扫描下级 devices,cardbus bridge 驱动会对其后的设备进行处理。进入 pci_sacn_bridge()的代码进行分析。

```
679 int __devinit pci_scan_bridge(struct pci_bus *bus, struct pci_dev *dev, int max, int pass) 680 {
```

```
681
     struct pci bus *child;
      int is cardbus = (dev->hdr type == PCI HEADER TYPE CARDBUS);
682
      u32 buses, i, j = 0; 684 u16 bctl;
683
685
      u8 primary, secondary, subordinate;
      int broken = 0;
686
687
      /*从 config 空间提取表示总线号码的变量
       * primary: pci 上行总线号
       * secondary: pci 下行总线号
       * subordinate: 总线可以访问的最大总线编号*/
688
      pci read config dword(dev, PCI PRIMARY BUS, &buses);
      primary = buses & 0xFF;
689
690
      secondary = (buses >> 8) & 0xFF;
      subordinate = (buses \gg 16) & 0xFF;
691
692
693
      dev dbg(&dev->dev, "scanning [bus %02x-%02x] behind bridge, pass %d\n",
694
        secondary, subordinate, pass);
695
696
     /* Check if setup is sensible at all */
     if (!pass &&
697
698
        (primary != bus->number || secondary <= bus->number)) {
699
        dev dbg(&dev->dev, "bus configuration invalid, reconfiguring\n");
700
        broken = 1:
701
702
703
     /* Disable MasterAbortMode during probing to avoid reporting
704
       of bus errors (in some architectures) */
705
      pci read config word(dev, PCI BRIDGE CONTROL, &bctl);
      pci write config word(dev, PCI BRIDGE CONTROL,
706
707
             bctl & ~PCI BRIDGE CTL MASTER ABORT);
708
      /* BIOS 配置过的分支,如果从 PCI PRIMARY BUS 中取出的
       * secondary、subordinate 有意义,说明该桥已经被配置,即被 BIOS 配置。因为
       * secondary 是在扫描到一个 bridge 加 1 的。
       *由于 primary 有可能为 0 (根总线的) 所以此处不能用它来判断。
       */
709
      if ((secondary || subordinate) &&!pcibios assign all busses() &&
710
        !is cardbus && !broken) {
711
        unsigned int cmax;
712
713
        * Bus already configured by firmware, process it in the first
        * pass and just note the configuration.
714
715
        */
716
        if (pass)
717
          goto out;
```

```
718
        /* 如果该 bridge 是被 bios 处理过,那直接构造一个 pci bus (pci add new bus()),
         * 再递归枚举这个 pci bus 下的设备就可以了。
719
         * If we already got to this bus through a different bridge,
720
         * don't re-add it. This can happen with the i450NX chipset.
721
722
723
         * However, we continue to descend down the hierarchy and
         * scan remaining child buses.
724
725
726
        child = pci find bus(pci domain nr(bus), secondary);
727
        if (!child) {
           child = pci add new bus(bus, dev, secondary);
728
729
           if (!child)
730
             goto out;
           child->primary = primary;
731
732
           child->subordinate = subordinate;
           child->bridge ctl = bctl;
733
734
        }
735
736
        cmax = pci scan child bus(child);
737
        if (cmax > max)
738
           max = cmax;
739
        if (child->subordinate > max)
740
           max = child->subordinate;
      /* 未被 BIOS 处理分支 */
741
      } else {
      /* 第一次扫描是不会处理新的 bridge, 只处理 bios 处理过的 bridge */
742
743
         * We need to assign a number to this bus which we always
         * do in the second pass.
744
         */
745
746
        if (!pass) {
           if (pcibios assign all busses() || broken)
747
             /* Temporarily disable forwarding of the
748
               configuration cycles on all bridges in
749
               this bus segment to avoid possible
750
751
               conflicts in the second pass between two
752
               bridges programmed with overlapping
753
               bus ranges. */
             pci write config dword(dev, PCI PRIMARY BUS,
754
755
                      buses & \sim 0xffffff);
756
           goto out;
757
        }
758
759
        /* Clear errors */
        pci write config word(dev, PCI STATUS, 0xffff);
760
```

```
761
      /* 阻止分配一个已经存在的 bus 号 */
762
        /* Prevent assigning a bus number that already exists.
        * This can happen when a bridge is hot-plugged */
763
        if (pci find bus(pci domain nr(bus), max+1))
764
765
          goto out;
      /* 创建一个新的 pci bus */
        child = pci add new bus(bus, dev, ++max);
766
767
        buses = (buses & 0xff000000)
768
           ((unsigned int)(child->primary)
           ((unsigned int)(child->secondary) << 8)
769
           ((unsigned int)(child->subordinate) << 16);
770
771
        /*
772
        * yenta.c forces a secondary latency timer of 176.
773
        * Copy that behaviour here.
774
        */
775
776
        if (is cardbus) {
          buses &= \sim 0xff000000:
777
778
          buses |= CARDBUS LATENCY TIMER << 24;
779
        }
780
      /* 将三个总线号相关的值,写入 bridge 对应的 3 个寄存器中 */
781
        * We need to blast all three values with a single write.
782
783
784
        pci write config dword(dev, PCI PRIMARY BUS, buses);
785
      /* 更新 pci 的 subordinate 值,默认该值初始化为 0xff,当 dridge 的 behind 的 child bus
       *被完全枚举了,subordinate 值也会被得到,此时更新此值从 0xff 到实际的最大总线
       *号。
       *此处会调用 2 次 pci fixup parent subordinate busnr 来更新 subordinate 的值。是因为
       * bios 有可能没有枚举完全所有设备。系统将 bios 认为的 subordinate 更新,并重新枚
       * 所有的设备得到真正的 subordinate 的值,并从 0xff 进行更新。
       */
        if (!is cardbus) {
786
          child->bridge ctl = bctl;
787
788
789
          * Adjust subordinate busnr in parent buses.
790
          * We do this before scanning for children because
          * some devices may not be detected if the bios
791
792
          * was lazy.
793
794
          pci fixup parent subordinate busnr(child, max);
795
          /* Now we can scan all subordinate buses... */
796
          max = pci scan child bus(child);
```

```
/*
797
798
           * now fix it up again since we have found
799
           * the real value of max.
800
           */
801
           pci fixup parent subordinate busnr(child, max);
      /* 此段代码针对 cardbus 不进行详细分析, 其作用也是更新 subordinate 值 */
802
        } else {
          /*
803
804
           * For CardBus bridges, we leave 4 bus numbers
           * as cards with a PCI-to-PCI bridge can be
805
           * inserted later.
806
           */
807
           for (i=0; i<CARDBUS RESERVE BUSNR; i++) {
808
809
             struct pci bus *parent = bus;
810
             if (pci find bus(pci domain nr(bus),
811
                    \max+i+1)
812
               break;
813
             while (parent->parent) {
               if ((!pcibios assign all busses()) &&
814
                 (parent->subordinate > max) &&
815
816
                  (parent->subordinate <= max+i)) {
817
                 i = 1;
818
819
               parent = parent->parent;
820
821
             if (j) {
               /*
822
823
                * Often, there are two cardbus bridges
                * -- try to leave one valid bus number
824
825
                * for each one.
826
                */
827
               i = 2;
828
               break;
829
             }
830
           }
831
           max += i;
832
           pci fixup parent subordinate busnr(child, max);
833
        /*
834
835
         * Set the subordinate bus number to its real value.
836
837
        child->subordinate = max;
838
        pci write config byte(dev, PCI SUBORDINATE BUS, max);
839
      }
840
841
      sprintf(child->name,
842
        (is cardbus? "PCI CardBus %04x:%02x": "PCI Bus %04x:%02x"),
```

```
843
        pci domain nr(bus), child->number);
844
      /* debug 信息的打印*/
845
      /* Has only triggered on CardBus, fixup is in yenta socket */
      while (bus->parent) {
846
847
        if ((child->subordinate > bus->subordinate) ||
848
           (child->number > bus->subordinate) ||
           (child->number < bus->number) ||
849
850
           (child->subordinate < bus->number)) {
           dev info(&child->dev, "[bus %02x-%02x] %s "
851
             "hidden behind%s bridge %s [bus %02x-%02x]\n",
852
             child->number, child->subordinate,
853
             (bus->number > child->subordinate &&
854
855
             bus->subordinate < child->number)?
856
               "wholly": "partially".
             bus->self->transparent? "transparent": "",
857
             dev name(&bus->dev),
858
859
             bus->number, bus->subordinate);
860
861
        bus = bus->parent;
862
863
864 out:
      pci write config word(dev, PCI BRIDGE CONTROL, bctl);
865
866
867
      return max;
868 }
```

PCI_PRIMARY_BUS 寄存器中的值的含义为:从低到高位分别为:主总线号,次总线号,子层最大线号、各占两位。如果从 PCI_PRIMARY_BUS 取出来的值,次总线号(每枚举到一个 pci-bridge 就会增 1)和子层最大线号有意义,说明该 pci-bridge 是被 bios 处理过的。由于总主线号可能为零(如根总线)。

如果该 pci bridge 被 bios 处理过的,那直接构造一个 pci_bus(pci_add_new_bus())。再递归枚举这个 pci bus 下的设备就可以了。

相反,如果该 pci-bridge 没有被 bios 处理过,就需要我们手动去处理了。这时,为它分配一个可能的总线号,然后将总线号写入 PCI_PRIMARY_BUS 寄存器,再构造一个 pci_bus 递归枚举其下的设备。

特别注意,在遍其次级总线下层 pci 时,此时还不知道下层最大总号是多少。所以将 pci_bus->subordinate 赋值为 0xFF,即其下的所有设备都可以透过这个 pci-bridge(具体参考 pci_alloc_child_bus()中的处理)。然后,等下层的子总线遍历完了之后,再来确定子总线的最大总线号,将其更新至 pci bus->subordinate 替换 0xff。

递归完成之后,pci 总线上的所有信息都被找到了。所有 pci_bus 被存放在pci_root_buses 为根的倒立树中。总线上对应的 pci_dev 存放在 pci_bus->device 链表中。三个总线号相关的值说明:

Primary Bus Number(主总线号)

该 PCI-PCI 桥所处的 PCI 总线称为主总线。

Secondary Bus Number(子总线号)

该 PCI-PCI 桥所连接的 PCI 总线称为子总线/次总线号。

Subordinate Bus Number

PCI 总线的下属 PCI 总线的总线编号最大值。

主总线号在访问下层总线是不会被使用到的,因为在配置的时候,只会比较 pci_bridge 的子总线号和下层最大总线号。如果总线号落在这个区间中,将其透传到下一层总线。否则,忽略这个请求。

```
到此,整个枚举过程代码分析完成。下面回到 pci scan bus 函数继续分析。
643 static inline struct pci_bus * __devinit pci_scan_bus(int bus, struct pci_ops *ops,
644
                void *sysdata)
645 {
646
     struct pci bus *root bus;
     root bus = pci scan bus parented(NULL, bus, ops, sysdata);
647
648
     if (root bus)
649
        pci bus add devices(root bus);
650
     return root bus;
651 }
    如果 pci 的根总线存在,即 root bus 存在。通过 pci bus add devices 将所有的 pci devices
增加到系统的 pci dev 设备列表中 global list。
190 void pci bus add devices(const struct pci bus *bus)
191 {
192
     struct pci dev *dev;
     struct pci bus *child;
193
194
     int retval;
195
      /* 增加所有的设备到 pci device 链表中,并创建 sysfs 和 procfs 文件入口*/
196
     list for each entry(dev, &bus->devices, bus list) {
        /* Skip already-added devices */
197
198
        if (dev->is added)
199
          continue;
200
        retval = pci bus add device(dev);
201
        if (retval)
          dev err(&dev->dev, "Error adding device, continuing\n");
202
203
      }
204
      /* 如果有没有连接的 subordinate bus,连接它到 bus 的 children
       * 并枚举它下面的所有设备 */
      list for each entry(dev, &bus->devices, bus list) {
205
206
        BUG ON(!dev->is added);
207
        child = dev->subordinate;
208
209
210
        * If there is an unattached subordinate bus, attach
```

```
211
         * it and then scan for unattached PCI devices.
212
         */
        if (!child)
213
214
          continue:
        if (list empty(&child->node)) {
215
          down write(&pci bus sem);
216
          list add tail(&child->node, &dev->bus->children);
217
218
          up write(&pci bus sem);
219
220
        pci bus add devices(child);
221
222
         * register the bus with sysfs as the parent is now
223
224
         * properly registered.
225
226
        if (child->is added)
227
          continue;
228
        retval = pci bus add child(child);
229
        if (retval)
230
          dev err(&dev->dev, "Error adding bus, continuing\n");
231
232 }
    继续回到 pcibios scanbus 向下分析。
 79 static void devinit pcibios scanbus(struct pci controller *hose)
 80 {
 81
      static int next busno;
 82
      static int need domain info;
 83
      struct pci bus *bus;
 84
 85
      if (!hose->iommu)
        PCI DMA BUS IS PHYS = 1;
 86
 87
 88
      if (hose->get busno && pci probe only)
 89
        next busno = (*hose->get busno)();
 90
 91
      bus = pci scan bus(next busno, hose->pci ops, hose);
      /* 将根总线的 bus 和 pci controller 通过 bus 连接起来 */
 92
      hose->bus = bus;
 93
      /* 完成一些 pci domain 相关的信息设置, pci 结构中设备
       *的定位采用如下结构: domain: pci: dev: func(eg: 0000:00:00:0) */
      need domain info = need domain info || hose->index;
 94
 95
      hose->need domain info = need domain info;
 96
      if (bus) {
```

```
/* 定义下一个域的 root bus 的 bus 号,为上一个 domain 的 bus 的 subordinate + 1 */
        next busno = bus->subordinate + 1;
97
98
        /* Don't allow 8-bit bus number overflow inside the hose -
99
          reserve some space for bridges. */
100
        if (next busno > 224) {
          next busno = 0;
101
102
          need domain info = 1;
103
        }
104
      /* pci 的设备资源的调整和分配 */
105
        if (!pci probe only) {
106
          pci bus size bridges(bus);
107
          pci bus assign resources(bus);
          pci enable bridges(bus);
108
109
110
111 }
    继续向上回到 pcibios init 函数。
152 static int init pcibios init(void)
153 {
154
      struct pci controller *hose;
155
      /* Scan all of the recorded PCI controllers. */
156
      for (hose = hose head; hose; hose = hose->next)
157
158
        pcibios scanbus(hose);
159
      /* 完成体系相关的 pci 的中断的处理 */
160
      pci fixup irqs(pci common swizzle, pcibios map irq);
161
162
      pci initialized = 1;
163
164
      return 0;
165 }
```