

408 统考 · 考纲全覆盖

计算机组成原理 专业名词手册

按 408 统考考纲收录 **170+** 核心专业名词：

数据表示、存储层次、指令系统、CPU、总线与 I/O；

附冯·诺依曼结构图、存储金字塔与指令生命周期。

2027 考研 · 408 统考复习资料

COMPUTER ORGANIZATION · TERMINOLOGY HANDBOOK

2026 年 9 月 · SEPTEMBER 2026

目录

第1章 计算机系统概述	2
1.1 体系结构与工作方式	2
1.2 性能指标	3
第2章 数据的表示与运算	3
2.1 定点数	3
2.2 浮点数与运算器	4
第3章 存储器层次结构	4
3.1 主存	5
3.2 Cache 与虚拟存储	5
第4章 指令系统	6
4.1 指令格式与寻址方式	6
第5章 中央处理器	7
5.1 CPU 结构与寄存器	7
5.2 指令流水线	8
第6章 总线	9
6.1 总线概念与仲裁定时	9
第7章 输入输出系统	9
7.1 I/O 接口与三种控制方式	9
第8章 跨章关系与易混辨析	10
8.1 一条指令的一生	10
8.2 易混名词辨析	10

第1章 计算机系统概述

本章给出全书的骨架：冯·诺依曼结构（图 1-1）规定「存储程序、五大部件」，一切名词都挂在这五大部件与它们之间的信息通路上；性能指标则是评价整个系统的量化标尺。

1.1 体系结构与工作方式




图1-1 冯·诺依曼结构：五大部件挂在总线级互连，指令与数据同存于存储器

名词	英文/缩写	含义与要点
冯·诺依曼结构	Von Neumann	存储程序：指令以二进制形式预先存入存储器，机器按地址顺序自动逐条取指执行。特点：指令与数据同等地位存于同一存储器、以运算器为中心（现代机器改进为以存储器为中心）。
五大部件	—	运算器（算术逻辑运算）、控制器（取指、分析、发微命令）、存储器（存程序与数据）、输入设备、输出设备。CPU=运算器+控制器；主机=CPU+主存；I/O 设备及其接口构成其余部分。
计算机层次结构	—	微程序机器级 M0（硬件直接执行）→ 传统机器级 M1（机器语言）→ 操作系统级 M2 → 汇编语言级 M3 → 高级语言级 M4。下层是上层的基础，上层是下层的扩展；软硬件在逻辑功能上等价。
翻译与解释	—	高级语言→机器语言由编译/解释程序完成：翻译=整体生成等价目标程序；解释=逐句翻译并立即执行。机器语言程序则由微程序「解释」执行。
系统软件与应用软件	—	系统软件管理整个系统（OS、编译器、DBMS 等）；应用软件面向具体任务。数据库管理系统、编译程序属于系统软件（易错点）。

表1-1 体系结构名词

1.2 性能指标

名词	英文/缩写	含义与要点
机器字长	Word Length	CPU 一次能处理的二进制位数，通常与寄存器、ALU 位数一致；决定运算精度与速度。
主存容量	—	= 存储单元个数 × 存储字长。字节数常用 KB/MB/GB 表示 (2^{10} 口径)。MAR 位数决定可寻址空间：n 位 MAR 对应 2^n 个单元。
主频 / 时钟周期	—	主频 f (Hz) 为 CPU 时钟频率；时钟周期=1/f，是 CPU 工作的最小时间单位。主频高 ≠ 速度快，还受 CPI、体系结构影响。
CPI	Cycles Per Instruction	执行一条指令所需平均时钟周期数。程序 CPU 时间 = 指令条数 × CPI × 时钟周期 = 指令条数 × CPI / 主频。混合指令的 CPI 按各类指令占比加权平均。
MIPS / FLOPS	—	MIPS=每秒百万条指令=主频/(CPI×10 ⁶)；FLOPS 为每秒浮点运算次数（MFLOPS/GFLOPS/TFLOPS），衡量科学计算能力。
数据通路带宽	—	数据总线一次可并行传送的位数（外部数据总线的宽度），影响整机速度。

表1-2 性能指标名词

第2章 数据的表示与运算

本章主线：同一个数在机器里有四种「真值表达」（原码、反码、补码、移码），加减法统一用补码做；浮点数按 IEEE 754 拆成「阶码+尾数」两段处理；ALU 是运算的硬件载体，进位方式决定加法速度；一切传输与存储还要靠校验码兜底。

2.1 定点数

名词	英文/缩写	含义与要点
真值 / 机器数	—	带正负号的实际数值为真值；符号数值化后在机器中的表示为机器数。
原码	Sign-Magnitude	最高位符号（0 正 1 负），数值位取绝对值。8 位原码表示 -127~+127；有 +0/-0 两种零；加减复杂。
反码	Ones' Complement	正数同原码；负数数值位按位取反。同样存在双零，现仅作求补的中间过程。
补码	Two's Complement	正数同原码；负数=反码+1（或「取反加一」）。零唯一，加减统一为加法（减一个数=加其补码），符号位可参与运算。8 位表示范围 -128~+127（多出 -128=1000 0000）。取模思想： $[x]_{\text{补}} + [-x]_{\text{补}} \equiv 0 \pmod{2^n}$ 。
移码	Excess / Shift Code	补码符号位取反（仅用于浮点数阶码），全 0 是最小值、全 1 是最大值，便于浮点数对阶与比较大小。
算术移位 / 逻辑移位	—	算术移位：符号位不变，右移补高位（补码负数高位补 1、正数补 0），左移低位补 0；逻辑移位：视作无符号数，一律补 0。循环移位带进位位或不带进位位循环。

名词	英文/缩写	含义与要点
溢出	Overflow	结果超出机器数表示范围。判断：①采用一位符号位时「最高数值位进位 ⊕ 符号位进位=1」②双符号位（变形补码）两位符号不同即溢出 ③符号相同的两数相加结果符号相异。补码定点加减均用同一加法器实现。

表2-1 定点数名词

2.2 浮点数与运算器

名词	英文/缩写	含义与要点
浮点数	Floating Point	$N=(-1)^S \times M \times R^E$ ：S 符号、M 尾数（决定精度）、E 阶码（决定范围）、R 基（恒为 2）。规格化：尾数最高位为有效位（补码规格化形如 $0.1 \times \times \times$ 或 $1.0 \times \times \times$ ）；左规=尾数左移阶码减 1，右规=尾数右移阶码加 1（溢出后进行）。
IEEE 754	—	单精度 float：1 位符号+8 位阶码（偏置 127）+23 位尾数，隐含最高位 1（真值= $(-1)^S \times 1.M \times 2^{(E-127)}$ ）；双精度 double：1+11（偏置 1023）+52。阶码全 0 表示非规格化数/零，全 1 表示无穷大/NaN。
舍入	Rounding	对阶和右规丢失尾数位时舍入：0 舍 1 入（可能再次溢出需右规）、恒置 1（截断尾位置 1）、就近舍入（IEEE 默认）。
浮点加减五步	—	对阶（小阶向大阶对齐）→ 尾数加减 → 规格化 → 舍入 → 溢出判断（阶码上溢=溢出中断，下溢按机器零处理）。
ALU	Arithmetic Logic Unit	运算器的核心组合逻辑电路，执行加减、与或非、移位等。配合暂存器（ACC 等）与移位门构成完整运算部件。
加法器 / 先行进位	Carry Look-ahead	串行（行波）进位加法器逐位传递进位、慢；先行进位加法器 CLA 由 $G_i=A_iB_i$ （进位生成）、 $P_i=A_i \oplus B_i$ （进位传递）同时算出各位进位，速度快、成本高，常按 4 位一组级联。
原码一位乘 / 补码乘	—	原码一位乘：绝对值相乘、符号异或，部分积右移加被乘数；补码一位乘（Booth 算法）根据 y_i-y_{i-1} 决定加 $[x]$ 补 或 $[-x]$ 补，符号位自动处理。除法：恢复余数法与加减交替法（不恢复余数法）。考名词与基本流程即可。
校验码	—	奇偶校验：加 1 位使整个码字 1 的个数为奇/偶，只能发现奇数位错、无纠错；海明码：k 位校验位放在 2^i 位置，分组奇偶校验实现 1 位纠错（ $2^k \geq n+k+1$ ）；CRC 循环冗余校验：模 2 除法生成校验位，检错能力强、硬件实现简单（与数据链路层 CRC 同源）。

表2-2 浮点数与 ALU 名词

第3章 存储器层次结构

存储系统的主线是「金字塔」（图 3-1）：越上层越快越贵越小。Cache 解决 CPU 与主存的速度差，虚拟存储解决主存与辅存的容量差；两者都用「地址映射+替换+写策略」三件套，名词高度对称。

3.1 主存




图3-1 存储层次金字塔：自上而下 速度↑价格↑容量↓

名词	英文/缩写	含义与要点
存储器分类	—	按介质：半导体/磁表面/光存储；按存取方式：随机存取 RAM、只读 ROM、串行访问（磁带）；按内容可变与否：RAM/ROM。
SRAM / DRAM	—	SRAM 用触发器存位，非破坏性读出、无需刷新，快而贵，作 Cache；DRAM 用电容存位，需定时刷新（集中/分散/异步刷新），集成度高价格低，作主存。DRAM 采用地址复用（行、列分两次传送）。
ROM 家族	—	MROM 掩膜、PROM 一次性编程、EPROM 紫外擦除、EEPROM 电擦除、Flash 闪存（SSD/U 盘）。ROM 与 RAM 统一编址，共同构成主存。
存储扩展	—	位扩展（加大字长：8 片 8K×1 位→8K×8 位）、字扩展（加大单元数：译码器片选）、字位同时扩展。与 CPU 连接需考虑数据线、地址线、控制线（读写、片选）配合。
双端口 / 多模块存储器	—	双端口 RAM 两套端口并行访问（冲突时置 BUSY）；多模块：高位交叉编址=顺序存储（各模块独立编址）；低位交叉编址=各模块轮流占用总线，可实现流水线式并行存取，连续存 n 字时间≈T+(n-1)r（T 存取周期、r 总线传送周期）。
磁盘存储器	Magnetic Disk	盘面→磁道→扇区。性能指标：寻道时间+旋转延迟+传输时间；非易失、大容量。磁盘阵列 RAID 见第 8 章辨析。

表3-1 主存名词

3.2 Cache 与虚拟存储

名词	英文/缩写	含义与要点
程序访问局部性	Locality	时间局部性（刚访问过的项很快再次被访问）与空间局部性（相邻地址将被访问），是 Cache 与虚拟存储有效性的根基。
Cache 工作原理	—	主存块按映射关系装入 Cache 行，CPU 给出主存地址后由硬件查找：命中则直接访问 Cache，未命中则从主存调入该块。命中率 H 、平均访问时间 $=H\times t_c+(1-H)\times t_m$ （并行/串行口径不同）。
直接映射	Direct Mapping	主存块号 % Cache 行数 定位唯一行，地址=标记+行号+块内偏移。硬件最省、无需替换算法，但冲突率高（多对一）。
全相联映射	Fully Associative	主存块可放任意行。灵活冲突最少，但标记比较电路贵，需相联存储器，适合小容量 Cache。
组相联映射	Set Associative	Cache 分组，主存块号 % 组数 定组，组内任意放（2 路、4 路…）。是前两者的折中，实际 CPU 主流。地址=标记+组号+块内偏移。
替换算法	—	未命中且无空行时替换：RAND 随机；FIFO 先进先出（不依据访问历史，可能换出正活跃块）；LRU 最近最久未使用（计数器/栈实现，依据局部性，命中率高），LRU 与 FIFO 的对比是常考题。
写策略	—	写命中：写直达 write-through（同时写 Cache 与主存，简单但占总线）与写回 write-back（只写 Cache，置脏位 dirty，换出时才写回主存，快但有不一致风险）；写不命中：写分配（调入块再写，配写回）与非写分配（直接写主存，配写直达）。
多级 Cache	—	L1/L2/L3 逐级扩容，离核越近越快越小；指令 Cache 与数据 Cache 分设（哈佛思想）以减少结构冒险。
虚拟存储器	Virtual Memory	主存+辅存由硬件与 OS 共同管理成统一的大地址空间，程序员按虚拟地址编程，由页表/段表完成虚→实转换，换页由 OS 完成（与 Cache 由硬件完成不同）。分页/分段/段页式三种方案，与操作系统第 4 章同一套名词。
TLB / 快表	Translation Lookaside Buffer	页表的 Cache：存放最近使用的页表项，按内容查找（相联存储）。TLB 命中则免访主存查页表；TLB、Cache、主存三级转换层次是综合大题常客。

表3-2 Cache 与虚存名词

第4章 指令系统

指令是软硬件的接口。本章名词围绕「一条指令长什么样（格式）」「操作数藏在哪（寻址方式）」展开，最后以 CISC/RISC 之争收束。

4.1 指令格式与寻址方式

名词	英文/缩写	含义与要点
指令 / 指令系统	Instruction / ISA	机器指令=操作码 OP+地址码。指令系统（指令集体系结构）是一台机器全部指令的集合，是软硬件交界面。

名词	英文/缩写	含义与要点
指令字长 / 定长变长	—	指令字长=指令包含的位数，可与机器字长不同。定长指令格式规整（RISC 风格）；变长按操作码长度区分（操作码扩展技术：短操作码给高频指令）。
地址码格式	—	四地址/三地址/二地址（目的操作数兼存结果）/一地址（ACC 隐含）/零地址（堆栈型机器）。地址个数影响指令长度与访存次数。
指令寻址	—	顺序寻址：PC+「1」（实际加指令字长）指向下一条；跳跃寻址：由转移指令修改 PC。
数据寻址	Addressing	形成操作数有效地址 EA 的方法，10 种：隐含寻址（ACC）；立即寻址（#数据在指令中，最快）；直接寻址（EA=A）；间接寻址（EA=(A)，可一次或多次）；寄存器寻址（操作数在寄存器）；寄存器间接寻址（EA=(R)）；基址寻址（EA=(BR)+A，面向操作系统，基址寄存器内容由 OS 确定、程序不可改）；变址寻址（EA=(IX)+A，适合数组循环处理，IX 由用户改变）；相对寻址（EA=(PC)+A，便于程序浮动）；堆栈寻址（SP 隐含）。考「给指令算 EA、数访存次数」。
CISC / RISC	—	CISC：指令多且长短不一、访存指令多、微程序控制、研制周期长；RISC：指令少定长、Load/Store 型（只有取/存访存）、大量寄存器、组合逻辑控制、便于流水线，CPI $\approx$ 1。x86 系 CISC，ARM/MIPS 系 RISC。

表4-1 指令系统名词

第5章 中央处理器

CPU 的主线是一条指令的一生：取指→间址→执行→中断检查，由数据通路上的寄存器接力完成（表 5-1 寄存器对照），由控制器发出微命令指挥（硬布线 or 微程序），流水线则让多条指令重叠执行——以及随之而来的三类冒险。

5.1 CPU 结构与寄存器

名词	英文/缩写	含义与要点
CPU 功能与组成	—	指令控制、操作控制、时间控制、数据加工、中断处理。由运算器（ALU、ACC、MQ、X 等）与控制器（PC、IR、ID、时序电路、微操作信号发生器）组成。
用户可见/不可见寄存器	—	可见：通用寄存器、数据/地址寄存器、条件码（标志）寄存器；不可见：MAR（存储器地址寄存器）、MDR（数据寄存器）、PC（程序计数器，自动+1、可被转移指令改写）、IR（指令寄存器，存当前指令）。MAR/MDR 位数决定主存地址空间与传送宽度。
PSW	Program Status Word	程序状态字：OF 溢出、SF 符号、ZF 零、CF 进位/借位等标志位，是条件转移的依据；还含中断允许、机器状态（核心/用户态）位。
指令周期 / 机器周期 / 时钟周期	—	时钟周期（节拍）最小；机器周期（CPU 周期）=完成一次主存访问的时间，含若干节拍；指令周期=取指+间址+执行+中断，含若干机器周期。指令周期长短因指令而异。

名词	英文/缩写	含义与要点
数据通路	Datapath	数据在功能部件间流动的路径。内部总线型（单总线：寄存器间传送需分步、慢而省；多总线：并行传送快）、专用通路型。数据通路=数据流经的部件+控制信号的总和。
控制器	Control Unit	产生微操作控制信号序列。硬布线：组合逻辑直接译码生成，快、难修改（RISC 采用）；微程序：把控制信号编成微指令存入控制存储器 CM，取微指令解释执行，规整易扩展（CISC 采用）。
微命令 / 微操作 / 微指令 / 微程序	Micro-ops	微命令=最基本的控制信号；微操作=微命令控制的操作（相容可并行、互斥不同发）；微指令=同一节拍内微命令的集合（编码），含操作控制字段+下地址字段；微程序=一条机器指令对应的微指令序列。水平型微指令一条定义多个并行微命令（短而宽）；垂直型类似机器指令（长而慢）。微地址形成方式：增量计数、断定方式。
异常与中断	Exception / Interrupt	打断程序执行的机制：异常（内中断，源自 CPU 内部：缺页、除零、溢出、非法指令、系统调用陷入）；中断（外中断，CPU 外：可屏蔽 INTR 与不可屏蔽 NMI）。响应条件：允许中断且一条指令执行完。中断隐指令（保存断点、关中断、引出服务程序）由硬件完成；向量中断经中断向量表转入服务程序。

表5-1 CPU 名词

5.2 指令流水线

名词	英文/缩写	含义与要点
五段流水线	—	IF 取指 → ID 译码/取数 → EX 执行 → MEM 访存 → WB 写回。理想情况下 Δt 流水，n 条指令总时间= $(5+n-1)\Delta t$ ；吞吐率、加速比、效率是三个评价量。
结构冒险	Structural Hazard	硬件资源竞争（如取指与访存同时用存储器）。解决：指令/数据 Cache 分设、资源重复、暂停流水。
数据冒险	Data Hazard	后指令用到前指令未写回的结果（RAW 写后读最常见）。解决：转发/旁路 forwarding（硬件直送）、插入气泡 stall、编译器指令重排；Load-use 冒险即使转发也需停一拍。
控制冒险	Control Hazard	转移指令改变 PC 使预取失效。解决：分支预测（静态/动态 BTB）、延迟分支、尽早判别。
高级流水技术	—	超流水线：细分段提高主频；超标量：多发射，一个时钟发射多条指令（需多套部件）；超长指令字 VLIW 由编译器静态打包；硬件多线程 SMT 让多线程填补停顿；多核=多 CPU 核共享 Cache/内存，属指令级并行的横向扩展。

表5-2 流水线名词

第6章 总线

总线是部件间的公共信息干线。名词三条线：怎么分类（三类信号线）、谁能上总线（仲裁）、什么时候上总线（定时）。

6.1 总线概念与仲裁定时

名词	英文/缩写	含义与要点
总线	Bus	连接多部件的公共通信干线，分数据总线（双向、决定一次传送位数）、地址总线（单向、决定寻址空间）、控制总线（时序与命令）。分时、共享是两大特性。
总线带宽	—	单位时间传送数据量 = 总线工作频率 × 总线宽度(B) × 次数。注意与「数据通路带宽」「主存带宽」的区别与联系。
总线仲裁	Arbitration	解决多主设备竞争。集中式：链式查询（BG 串行传递，优先级固定、对故障敏感、近者先）、计数器定时查询（设备号计数，优先级可循环）、独立请求（每设备独立请求线，最快最贵，可编程优先级）；分布式仲裁由各主设备自行比较优先级。
总线定时	Timing	同步定时：统一时钟定宽，快但须迁就最慢设备；异步定时：应答握手，不互锁/半互锁/全互锁（全互锁可靠性最高速度最慢）；半同步：时钟+等待信号 WAIT 折中。
总线事务	Transaction	一次完整总线操作：请求→仲裁→地址传输→数据传输→释放。突发（成组）传送：一次地址后连续传一个块，提高带宽（与 Cache 行填充配合）。

表6-1 总线名词

第7章 输入输出系统

I/O 的主线是「CPU 多深地参与数据搬运」：程序查询全程等待，中断被打断后处理，DMA 干脆绕过 CPU 直达主存——三种方式的 CPU 代价依次降低，是本章也是全书的高频对比。

7.1 I/O 接口与三种控制方式

名词	英文/缩写	含义与要点
I/O 接口 / 端口	I/O Interface / Port	主机与外设之间的交接电路，含数据缓冲、格式转换、状态反映、地址译码与控制逻辑。端口=接口中可寻址的寄存器（数据/状态/控制端口）。
统一编址 / 独立编址	—	统一（存储器映射）：I/O 端口占主存地址空间，用访存指令访问，无需专用指令但挤占空间；独立编址：单独地址空间+专用 I/O 指令（IN/OUT），地址空间独立但控制复杂。
程序查询方式	Polling	CPU 不断读取状态寄存器踏步等待，完全串行，CPU 利用率最低；接口最简单。

名词	英文/缩写	含义与要点
程序中中断方式	Interrupt	外设准备好后主动请求，CPU 暂停现行程序转中断服务（传一个字），返回继续。适合中低速设备。中断响应在指令周期末；服务程序中保护现场（通用寄存器，中断隐指令已存 PC 与 PSW）。
中断判优与屏蔽	—	多重中断（中断嵌套）中，屏蔽字决定新中断能否打断当前服务：屏蔽字每位对应中断源，置 1 屏蔽；服务级别高的屏蔽级别低的。优先级：响应优先级硬件固定、处理优先级可由屏蔽字调整。
DMA 方式	Direct Memory Access	由 DMA 控制器接管总线，主存与外设直接成块传送，仅预处理与后处理打扰 CPU。周期挪用（周期窃取）=DMA 与 CPU 分时占用主存；另有停止 CPU 访问、交替访问两种方式。适合高速成块设备（磁盘）。
中断 vs DMA	—	中断按字节/字传、服务程序处理、可打断优先级更低的进程；DMA 按块传、硬件直通、仅在窃取周期占用总线。DMA 优先级通常高于普通中断（时序更敏感）。

表7-1 I/O 名词

第8章 跨章关系与易混辨析

组成原理的知识网收拢成一条主线：一条指令的生命周期（表 8-1）串起第 4、5、7 章的名词；三级存储（表 8-2）串起第 3 章；表 8-3 解决十组高频易混。

8.1 一条指令的一生

阶段	动作	涉及名词
1 取指	PC→MAR→主存，指令→MDR→IR，PC 自动加 1	PC、MAR、MDR、IR、指令周期
2 间址	取操作数有效地址（若间接寻址）	间接寻址、EA
3 取数执行	按寻址方式取操作数→ALU 运算→写回	数据寻址十种、ALU、通用寄存器、标志位
4 中断检查	每条指令末响应中断/异常请求	中断隐指令、屏蔽字、向量中断
5 结果写回	结果→寄存器/主存（经 Cache 体系）	写直达/写回、Cache 映射

表8-1 指令生命周期与涉及名词

8.2 易混名词辨析

易混组	一句话区分
机器字长 / 指令字长 / 存储字长	CPU 一次处理位数 / 一条指令位数 / 一个存储单元位数，三者可不同

易混组	一句话区分
MAR 位数与主存大小	n 位 MAR $\rightarrow 2^n$ 个单元; MDR 位数=存储字长
原码 vs 补码乘法	原码符号单独处理; Booth 补码乘符号位自动参与
基址寻址 vs 变址寻址	基址面向系统 (重定位)、基址不变改 A; 变址面向用户 (数组)、A 不变改 IX
直接映射 vs 组相联	块号唯一入行 vs 组内自由; 组相联=折中最常用
写直达 vs 写回	同时写主存 (一致性好慢) vs 只写 Cache 置脏位 (快)
SRAM vs DRAM	触发器/缓存 vs 电容刷新/主存
同步总线 vs 异步总线	统一定钟快而僵 vs 握手应答稳而慢 (全互锁最稳)
程序中断 vs DMA	字级 CPU 参与成流程 vs 块级硬件直传仅首尾打扰
响应优先级 vs 处理优先级	硬件排队电路固定 vs 屏蔽字动态可调

表8-2 高频易混对