
计算机组成原理之机器

客观题考试试卷:期末考试

期末考试

总分:20分		
限定时间:120 分钟		
	,计算机的电子器件推陈出新, l依然具有"存储程序"的特点	,各种类型和用途的计算机也是琳琅 (,最早提出这种概念的是
A. 冯·诺依曼(Von Neur	mann) B. 贝尔((Bell)
C. 巴贝奇(Charles Babb	page)件 D. 图灵(Alan Mathison Turing)
2. 以小规模集成电路为	主要器件的是	
A. 第一代计算机	B. 第二代计算机	
<i>C.</i> 第三代计算机	D. 第四代计算机	
3. 下列器件中,是 1	6位处理器	
A. Intel core I7	B. Intel 8086	
<i>C.</i> Intel P6000	D. Intel 80486	
4. 以下缩写中,不是寄	存器的是	
A. CU B. I	R C. ACC	D. MQ
5. 已知一个主存储器的	MDR 为 32 位, MAR 为 16 位	,则该主存储器的大小是
A. 2^16 * 4b	B. 2^32 * 4B	
C. 2^32 * 4b	D. 2^16 * 4B	
6. 现代的计算机结构与	典型的冯•诺依曼计算机结构	的区别是现代计算机已转化为以
为中心		
A. 运算器 B.	控制器 <i>C.</i> 存储器	D. 外围设备
7. 存放在寄存器 ACC 中	可的操作数有(多选)	
A. 减数及差	B. 被加数及和	C. 乘数及乘积高位
D. 被乘数及乘积低位	E. 被除数及余数	F. 商


8. 存放在存储器	器中的数据按照	访问	
A. 指针	B. 索引	<i>C.</i> 哈希	D. 地址
9. 典型的冯诺尔	衣曼及以为中心		
A. 运算器	B. 内存	<i>C.</i> 存储器	D. 输入设备
10. 将要执行的	的程序的入口地址,	应存放在下列哪个智	存存器中
A. PC	B. IR	C. ACC	D. MQ
11. 现代计算机	l由 CPU、I/O 设名	备及组成。	
A. 硬盘	B. 主存储器	<i>C.</i> 主机	D. 外部设备
12. 下列语句中	中,表述错误的是_		
A. 1 KB = 1024	* 8 b	B. 1 MB = 1024	4 * 1024 B
<i>C.</i> 1 MB = 1024	Kb	D. 1 KB = 1024	В
13. 主存储器又	7称		
A. 硬盘	B. 内存	<i>C.</i> 辅存	D. 控制器
14. 以下哪些术	冷语是用来评价 CPU	J的性能(多选)	
A. MAR	B. MB	C. MDR	
D. MIPS	E. CPI	F. FLOPS	
15. 第一代计算	算机采用的硬件技术	为	
A. 晶体管	В. 🖣	中小规模集成电路	
<i>C.</i> 电子管	D. 7	大规模集成电路	
16. 可以直接在	E机器上运行的语言	为	
A. 机器语言	B. Java 语言	C. C语	D. 汇编语言
17. 计算机系统	充是一个由硬件, 软	次件组成的多级层次组	吉构,它在各个层次上可以抽象为不
同的机器,通常	可抽象为微程序机	器 MO(微指令系统))、传统机器 M1(机器语言机器)
虚拟机器 M2(扫	燥作系统机器)、原	虚拟机器 M3(汇	
编语言机器)、虚	虚拟机器 M4(高级语	音机器),	



其中**微程序机器 M0(微指令系统)**的执行的功能是:

- A. 用微程序解释机器指令
- B. 由硬件直接执行微指令路
- C. 用机器语言解释操作系统
- D. 用汇编程序翻译成机器语言程序
- 18. 汇编语言与机器语言的对应关系为
- **A.** 一对多 **B.** 一对一 **C.** 多对一 **D.** 多对多

- 19. 以存储器为中心的计算机结构框图如下所示,




其中部件控制器的功能是:

- A. 用来存放数据和程序
- 8. 将人们熟悉的信息形式转换为机器能识别的信息形式
- C. 完成算数运算和逻辑运算,并将运算的中间结果暂存在计算器内。
- D. 用来控制、指挥程序和数据的输入、运行以及处理运算结果。
- **20**. MDR 的位数反映了

<i>C.</i> 机器字长	D. 存储容量		
21. 只有当程序要执行	于时,它才会将源程序 ²	翻译成机器语言,	而且一次只能读取、翻译并
执行源程序中的一行语	百,此程序成为		
A. 目标程序	B. 编译程序	Ž	
<i>C.</i> 解释程序	D. 汇编程序	Ž	
22. 下列哪些是计算标	机组成讨论的问题?(多	多选)	
A. 如何取指令	B. 指令集	C. 数	据类型
D. 存储器寻址技术	E. I/O 机理	F. 如何领	实现乘法指令
23. 计算机系统中的存	字储系统是指		
A. RAM 存储器	B. 主存	和辅存	
<i>C.</i> ROM 存储器	D. 主存		
24. 控制器的组成部分	分有		
A. 累加器	B. 指令寄存器	<i>C.</i> 乘商	寄存器
D. 程序计数器	E. 地址寄存器	F. 控制单	元
25. 下列不属于输入	设备的是		
A. 显示器 B.	键盘 <i>C.</i>	无线鼠标	D. 扫描仪
26. 将高级语言程序	翻译成机器语言程序需值	昔助于	
A. 连接程序	B. 编译程序	<i>C.</i> 编辑程序	D. 汇编程序
27. 计算机的运算速度	度与许多因素有关,如	机器的主频、执行	亍什么样的操作等。MIPS 是
衡量计算机运行速度普	等遍采用的计量单位。 們	引想,机器 A 每秒	能执行 200 万条指令,记做
2MIPS,机器 B 每秒	能执行 <i>500</i> 万条指令,	记做 SMIPS 。不	生这两台机器上,运行同一程
序时,两条机器上所用]时间		
A. B 机器用的时间短	B. A 7	机器B机器所用的	计间相同
<i>C.</i> A 机器用的时间短	D. 无	法确定	
28. 计算机系统中有符	艮多条指令,不同指令主	机完成一条指令的	的过程也不尽相同,以下是某
指令的执行过程.			

A. 存储字长 **B.** 存储单元的个数



上述框图中,是指令 的执行过程。

29. 1945年,数学家冯·诺依曼提出了"存储程序"的概念,以此概念为基础的各类计算 机统称为冯•诺依曼机。下面关于典型的冯•诺依曼机特点说法正确的是(多选): (多 选)

- A. 计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成。
- **B.** 指令和数据均用二进制数表示
- C. 指令由操作码和地址组成,操作码用来表示操作性质,地址码用来表示操作数在存储器 中的位置
- **D.** 指令在存储器内按顺序存放
- E. 指令和数据分开存储于存储器内,并可按地址寻址
- F. 机器已存储器为中心,输入输出设备可直接与存储器间进行数据传送。
- **30.** 计算机存储数据的基本单位是什么?
- **A.** 位
- B. 字
- **C.** 字节 **D.** .无正确答案
- 31. 计算机硬件的主要指标包括(多选)___
- A. 机器字长

B. 存储容量

C. 运算速度

- D. 总线宽度
- 32. 即将执行的指令被存放在哪里?
- A. MDR
- B. IR
- C. MAR
- D. PC
- **33.** 一片 2MB 的磁盘能存储多大的数据?
- A. 10^6 字节

B. 10^(-6)字节

C. 2^21 位		D. 2^21 字	节	
34. 以下哪一部分	能够区分当前	了存储单元中存放	的数据是数据	居还是指令?
A. 运算器	B. 控制器	C. 存作	诸器	D. 无正确答案
35. 对于 32 位的记	十算机,一个	字节由几位组成?		
A. 8	B. 16	<i>C.</i> 32	D. 无	正确答案
36. 以下语言中哪	八种在计算机	上执行最快?		
A. C++	3. python	<i>C.</i> 汇编语	言	D. JAVA
37. 计算机中那一	·部分负责指令	译码?		
A. 输入输出译码目	 	B. 存储	器译码电路	
C. 算术逻辑单元		D. 控制	单元	
38. 冯诺依曼机工	作方式的基本	特点是?		
A. 多指令流多数扩	 居流	B. 存储器按内容	容选择地址	
<i>C.</i> 堆栈操作		D. 无正确答案		
39. 计算机系统的	两大组成部分	包括(多选)		
A. 软件	B. 运算器	E (C. 存储器	
D. 控制器	E. 实用和	呈序	=. 硬件	
40. CPU 由以下哪	『些部分组成?			
A. 存储器	B. 控制	削单元	C. 总统	线
D. 译码电路	E. 算才	ド逻辑单元	F. 外i	及
41. DMA 总线用	于之间交换	信息		
A. 主存与 I/O 设备	T	B. CPU 与主存	字	
C. CPU 与 I/O 设备	T	D. I/O 设备间		
42. 下列不属于集	中控制优先权	【仲裁方式的为	-	
A. 计时器定时查询	Ī	B. 链式查	洵	
C. 独立请求方式		D. 同步查记	旬	
43. 连接 CPU 内各	·寄存器、控制	器及算数逻辑运	算单元等部份	牛的总线统称为
A. 系统总线		B. 片内总线		
<i>C.</i> 数据总线		D. 控制总线		
44. "BS: 总线忙	"信号的建立	者是		
A. CPU	В	3. 获得总线控制相	叉的设备	
C. 总线控制器	D.	发起总线请求的]设备	


45. 在计数器定时查询方式下,若每次计数者	『是从0开始,则
A. 每个设备的优先级相同	B. 设备号越大优先级越高
C. 设备号越小优先级越高	D. 无法确定设备优先级
46. 以下几种总线判优控制方式中,可通过积	呈序对优先次序进行改变的是
A. 独立请求方式 B.	链式查询方式
C. 计时器定时查询方式 D.	都可以
47. 假设某系统总线在一个总线周期中并行位	专输8字节信息,一个总线周期占用4个时钟
周期,总线时钟频率为10MHz,则总线带宽是	
A. 10MB/s B. 20MB/s C. 3	OMB/s D. 40MB/s
48. 系统总线是连接计算机内各大部件的信息	息传输线,该总线按传输内容的不同又分为
A. 存储总线 B. 控制总线	<i>C.</i> 地址总线
D. 数据总线 E. 传输总线	
49. 总线特性包括(多选)	
A. 机械特性 B. 电气特性	<i>C.</i> 功能特性
D. 时间特性 E. 信号特性	F. 控制特性
50. 计算机系统的五大部件之间两种互联方式	戊为
A. 分散连接和聚集连接 B. 总统	线连接和分散连接
C. 总线连接和聚集连接 D. 分	 敦连接和芯片连接
51. 按连接部件不同可以对总线分为三大类,	其中不属于这三类的是
A. 片内总线 B. 系统总线 C.	存储总线 D. 通信总线
52. 下列不属于系统总线的为	
A. 片内总线 B. 数据总线 C.	地址总线 D. 控制总线
53. 相对于单总线结构,多总线结构解决了_	速度不匹配的问题。
A. 寄存器与 ALU B. I/O 设	备间
C. 地址总线与数据总线 D. CPU、	主存与 I/O 设备间
54. 总线通信控制的四种方式不包括	
A. 同步通信 B. DMA 通信	
C. 异步通信 D. 半同步通信	
55. 下列不属于片内总线连接的是	
A. 寄存器与寄存器间	B. CPU 与内存间
C. 寄存器与算逻单元之间	D. CPU 芯片内部

56. 下列不属于片	内总线连接的是		
A. 链式查询	B. 计	数器式定时查询	
<i>C.</i> 独立请求	D. 都	一样	
57 . 在三种集中式	总线控制中,_方式反	应最快。	
A. 链式查询	B. 🚻	数器式定时查询	
<i>C.</i> 独立请求	D. 都	一样	
58. 在异步串行传	新系统中, 假设每秒付	专输 120 个数据帧,	其字符格式规定包含1个起始
位,7个数据位,	1个奇偶校验位,1个约	&止位,则波特率为	J。
A. 900bps	B. 600bps	C. 800bps	D. 1200bps
59. 在异步传输系	统中, 若字符格式为:	1位起始位、8位约	数据位、1位奇偶校验位、1位
终止位, 假设波特	率为 1200bps, 则比特率	率为	
A. 1200bps			
B. 981.81bps			
C. 872.72bps			
D. 1320bps			
60. 总线复用方式	可以。		
A. 提高总线的传输	俞带宽 B .	增加总线的功能	
<i>C.</i> 实现并行传输	D	. 减少总线中信号经	线的数量
61. . 所谓的三总约	栈结构的计算机中的"三	三总线"包含_。(多选)
A. DMA 总线	B. 地址线	C. I/O 总约	戋
D. 主存总线	E. 数据线	F. 控制线	
62. 按连接部件不	「同, 总线通常可分为じ	人下哪些种_。(多	选)
A. 控制线	B. 片内总线	C. 系统	充总线
D. 地址线	E. 通信总线	F. 主存	总线
63. 在计算机的总	线中,不同信号在同一	一条信号线上分时传	输的方式称为
A. 并行传输	B. 总组	浅复用	
<i>C.</i> 串行传输	D. 并行	F或串行传输	
64. 总线是连接多	6个模块的信息传输线,	是各部件共享的信	专输介质。因此在某一时刻允许
有个部件向总统	戋发送信息 。		
A. 一个	B. 两个	C. 三个	D. 多个
65. 衡量总线本身	所能达到最高传输速率	区的重要指标是	

- **A.** 总线宽度 **B.** 总线复用 **C.** 总线带宽 **D.** 信号线数

66. 总线上连接着各类设备,按其对总线有无控制能力可分为主设备和从设备两种。若多 个主设备同时要使用总线时,就由总线控制器的判优、仲裁逻辑按照一定的优先等级顺序确 定哪个主设备能使用总线。

总线判优控制可分集中式和分布式两种,常见的集中控制优先权仲裁方式有三种:链式查询 方式、计数器定时查询、独立请求方式。以下为 总线判优方式的接线图:



A. 链式查询方式


B. 计数器定时查询

C. 独立请求方式

D. 某种分布式判优

67. 总线上连接着各类设备,按其对总线有无控制能力可分为主设备和从设备两种。若多 个主设备同时要使用总线时,就由总线控制器的判优、仲裁逻辑按照一定的优先等级顺序确 定哪个主设备能使用总线。

总线判优控制可分集中式和分布式两种,常见的集中控制优先权仲裁方式有三种:链式 查询方式、计数器定时查询、独立请求方式。以下为 总线判优方式的接线图:



A. 链式查询方式

B. 计数器定时查询

C. 独立请求方式

D. 某种分布式判优

68. 下列选项中的英文缩写均为总线标准的是___


A. USB B. ISA C. CPI D. PCI E. MIPS

69. 总线通信控制主要解决通信双方如何获知传输开始和传输结束,以及通信双方如何协 调如何配合。

通常有四种方式: 同步通信、异步通信、半同步通信和分离式通信。

同步通信中,通信双方由统一时标控制数据传送。下图表示了某输入设备向 CPU 传输数 据的同步通信过程。

图中总线传输周期是连接在总线上的两个部件完成一次完整且可靠地信息传输时间,它包含 4个时钟周期 T1 、T2 、T3 、T4 。在上图所示**读命令**中,T3 时钟周期执行的操作是



A. 主模块发出地址


B. 从模块提供数据

- C. 主模块发读命令
- D. 主模块撤销读命令, 从模块撤销数据
- **70.** 总线通信控制主要解决通信双方如何获知传输开始和传输结束,以及通信双方如何协调如何配合。


通常有四种方式: 同步通信、异步通信、半同步通信和分离式通信。

同步通信中,通信双方由统一时标控制数据传送。下图表示了 CPU 向某输设备传输数据的同步通信过程。

图中总线传输周期是连接在总线上的两个部件完成一次完整且可靠地信息传输时间,它包含4个时钟周期T1、T2、T3、T4。在上图所示**写命令**中,T3时钟周期执行的操作是



- A. 主模块发出地址
- B. 主模块提供数据
- C. 主模块撤销读命令, 从模块撤销数据
- **D.** .主模块发出写命令,从模块接收到命令后,必须在规定时间内将数据总线上的数据写到地址总线所指明的单元中。
- **71.** 总线通信控制主要解决通信双方如何获知传输开始和传输结束,以及通信双方如何协调如何配合。通常有四种方式:同步通信、异步通信、半同步通信和分离式通信。在异步通信中,应答方式又可分为不互锁、半互锁和全互锁三种类型。下图表示了异步通信中请求与应答的互锁关系,下列说法正确的是




- A. (1) 是半互锁 (2) 是不互锁 (3) 是全互锁
- **B.** (1) 是全互锁 (2) 是不互锁 (3) 是是半互锁
- C. (1) 是不互锁 (2) 是半互锁 (3) 是全互锁
- **D.** (1) 是不互锁 (2) 是全互锁 (3) 是半互锁
- 72. 一个总线传输周期包括_ 几个阶段(多选)
- **A.** 申请分配阶段 **B.** 握手阶段
- **C.** 寻址阶段
- **D.** 传输阶段 **E.** 结束阶段
- 73. 控制总线中常见的控制信号包括 (多选)

- **A.** 时钟 **B.** 复位 **C.** 存储器写
- **D.** 总线请求 **E.** 中断请求 **F.** 传输响应
- 74. 在各种异步通信方式中, 速度最快。
- **A.** 全互锁 **B.** 不互锁 **C.** 半互锁 **D.** 都一样

- 75. 总线的异步通信方式是。
- A. 不采用时钟信号, 只采用握手信号
- B. 不采用时钟信号, 不采用握手信号
- C. 只采用时钟信号, 不采用握手信号
- D. 即采用时钟信号, 又采用握手信号
- 76. 在同步通信中,一个总线周期的传输过程是。
- A. 只传输数据

- B. 先传输地址, 再传输数据
- 77. 总线上连接着各类设备,按其对总线有无控制能力可分为主设备和从设备两种。若多 个主设备同时要使用总线时,就由总线控制器的判优、仲裁逻辑按照一定的优先等级顺序确 定哪个主设备能使用总线。

总线判优控制可分集中式和分布式两种,常见的集中控制优先权仲裁方式有三种:链式 查询方式、计数器定时查询、独立请求方式。以下为 总线判优方式的接线图:



A. 链式查询方式

B. 计数器定时查询

C. 独立请求方式


- D. 某种分布式判优
- 78. 通常将完成一次总线操作的时间称为总线周期,可以分为4个阶段。1)申请分配阶段。
- 2) 寻址阶段 3) 传数阶段 4) 结束阶段, 一个总线周期各阶段执行的优先次序是
- **A.** 寻址阶段 \rightarrow 申请分配阶段 \rightarrow 传数阶段 \rightarrow 结束阶段
- 8. 申请分配阶段→传数阶段→寻址阶段-→结束阶段
- C. 寻址阶段→申请分配阶段→传数阶段-→结束阶段
- D. 申请分配阶段→寻址阶段→传数阶段-→结束阶段
- 79. 总线宽度又成总线位宽, 它是总线上同时能够传输的数据位数, 通常是指 的根数
- A. 控制总线
- B. 地址总线
- *C.* 数据总线
- D. 数据总线+控制总线+地址总线
- 80. 总线标准可视为系统与各模块、模块与模块之间的一个互连的界面标准。这个界面对 其它两端的模块都是透明的。下列常用的各种标准中,属于总线标准的是 (多选)
- A. ISA
- B. PCI
- C. EISA

- D. VESA
- **E.** IEEE 802
- 81. 下列哪些是主存和缓存的地址映射方法__ (多选)
- A. 直接映射
- B. 全相联映射 C. 组相联映射

- **D.** 地址变换 **E.** 地址替换
- F. 无正确答案
- 82. 随机存储器按其存储信息的原理不同,可以分为静态 RAM 和动态 RAM 两大类。

下图是静态 RAM 芯片 Interl2114 的外特征示意图。图中,A9^{A0} 为地址输入端; I/01^I/04 为数据输入/输出端; CS 为片选信号(低电平有效); WE 为写允许信(低电平为写,高电平为读); Vcc 为电源端; GND 为接地端。

由 Intel2114 的外特征图, 我们可知其存储容量为



A. 1K×4字节

B. 1K×4位

C. 1K × 10 位

D. 2K×4位

83. 在计算机运行过程中,由于种种原因致使数据在存储过程中可能出现差错。为了能及时发现错误并及时纠正错误,通常可将原数据配成汉明编码。汉明码具有一位纠错能力。设欲检测的二进制代码为 n 位,为使其具有纠错能力,需增添 k 为检测位,组成 n+k 位的代码,且满足 $2k \ge n+k+1$ 。 k 的位数确定后,便可由它们所承担的检测任务设定它们在被传送代码中的位置及它们的取值。设 n+k 位代码自左至右依次编码为第 1, 2, 3, …, n+k 位,而将 k 位检测位记 Ci (i=1, 2, 4, 8…),分别安插在 n+k 位代码编号的第 1, 2, 4, 8,…, 2k-1 位上。这些检测位分别承担 n+k 为信息中不同数位所组成的"小组"的奇偶检测任务。

配偶原则表示,每个检测位 Ci 应使其负责检测的小组中"1"的个数为偶数。

已知接收到的汉明码为 0100111, (按配偶原则配置) 试问要求传送的信息是

A. 0101

B. 1010

C. 0100101

D. 0110101

84. 活动头磁盘存储器的平均寻址时间是指

A. 平均寻道时间

B. 平均等待时间


C. 平均寻道时间加平均等待时间

D. 平均查找时间

85. 常用的虚拟存储器寻址系统由 两级存储器组成

- **A.** 缓存-主存 **B.** 主存-辅存

- 86. 和辅存相比, 主存的特点是
- A. 容量小, 速度快, 成本低
- **B.** 容量大,速度快,成本高
- C. 容量大, 速度快, 成本低 D. 容量小, 速度快, 成本高
- 87. 随机存储器按其存储信息的原理不同,可以分为静态 RAM 和动态 RAM 两大类。下图是 存储器的基本电路图




- **A.** 动态 RAM **B.** 磁盘 **C.** 静态 RAM **D.** 相联存储器
- **88.** DRAM 的刷新方式,是以 为单位进行的。

- **A.** 行 **B.** 列 **C.** 行或者列 **D.** 存储单元
- 89. 一般的虚拟存储器系统是由 两级存储器构成。
- A. 缓存-主存
- B. 主存-辅存
- *C.* 缓存-辅存
- **D.** 寄存器—缓存
- 90. 计算机的存储系统采用分级方式主要是为了
- **A.** 方便程序设计人员编程 **B.** 方便计算机硬件扩展

- C. 方便硬件更新换代 D. 解决容量、速度、价格三者之间的矛盾。
- 91. 用海明码来对长度为8的数据进行检错和纠错时,若想达到纠正一位错误数据的目的, 则校验码至少为 位。

- **A.** 2 **B.** 3 **C.** 4 **D.** 5
- **92.** 下列存储器中, CPU 不能直接访问的是

A. 懊益	B. Cache	C. RAM	D. 寄存器	i. F
93. 以下存储器	构成的体系结构	中,存储器存	F取速度由慢至	到快的排列顺序是
A. 主存一辅存-	-Cache—寄存器		B. 辅存一主律	字—Cache—寄存器
<i>C.</i> 辅存一主存一	-寄存器—Cache	I) . 辅存一寄存	字器一主存一Cache
94. 某一 SRAM 7	芯片, 其容量为	16K*8 位,则	其数据线和地	址线的条数分别为
A. 地址线 16 根	,数据线8根	В	, 地址线和数	据线均为8根
C. 地址线和数据	居线均为14根	D). 地址线 14 t	艮,数据线8根
95. DRAM 存储器	主要通过来	存储信息。		
A. 电容	В.	触发器		
C. 磁介质	D.	寄存器		
96. 下列各类存	储器中,属于随	机存取存储器	景的是	
A. DRAM	B. CDROM	C	SRAM	D. HardDisk
97. 下列各类存	储器中,存储信	息在掉电后不	「易失的是	_
▲ PROM	B. EPRO)M	C FFPRON	Л
7. I ROM	(). LI III	2111	C. ELI RON	П
D. SRAM		5M	C. EEI RON	Л
	E. DRAM			
D. SRAM	E. DRAM ,存储器的主要	性能指标不包	卫括。	
D. SRAM 98. 从用户角度	E. DRAM存储器的主要B. 容量	性能指标不包 <i>C.</i> 每位	2括。 价格	
D. SRAM 98. 从用户角度 A. 速度	E. DRAM, 存储器的主要B. 容量芯片的译码驱动	性能指标不包 <i>C.</i> 每位	2括。 价格	
D. SRAM 98. 从用户角度 A. 速度 99. 半导体存储	E. DRAM方存储器的主要B. 容量芯片的译码驱动	性能指标不包 <i>C.</i> 每位	2括。 价格	
D. SRAM98. 从用户角度A. 速度99. 半导体存储A. 线选法和片货	E. DRAM方存储器的主要B. 容量芯片的译码驱动法法法	性能指标不包 <i>C.</i> 每位	2括。 价格	
D. SRAM 98. 从用户角度 A. 速度 99. 半导体存储 A. 线选法和片设 B. 线选法和重合	 E. DRAM 有储器的主要 B. 容量 芯片的译码驱动 法法 法 	性能指标不包 <i>C.</i> 每位	2括。 价格	
 D. SRAM 98. 从用户角度 A. 速度 99. 半导体存储 A. 线选法和片设 B. 线选法和重合 C. 片选法和重合 D. 线选法和复用 	E. DRAM , 存储器的主要 B. 容量 芯片的译码驱动 选法 法法 法 法 法 法 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是<	性能指标不包 <i>C.</i> 每位 方式有两种_	2括。 价格 	
 D. SRAM 98. 从用户角度 A. 速度 99. 半导体存储 A. 线选法和片设 B. 线选法和重合 C. 片选法和重合 D. 线选法和复用 	E. DRAM , 存储器的主要 B. 容量 芯片的译码驱动 选法 法法 法 法 法 法 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是<	性能指标不包 <i>C.</i> 每位 方式有两种_	2括。 价格 	D. 存取方式
 D. SRAM 98. 从用户角度 A. 速度 99. 半导体存储 A. 线选法和片设 B. 线选法和重合 C. 片选法和重合 D. 线选法和复用 100. 某一 RAM 	E. DRAM , 存储器的主要 B. 容量 芯片的译码驱动 选法 法法 法 法 法 法 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是<	性能指标不包 C. 每位 方式有两种_ 为1K×4位,	2括。 价格 	D. 存取方式



A. 2K×8位

B. 16K×8位

C. 8K×4位

D. 4K×8位

102. 为了提高存储器的带宽,可以采用的方式有 (多选)

A. 增加存储字长 **B.** 增加存储体 **C.** 增长存储周期

D. 缩短存储周期 E. 缩短存储字长 F. 减少存储体

103. 与动态 RAM 相比,静态 RAM 的特点有 (多选)

A. 需要配置再生电路 **B.** 集成度高 **C.** 功耗大

D. 速度快

E. 位价高


F. 芯片引脚多

104. 随机存储器按其存储信息的原理不同,可以分为静态 RAM 和动态 RAM 两大类。

动态 RAM 基础电路有三管式和单管式两种,它们的共同特点都是靠电容存储电荷的原理来寄 存信息。若电容上存有足够多的电荷表示存"1",电容上无电荷表示存"0"。电容上的电 荷一般只能维持 1~2ms, 因此即使电源不掉电, 信息也会自动消失。为此, 必须在 2ms 内对 其所有存储单元恢复一次原状态,这个过程称为再生或刷新。

动态 RAM 的刷新有集中刷新,分散刷新,异步刷新之分。集中刷新是在规定的一个刷新周期 内,对全部单元集中一段时间逐行进行刷新,刷新时必须停止读/写操作。在一个刷新周期 内不能进行读/写操作的时间称为"死时间",又称为"死区",其所占的比率称为"死时 间率"。

某动态 RAM 的刷新时间分配示意图如下,它的刷新方式为,死时间率是



A. 分散刷新 3.2%


B. 集中刷新 1.2%

C. 集中刷新 3.2%

D. 异步刷新 1.2%

105. 主存的实际结构如图 4.4 所示,根据 MAR 中的地址访问某个存储单元时,需经过地址 译码、驱动等电路,才能找到所需访问的单元。读出时,需经过读出放大器,才能将被选中 单元中存储字送到 MDR。写入时,MDR 中的数据也必须经过写入电路才能真正写入到被选中 的单元中。

在现代计算机中,通常会将图中的 制作在 CPU 芯片中。



A. MAR 和 MDR B. 地址总线、数据总线

C. 驱动器、译码器、读写电路 D. 图中所有器件

106. 在计算机运行过程中,由于种种原因致使数据在存储过程中可能出现差错。为了能及 时发现错误并及时纠正错误,通常可将原数据配成汉明编码。汉明码具有一位纠错能力。

设欲检测的二进制代码为 n 位, 为使其具有纠错能力, 需增添 k 为检测位, 组成 n+k 位的代 码,且满足2k≥ n+k+1。k的位数确定后,便可由它们所承担的检测任务设定它们在被传 送代码中的位置及它们的取值。

设 n+k 位代码自左至右依次编码为第 1, 2, 3, ···, n+k 位, 而将 k 位检测位记作

Ci(i=1, 2, 4, 8···), 分别安插在 n+k 位代码编号的第 1, 2, 4, 8, ···, 2k-1 位上。这些检测位分别 承担 n+k 为信息中不同数位所组成的"小组"的奇偶检测任务。

配偶原则表示,每个检测位 Ci 应使其负责检测的小组中"1"的个数为偶数。

先想传送信息 0011,按配偶原则配置得其汉明码为

A. 0000011

B. 1000011

C. 0100011

D. 0010011

107. 层次主要解决了 CPU 和主存速度不匹配的问题。

A. CPU-辅存

B. 主存-辅存

C. 无正确答案


D. 缓存-主存

108. 存储字长都取 。

A. 8 **B.** 2 的倍数(如 2,4,6...) **C.** 8 的倍数 **D.** 无限制

109. 动态 RAM 常用的三种刷新方式中不包括

- A. 集中刷新址
- B. 分散刷新
- C. 静态刷新
- D. 异步刷新
- 110. 某种 CPU 与存储器互联的结构如下图所示,以下说法正确的是: (多选)



- **A.** A15 A14 A13 A12 A11 为 10000 时,会选中 2K × 8 位的 ROM 芯片
- **B.** 6000H~67FFH 为系统程序区
- C. 6800H~6BFFH 为系统程序区
- D. A15 A14 A13 A12 A11 为 O1000 时,会选中 2K X 8 位的 ROM 芯片
- E. 6000H~67FFH 为用户程序区
- F. 6800H~6BFFH 为用户程序区
- 111. 通过下列哪些组合可以通过字扩展和位扩展的方式组成 3K×8 位的 RAM?
- **A.** 三个 1K×4 位 RAM
- **B.** 两个 2K×8 位 RAM
- **C.** 一个 1K×16 位和一个 2K×8 位 RAM
- **D.** 两个 1K×4 位和一个 2K×8 位 RAM
- 112. 主存各存储单元的空间位置是由单元地址号来表示的,不同的机器存储字长也不相 同,通常用8位二进制数表示一个字节,因此存储字长都取8的倍数。通常计算机系统即可 以按字寻址,也可以按字节寻址。

如下所示,某机器1的字长为32位,它的每一个存储字包含4个可独立寻址的字节,其地 址分配如下图(左)所示。某机器2的字长为16位,字地址是2的整数倍,它用低位字节 的地址来表示字地址,如下图(右)所示。

以下说法正确的是: (多选)

高位字节 地址为字地址 低位字节 地址为字地址

字地址		字节地址				
0	0	1	2	3		
4	4	5	6	7		
8	8	9	10	11		


字地址	字节	地址
0	1	0
2	3	2
4 [5	4

- A. 设地址线 24 根, 对于机器 1, 按字寻址 8M
- **B**. 设地址线 24 根, 对于机器 2, 按字寻址 4M
- *C.* 设地址线 24 根,对于机器 1,按字节寻址 2^24 = 16M
- D. 设地址线 24 根,对于机器 2,按字寻址 8M
- E. 设地址线 24 根, 对于机器 1, 按字寻址 4M
- **113.** 随机存储器按其存储信息的原理不同,可以分为静态 RAM 和动态 RAM 两大类。

动态 RAM 基础电路有三管式和单管式两种,它们的共同特点都是靠电容存储电荷的原理来寄 存信息。若电容上存有足够多的电荷表示存"1",电容上无电荷表示存"0"。电容上的电 荷一般只能维持 1~2ms, 因此即使电源不掉电, 信息也会自动消失。为此, 必须在 2ms 内对 其所有存储单元恢复一次原状态,这个过程称为再生或刷新。

动态 RAM 的刷新有集中刷新,分散刷新,异步刷新之分。

以下为某动态 RAM 的的刷新时间分配示意图如下,它的刷新方式为



A. 集中刷新

B. 分散刷新

C. 异步刷新

D. 上图不是刷新时间分配图

114. 磁盘上的磁道是指

A. 无正确答案

B. 记录密度相同的同心圆

C. 一条阿基米德螺线 D. 记录密度不同的同心圆

115. 下列叙述中正确的是

A. 主存可由 RAM 和 ROM 组成

B. 主存只能由 ROM 组成

C. 主存只能由 RAM 组成

D. 主存不是由 RAM 和 ROM 组成的

116. 某存储器容量为 32K*16 位,则

A. 地址线为 32 根, 数据线为 16 根

C. 地址线为 15 根,	数据线为 16 根			
D. 地址线为 16 根,	数据线为 32 根			
117. 某计算机机器	学长为16位,行	它的存储容量是	128KB, 按字编址	上,它的寻址范围是
A. 64K	B. 64KB	C. 32K	D. 32KF	3
118. 一个四体并行	F低位交叉存储器	器,每个模块的容	容量是 64K*32 位	,存取周期为 200ns,
在下述说法中正确的	力是			
A. 在 200ns 内,存何	诸器能向 CPU 提	是供 256 位二进制	引信息	
B. 在 50ns 内,存储	器能向 CPU 提付	供32位二进制信	息	
C. 在 100ns 内,存何	诸器能向 CPU 提	提供 256 位二进制	信息	
D. 在 200ns 内,存	诸器能向 CPU 摄	是供 128 位二进 制	引信息	
119. 若某种编码的]最小距离为四,	则其检错能力和	口纠错能力可能为	
A. 检错两位, 纠错	<u> </u>	B. 检错两位,	纠错两位	
C. 检错一位,纠错	两位	D. 检错三位,	纠错两位	
120. 按配奇原则配	已置 1100111 的汉	又明码为		
A. 11101000111		B. 无正确答案		
<i>C.</i> 11101001101		D. 10101000111		
121. 设由四个模块	组成的四体存储	皆器结构,每个体	的存储字长为 16	位,存取周期为250ns,
假设数据总线宽度为	月16位,总线传	输周期为 50ns,	试求顺序存储和表	交叉存储的带宽分别为
bps				
A. 6.4*10^7 和 1.6*1	10^7	B. 1.6*	10^8 和 6.4*10^7	
C. 6.4*10^8 和 1.6*1	0^8	D. 6.4*	10^7 和 1.6*10^8	
122. 由主存地址映	計到 Cache 地址	上的常见方式不包	见括	
A. 直接映射		B. 全相联	关映射	
<i>C.</i> 分散映射		D. 组相联	关映射	
123. 假设 Cache 容	平量为 16KB,每	个字块 16 个字,	每个字 16 位, 5	则
A. 此 Cache 地址有	10 位	B. 此	Cache 可容纳 51	2个字块
C. 此 Cache 可容纳	1K 个字块	D. 此	Cache 地址有 6 位	Ĺ
0: 73 0::::::: 7 [] 7 []				
	上为 512KB,Cac	he 容量为 16KB	,每个字块 16 个	字,每个字16位,则
	b为 512KB,Cac	the 容量为 16KB	,每个字块 16 个	字,每个字 16 位,则

B. 地址线为 16 根,数据线为 15 根

125. 下列用到程序局部性原理的替换算法是 A. 先进先出算法 B. 随机法 C. 近期最少使用算法 D. 都没用到 **126.** 假设 CPU 执行某段程序时, 共访问 Cache 命中 1000 次, 访问主存 20 次。已知 Cache 的存取周期是 20ns, 主存的存取周期为 100ns。则 Cache-主存系统的命中效率和平均访问时 间分别为 **A.** 0.9800, 92.73%, 21.568ns **B.** 0.9804, 92.73%, 21.568ns **C.** 0.9800, 92.73%, 21.600ns **D.** 0.9800, 92.59%, 21.600ns 127. 与采用写回法的系统相比,采用写直达法的算法的特点有 (多选) A. 读操作时涉及到对主存的写操作 B. Cache 的数据始终与主存保持一致 C. 写操作的时间就是访问主存的时间 D. 对 Cache 中一个数据块的多次写操作只需一次写入主存 E. 增加了 Cache 的复杂性 128. 与主存相比,辅存的特点为___(多选) A. 容量大 B. 速度慢 C. 可脱机保存 D. 具有非易失性 E. 位价高 **129.** 在 Cache 常用的替换算法中,最好的体现了局部性原理的是 A. 先进先出算法(FIFO) **B.** 随机算法 (RAND) *C.* 都一样 D. 近期最少使用算法(LRU) **130.** 以下各因素中,与缓存命中率无关的是 B. 缓存的替换算法 A. 主存的存取时间 C. 主存/缓存的地址映射方式 D. 缓存的容量

131. 某计算机的 Cache 共有 32 块, 采用 4 路组相联映射方式(即每组 4 块)。每个字块


大小为 32 字节,按字节编址。主存第 128 个字节所在主存块应装入到的 Cache 组号是

A. 0	B. 2	C. 4	D. 6
132. 在主存和	Cache 的几种不	同的地址映射方法	式中,Cache 的利用率最高的是
A. 直接映射	В.	全相联映射	
<i>C.</i> 组相联映射	1	D. 都一样	
133. 以下关于	Cache 写操作中	"写直达"法的	描述,正确的是(多选)
A. 写操作时,	数据既写入 Cach	e又写入主存	
B. 写操作时间是	是访问主存的时间	司	
C. Cache 块被换	出时不需要对主	存执行写操作	
D数据只写入	Cache, 不写入言		
E. Cache 块被换	出时需要对主存	执行写操作	
F. 写操作的时间	同等于访问 Cache	的时间	
134. 假设某计	算机存储系统的	主存的地址编址	:为M个字块,每个字块含B个字。则可推
知			
A. Cache 的每个	字块有 M 个字	B. Cacl	he 的每个字块有 B 个字
C. Cache 编址为	JM 个字块	D. Cach	he 编址为 B 个字块
135. 假设某计	算机的存储系统	由 Cache 和主存结	组成,某程序执行过程中访存1000次,其
中 Cache 未命中	20次,则 Cach	e 的命中率是	
A. 98%	B. 9.8%	C. 2%	D. 95%
136. 在计算机	的存储系统中,	主存中的任一主有	字块都可以映射到 Cache 中的任一缓存块的
映射方式是			
A. 直接映射	В.	全相联映射	
<i>C.</i> 组相联映射	1	D. 都可以	
137. 缓存的地	址映射中, 若主	存中的任一块只1	能固定映射到某一缓存块中,则称作
A. 直接映射	В.	全相联映射	
<i>C.</i> 组相联映射	1	D. 任意映射	
138. 下列器件	中存取速度最快	的是	
A. 缓存	B. 主存	<i>C.</i> 寄存器	D. 外存
139. 磁表面存	储器的平均寻址	时间通常是指	_
A. 寻道时间		B. 等待时	寸间
<i>C.</i> 磁头读写时间	司	D. 寻址时	怕+等待时间
140. 假设缓存	的工作速度为主	存的5倍,缓存的	的命中率为90%,则采用缓存后,存储器的


性能提高了	<u>分</u> 口				
A. 1. 75	B. 2. 57	C. 4		D. 5	
141 . 交叉编址	的存储器实质能_	执行独立	立的读写操作		
A. 并行,多个		B. 串行,	多个		
<i>C.</i> 并行,一个		D. 串行,一	个		
142. 某存储器	容量为 16K*16 位	立,则			
A. 地址线为 16	根,数据线为32	根			
B. 地址线为 15	根,数据线为16	根			
C. 地址线为32	根,数据线为16	根			
D. 地址线为 14	根,数据线为16	根			
143. 在计算机	的存储系统中, Ca	ache 和主存的	地址映射方式	主要有以下哪几种(多选	(ئ
A. 随机映射	B. 混	合映射	C. 组相目		
D. 全相联映射	E. 直挂	接映射			
144. 采用八体	并行低位交叉存储	者器,设每个体	的存储容量为	732K*16位,存取周期为400ns	3,
在下列说法中正	确的是				
A. 在 100ns 内,	存储器能向 CPU	J 提供 128 位二	二进制信息		
B. 在 100ns 内,	存储器能向 CPU	丁提供 256 位二	二进制信息		
C. 在 400ns 内,	存储器能向 CPU	月提供 128 位二	二进制信息		
D. 在 400ns 内,	存储器能向 CPU	」提供 256 位二	二进制信息		
145. 以下存储	设备按存取时	间比主存更快	(多选)		
A. 磁盘	B. 磁带	C.	快速缓冲存储	诸器	
D. 通用寄存器	E. 输入	/输出设备			
146. 已知接收	到的海明码为010)0111(按配偶	局原则配置),	则欲传送的信息是	
A. 0101	B. 0111	<i>C.</i> 0100	D. 0011		
147. 设机器字	长为32位,存储	容量为 16MB	, 若按双字编	址, 其寻址范围是	
A. 1MB	B. 2MB	C. 4MB	D. 8MB		
148. 以下	可以和主存交换信	息(多选)			
A. 缓存	B. 辅存		C. CPU		
D. .输入设备	E. 输出	设备			
149. 辅助存储	器作为主存的后热	爱设备又称为外	卜部存储器, 简	简称外存,它与主存一起组成	了
存储器系统的主	存-辅存层次。目	前,广泛用于	计算机系统的	辅助存储器有(多选)	

150. 下图是 Cache-主存存储空间的基本结构示意图。


主存由 2n 个可编址的字组成,每个字有唯一的 n 位地址。为了与 Cache 映射,将主存与缓存都分成若干块,每个块内有包含若干个字,并使它们的块大小相同(即块内的字数相同)。这就将主存的地址分成两段:高 m 位表示主存的块地址,低 b 位表示块内地址,则 2m = M 表示主存的块数。同样,缓存的地址也分为两段:高 C 位表示缓存的块号,低 b 位表示块内地址,则 2c = C 表示缓存块数。主存与缓存地址中都用 b 位表示其块内字数,即 B = 2b 反映了块的大小,成 B 为块长,主存的块数 M,与缓存的块数 C 的关系为____



- **A.** M 略大于 C
- **B.** M 远大于 C
- **C.** M 小于 C
- D. M 与 C 之间无固定大小关系
- E. M 与 C 数值必须严格相等
- **151.** Cache 的基本结构原理框图如下所示,它主要由 Cache 存储体,地址映射变换机构,Cache 替换机构几大模块组成。其中,**地址映射变换机构**的作用是




- A. 将 Cache 地址转换为主存地址送到地址总线
- B. 已块为单位存储与主存交换的信息
- C. 按一定的替换算法来确定应从 Cache 内移出哪个块返回主存,把新的主存块调入 Cache
- D. 将 CPU 送来的主存地址转换为 Cache 地址
- **152.** Cache 的基本结构原理框图如下所示,它主要由 Cache 存储体,地址映射变换机构,Cache 替换机构几大模块组成。其中,Cache 替换机构的作用是____




- A. 已块为单位存储与主存交换的信息
- B. 将 Cache 地址转换为主存地址送到地址总线
- C. 将 CPU 送来的主存地址转换为 Cache 地址
- D. 当 Cache 内容已满,无法接受来自主存块的信息时,就有本机构,按一定的替换算法来

确定应从 Cache 内移出哪个块返回主存,而把新的主存块调入 Cache

153. Cache 的读操作的过程可用如下流程图来描述。当 CPU 发出主存地址后,首先判断该存储字是否在 Cache 中。若命中,直接访问 Cache,将该字送至 CPU;若未命中,则执行操作




- A. 只访问主存取出信息送 CPU
- B. Cache 向 CPU 发出中断,通知其读操作不合法
- C. 一方面要访问主存,将该字传送给 CPU,与此同时,要将该字所在的主存块装入 Cache, 如果此时 Cache 已满,就要执行替换算法,腾出空位
- **D.** 将该字所在的主存装入 Cache(由 Cache 是否已满,决定是否执行替换算法腾出空位),然后再次访问 Cache 存取出信息送 CPU
- **154.** 在多体并行的存储系统中,为了避免 CPU 与 I/O 设备争抢访存,可在 CPU 与主存之间加一级缓存(参见下图)。高速缓存存储器问题的提出是为了____



- A. 避免 CPU"空等"现象
- B. CPU 与主存(DRAM)的速度差异

- C. 程序访问的局部性原理
- D. 研究人员无聊, 自己给自己找事
- **155.** 由主存地址映射到 *Cache* 地址成为地址映射。地址映射方式很多,有直接映射(固定的映射关系)、全相联映射(灵活性大的映射关系)、组相联映射(上述两种映射的折中)。下图表示出来 方式下,主存与缓存中字块的对应关系



A. 直接映射


B. 全相联映射

C. 这不是映射关系

D. 组相联映射

156. 由主存地址映射到 Cache 地址成为地址映射。地址映射方式很多,有直接映射(固定的映射关系)、全相联映射(灵活性大的映射关系)、组相联映射(上述两种映射的折中)。

下图表示出来___方式下,主存与缓存中字块的对应关系




A. 直接映射

B. 全相联映射

C. 这不是映射关系

D. 组相联映射


157.由主存地址映射到 *Cache* 地址成为地址映射。地址映射方式很多,有直接映射(固定的映射关系)、全相联映射(灵活性大的映射关系)、组相联映射(上述两种映射的折中)。下图表示出来___方式下,主存与缓存中字块的对应关系



A. 直接映射

B. 全相联映射

- C. 这不是映射关系
- D. 组相联映射
- **158**. 中断服务程序的流程可表示为
- A. 保护现场—>中断服务—>恢复现场—>中断返回
- **B.** 保护现场—>中断服务—>中断返回—>恢复现场
- C. 中断服务—>保护现场—>恢复现场—>中断返回
- D. 中断服务—>保护现场—>中断返回—>恢复现场
- 159. 如图,此 I/O 设备与主机的联系方式为




A. 立即响应

B. 异步并行

C. 同步工作

D. 无正确答案

160. 下图可以表示哪种控制方式的 CPU 工作效率?



A. DMA 方式

B. 程序查询方式


C. 程序中断方式

D. 无正确答案

161. 在程序查询方式的输入输出系统中,假设不考虑处理时间,每一次查询操作需要 100个时钟周期,CPU 的时钟频率为 50MHz。CPU 必须每秒对鼠标进行 60 次查询,则 CPU 对鼠标查询所花时间占用 CPU 时间的比率为

- **A.** 0.006%
- **B.** 0.024%
- **C.** 0.012%
- **D.** 0.01%

- 162. 下列功能不能由中断技术实现的是
- A. 解决 I/O 设备工作速度较低,无法与 CPU 速度匹配的问题
- B. 在突然掉电的瞬间立刻启动备份电源,并做一些必要处理
- C. 使 CPU 可以即时相应外部信号
- D. 主存和设备交换信息时不通过 CPU
- **163.** 下图表示的 I/O 设备与主机信息传送的控制方式为____



A. 程序查询

B. DMA

C. 程序中断

D. 无正确答案

164. 下列对程序中断描述错误的是

- A. 多个中断源向 CPU 提出中断请求时, CPU 可以在某个瞬间接受多个中断源请求
- 8. 凡能向 CPU 提出中断请求的各种因素统称为中断源
- C. 当多个中断源同时提出请求时, CPU 必须对各中断源的请求进行排队, 且只能接受级别 最高的中断源的请求
- D. 中断请求触发器和中断屏蔽触发器在 I/O 接口中是成对出现的
- **165.** I/O 指令的命令码一般可以表述的情况有 (多选)
- **A.** 将数据从 I/O 设备输入主机 **B.** 将数据从主机输出至 I/O 设备
- *C.* 状态测试
- D. 形成某些操作命令
- E. 逻辑运算
- 166. 下列关于调用中断服务程序和调用子程序的叙述正确的是 (多选)
- A. 中断服务程序与中断时 CPU 正在运行的程序是相互独立的,他们之间没有确定的关系。 子程序调用时转入的子程序与 CPU 正在执行的程序段是同一程序的两部分
- **B.** 除了软中断,通常中断产生都是随机的,而子程序调用时由 CALL 指令(子程序调用指 令) 引起的
- C. 中断服务程序的入口地址可以通过硬件向量法产生向量地址, 再由向量地址找到入口地

址。	子程序调用的子程序入口地址是由 CALL 指令中的地址码给出的							
D.	. 调用中断服务程序和子程序都需保护程序端点,前者是由中断隐指令完成,后者由CALL							
指令	令本身完成							
E.	处理中断服务程序时,	对多个同时发生的中国	断需进行裁决,而调用子	产程序时一般没有这				
种护	操作							
F.	F. 在中断服务程序和所调用的子程序中都有保护寄存器内容的操作							
16	7. 当内存和外设之间边	性行信息传输时,不需	要 CPU 参与的控制方式	是				
A.	程序查询方式							
B.	DMA 方式							
C.	程序中断方式							
D.	三种方式都需要							
168. 以下关于通道程序的叙述中,正确的是								
A.	通道程序存放在外设中							
B.	通道程序可以存放在主存中							
C.	通道程序是由 CPU 执行的							
D.	. 通道程序可以在任何环境下执行 I/O 操作							
169. I/O 设备与主机交换信息的常见控制方式不包括方式								
A.	程序查询	B. 中断	C. DMA	D. 随机				
17	0. 在中断响应过程中,	保存正在执行程序的	程序计数器 PC 的作用是	£				
A.	使 CPU 可以找到中断处理程序的入口地址							
B.	使 CPU 可以和外设并行工作							
C.	使中断返回后,该程序可以回到断点位置继续向下执行							
D.	为了响应多重中断							
171. 以下设备中,属于人机交互设备的是(多选)								
A.	调制解调器	B. 光盘	<i>C.</i> 磁盘					
D.	鼠标	E. 显示器	F. 键盘					
172. DMA 控制器和 CPU 在竞争内存时,可以使用以下方式(多选)								
A.	DMA 与 CPU 同时访问							
B.	停止 CPU 访问内存							
C.	周期挪用							

D. .DMA 与 CPU 交替访问

- E. 停止 DMA 访问内存
- 173. 输入输出系统的发展概况可表示为
- A. 早期阶段—>接口模块和 DMA 阶段—>具有 I/O 处理机的阶段—>具有通道结构的阶段
- **B.** 早期阶段—>具有通道结构的阶段—>接口模块和 DMA 阶段—>具有 I/O 处理机的阶段
- C. 早期阶段—>具有通道结构的阶段—>具有 I/O 处理机的阶段—>接口模块和 DMA 阶段
- D. 早期阶段─>接口模块和 DMA 阶段─>具有通道结构的阶段─>具有 I/O 处理机的阶段
- **174.** DMA 的数据传送方式,可以是 (多选)

D.

组合传送方式 **E.** 信号传送方式

175. 下列有关中断向量地址和终端服务程序的入口地址的描述错误的是

A. 在硬件向量法中,中断服务程序的入口地址由硬件电路直接产生


B. 中

断向量地址形成部件的输入来自排队器的输出

- C. 一个中断源对应一个向量地址
- **D.** 在硬件向量法中,可以通过中断向量地址寻找中断服务程序入口地址
- 176. 微型机系统中, 主机和高速硬盘进行数据交换一般采用 方式

- **A.** 程序查询 **B.** 程序中断 **C.** DMA **D.** 无正确答案

177. 在 DMA 方式中,由于 DMA 接口与 CPU 共享主存,这就有可能出现两者争用主存的 冲突,为了有效地分时使用主存,通常 DMA 与主存交换数据时采用停止 CPU 访问主存、 周期挪用或 DMA 与 CPU 交替访存三种方法,下图所示的方法是



- A. 停止 CPU 访问主存
- **B.** 周期挪用
- C. DMA 与 CPU 交替访存
- D. 无正确答案

178. DMA 方式中,周期窃取是窃取一个 (多选)

A. 指令周期

B. 存取周期

C. CPU 周期

D. 总线周期


E. DMA 挪用的是主存访问 CPU 的时间,因此是存取周期

179. I/O 与主机交换信息的方式中, DMA 方式的特点是

A. CPU 与设备串行工作,传送与主程序串行工作									
B. CPU 与设备并行工作,传送与主程序并行工作									
C. CPU 与设备并行工作,传送与主程序串行工作									
D. CPU 与设备串行工作,传送与主程序并行工作									
180. 键盘、鼠标属于设备									
A. 输入	B. 输出	<i>C.</i> 机-机通信	D. 计算机信息存储						
181. 计算机的外部	181. 计算机的外部设备是指								
A. 磁盘机	E	3. 电源及空调设备							
C. 键盘显示器	盘显示器 D. 输入输出设备								
182. CPU 对通道的]请求形式是_								
A. I/O 指令	令 B. 跳转指令								
<i>C.</i> 通道命令	D. 中	断							
183. DMA 接口具有的功能有(多选)									
A. 向 CPU 申请 DMA 传送									
B. 在 CPU 允许 DMA 工作时,处理总线控制权的转交									
C. 在 DMA 期间管理系统总线,控制数据传送									
D. 确定数据传送的起始地址和数据长度									
E. 在数据块传送结束时给出 DMA 操作完成的信号									
184. 磁盘适用于_	方式实现输	入输出操作							
A. I/O 指令	B. ₹	呈序查询							
C. DMA	D. 中断								
185. 当主机发生 I	/0 操作时,C	PU 和 IO 外设串行	工作的控制方式是						
	A. 程序中断方式 B. 程序查询方式								
C. DMA 方式 D. 三种方式都是									
186. 标准的 ASCII 码是位									
A. 4 B. 5									
187. 在统一编址方式下,区分 CPU 访问的是内存还是外设是靠									
A. 不同的地址码		B. 不同的地址约	戈						
C. 不同的数据线 D不同的控制线									
188. 中断发生时,程序计数器内容的保护和更新,是由完成的									
A. I/O 指令 B. 硬件									

<i>C.</i> 访存指令	D. 进札	D. 进栈指令和转移指令							
189. 在程序中断	方式下,中断响应发	生在							
A. 一条指令执行结	吉東								
B. 一条指令执行开	一始								
C. 一条指令执行	C. 一条指令执行中间								
D. 一条指令执行的	的任何时刻								
190. 以串行接口》	对 ASCII 码进行传送	,带1位奇	5偶检验位和	2 位停止位, 当波特率为 9600					
波特时,字符传送	率为字符/s								
A. 480	B. 960	C. 1200		D. 1371					
191. 当主机与外设传送数据时,CPU 的效率由高到低依次是									
A. 程序查询方式、DMA 方式、程序中断方式									
B. 程序中断方式、DMA 方式、程序查询方式									
C. DMA 方式、程序中断方式、程序查询方式									
D. 程序中断方式、程序查询方式、DMA 方式									
192. 打印机的分类方法很多,下列是按照打字原理进行分类的是(多选)									
A. 击打式	B. 非击打式		<i>C.</i> 串行式						
D. 并行式	E. 点阵式	F.	活字式						
193. 在程序中断	方式中,中断向量可	以提供	-						
A. 正在执行程序的	的断点地址								
3. 传送数据的设备地址									
<i>C.</i> 传送数据的起始地址									
D. 中断服务程序的入口地址									
194. I/O 和 CPU 之间不论是采用串行传送还是并行传送,它们之间的联络方式(定时方式)									
有(多选)									
A. 异步定时	3. 立即响应	NY.	<i>C.</i> 同步定	寸					
D. 程序查询	E. DMA								
195. 在程序中断方式中,将中断允许触发器(EINT)置"1"的操作可由完成。									
A. 硬件复位		B. 数据预	取指令						
<i>C.</i> 开中断指令		D. 美中断	指令						
196. 程序查询方式是由 CPU 通过程序不断查询 I/0 接口是否已做好准备,从而控制 I/0 设									

备与主机交换信息。程序查询方式的流程如下所示:



关于程序查询方式的特点,下列说法正确的是 (多选)

- **A.** 只要一启动 I/O 设备,CPU 便不断查询 I/O 设备的准备情况,从而终止了原程序的执行。
- B. CPU 在反复查询过程中, 犹如就地"踏步"
- ${\it C.}$ I/O 设备准备就绪后,CPU 要一个字一个字地从 I/O 设备取出,经 CPU 送至主存,此刻 CPU 也不能执行原程序
- D. CPU 和 IO 设备处于串行工作状态, CPU 的工作效率不高。
- E. CPU 执行程序与 I/O 设备做准备是同时进行的,不会出现"踏步"现象。
- 197. 中断服务程序的最后一条指令是


A. 出栈指令

B. 入栈指令

C. 中断返回指令

D. 转移指令

198. 接口可以看做是两个系统或两个部件之间的交换部分,它既可以是两种硬件设备之间的连接电路,也可以是两个软件之间的共同逻辑边界。I/0 接口通常是指主机与 I/0 设备之间设置的一个硬件电路及其相应的软件控制



下面 是对数据线的描述

- **A.** 主要用以传输 CPU 向设备发送的各种命令信号,如启动、清除、屏蔽、读、写等。它是一组单线总线,其根数与命令信号多少有关。
- B. 是用来传送设备码的,它的根数取决于 I/O 指令中设备码的位数。
- **C.** 是将 I/O 设备的状态向主机报告的信号线,例如,设备是否准备就绪,是否向 CPU 发出中断请求等。它也是一组单线总线。
- **D.** 是 I/0 设备与主机之间数据代码的传送线,其根数一般等于存储字长的位数或字符的位数,它通常是双向的,也可以是单向的。
- 199. 中断系统是由___实现的。


A. 仅由硬件

B. 仅由软件

C. 软件和硬件的结合

D. 仅由硬件或者仅由软件

200.接口可以看做是两个系统或两个部件之间的交换部分,它既可以是两种硬件设备之间的连接电路,也可以是两个软件之间的共同逻辑边界。I/0接口通常是指主机与I/0设备之间设置的一个硬件电路及其相应的软件控制



下面是对设备选择线的描述。

- **A.** 是 I/O 设备与主机之间数据代码的传送线,其根数一般等于存储字长的位数或字符的位数,它通常是双向的,也可以是单向的。
- B. 是用来传送设备码的,它的根数取决于 I/O 指令中设备码的位数。
- **C.** 主要用以传输 CPU 向设备发送的各种命令信号,如启动、清除、屏蔽、读、写等。它是一组单线总线,其根数与命令信号多少有关。
- **D.** 是将 I/O 设备的状态向主机报告的信号线,例如,设备是否准备就绪,是否向 CPU 发出中断请求等。它也是一组单线总线。
- **201.** 主机的 I/0 接口可分为多种类型,按数据的传送方式不同进行分类的是


A. 并行接口和串行接口

B. 可编程接口和不可编程接口

C. 通用接口和专用接口

D. 中断接口和 DMA 接口

202. 接口可以看做是两个系统或两个部件之间的交换部分,它既可以是两种硬件设备之间的连接电路,也可以是两个软件之间的共同逻辑边界。I/0 接口通常是指主机与 I/0 设备之间设置的一个硬件电路及其相应的软件控制



下面 是对命令线的描述。

- A. 是用来传送设备码的,它的根数取决于 I/0 指令中设备码的位数。
- **B.** 是 I/0 设备与主机之间数据代码的传送线,其根数一般等于存储字长的位数或字符的位数,它通常是双向的,也可以是单向的。
- **C.** 主要用以传输 CPU 向设备发送的各种命令信号,如启动、清除、屏蔽、读、写等。它是一组单线总线,其根数与命令信号多少有关。
- **D.** 是将 I/O 设备的状态向主机报告的信号线,例如,设备是否准备就绪,是否向 CPU 发出中断请求等。它也是一组单线总线。

203. 通道程序是由 组成

A. I/O 指令

B. 通道指令

C. 通道状态字

D. 通道请求

204. 接口可以看做是两个系统或两个部件之间的交换部分,它既可以是两种硬件设备之间的连接电路,也可以是两个软件之间的共同逻辑边界。I/0 接口通常是指主机与 I/0 设备之间设置的一个硬件电路及其相应的软件控制。

接口通常应具有选址、传送命令、传送数据、反应 I/0 设备状态等功能。关于**选址** 功能,下面描述正确的是

- **A.** 由于接口处于主机与 I/0 设备之间,因此数据必须通过接口才能实现主机与 I/0 设备之间的传送。为实现此功能,要求接口中具有数据通路,这种数据通路还应具有缓冲能力,即将数据暂存在接口内。
- **B.** 由于 I/O 总线与所有设备的接口电路相连,此功能是用以确定 CPU 究竟选择哪台设备,通过设备选择线上的设备码来确定。
- **C.** 此功能是为了使 CPU 能及时了解各 I/O 设备的工作状态,接口内必须设置一些反映设备工作状态的触发器。
- **D.** 当 CPU 向 I0 设备发出命令时,要求 I/0 设备能做出响应,如果 I/0 接口不具备此功能,那么设备将无法响应,故通常在 I/0 接口中设有存放命令的命令寄存器以及命令译码器。
- **205.** 在程序查询的输入输出系统中,假设不考虑处理时间,每一个查询操作需要 100 个时钟周期,CPU 的时钟频率为 50MHz。CPU 对鼠标每秒进行 30 次查询,则 CPU 对鼠标查询 所花费的时间比率为


A. 0.06% **B.** 0.001% **C.** 0.01% **D.** 0.006%

206.接口可以看做是两个系统或两个部件之间的交换部分,它既可以是两种硬件设备之间的连接电路,也可以是两个软件之间的共同逻辑边界。I/0接口通常是指主机与I/0设备之间设置的一个硬件电路及其相应的软件控制。

接口通常应具有选址、传送命令、传送数据、反应 I/0 设备状态等功能。关于**传送 命令功能**,下面描述正确的是____


- **A.** 由于 I/O 总线与所有设备的接口电路相连,此功能是用以确定 CPU 究竟选择哪台设备,通过设备选择线上的设备码来确定。
- **B.** 由于接口处于主机与 I/0 设备之间,因此数据必须通过接口才能实现主机与 I/0 设备之间的传送。为实现此功能,要求接口中具有数据通路,这种数据通路还应具有缓冲能力,即将数据暂存在接口内。
- C. 当 CPU 向 IO 设备发出命令时,要求 I/O 设备能做出响应,如果 I/O 接口不具备此功能,那么设备将无法响应,故通常在 I/O 接口中设有存放命令的命令寄存器以及命令译码器。
- **D.** 此功能是为了使 CPU 能及时了解各 I/0 设备的工作状态,接口内必须设置一些反映设备工作状态的触发器。
- **207**. I/O 编址方式可分为统一编址和不统一编址,下列对这两种方法叙述正确的是
- A. 不统一编址是指 I/O 地址和存储器地址是分开的, 所以对 I/O 访问必须有专门的 I/O 指令

- **B.** 统一编址就是将 I/O 地址看作是存储器地址的一部分,可用专门的 I/O 指令对设备进行访问
- **C.** 统一编址是指 I/O 地址和存储器地址是分开的,所以可用访存指令实现 CPU 对设备的访问
- **D.** 不统一编址是指将 I/O 地址看作是存储器地址的一部分,可用专门的 I/O 指令对设备进行访问
- **208.** 在计算机处理中断的过程中,有可能出现新的中断请求,此时如果 CPU 暂停现行的中断服务程序,转去处理新的中断请求,这种现象称为中断嵌套,或多重中断。倘若 CPU 在执行中断服务时,对新的中断请求不予理睬,这种中断称为单重中断。这两种处理方式的中断服务程序略有区别。




上图表示单重中断和多重中断服务程序流程,下面说法正确的是

- A. 左右两图都是多重中断的服务流程
- B. 左图是多重中断的服务流程,右图是单重中断的服务流程
- C. 左图是单重中断的服务流程,右图是多重中断的服务流程
- D. 左右两图都是单重中断的服务流程
- **209.** 程序中断方式在 CPU 启动 I/0 设备后,不查询设备是否已准备就绪,继续执行自身程序,只是当 I/0 设备准备就绪并向 CPU 发出中断请求后才予以响应,这大大提高 CPU 的工作效率。下图示意了采用程序中断方式从 I/0 设备读数据块到主存的程序流程。




观察上述流程图,下列说法正确的是 (多选)

- A. CPU 和 IO 设备处于串行工作状态, CPU 的工作效率不高。
- **B.** 采用程序中断方式,CPU 和 IO 不仅在硬件方面需增加相应的电路,而且在软件方面还必须编制中断服务程序。
- C. 在此方式下, CPU 不必时刻查询 I/O 设备的准备情况, 不出现"踏步"现象。
- **D.** 当 I/0 设备向 CPU 发出请求后,CPU 才从 I/0 接口读一个字经 CPU 送至主存(这是通过执行中断服务程序完成的)。
- E. CPU 向 I/O 设备发读指令后,仍可以处理其他事情(如继续在算题)
- **210.** I/0 设备与主机交换信息时,共有 5 中控制方式:程序查询方式、程序中断方式、直接存取方式(DMA)、I/0 通道方式、I/0 处理机方式。下图,对前三种方式的 CPU 工作效率进行了比较。



参考上图,我们可知程序查询方式、程序中断方式、DMA 方式中,____方式对 CPU 的利用率最高。


- A. 程序查询方式
- B. 程序中断方式
- C. DMA 方式
- D. 三种方式一样高,因为交换 I/O 设备信息到主存,用不到 CPU。
- **211.** 随着计算机技术的发展, I/0 设备在计算机系统中地位越来越重要, I/0 设备的组成 通常可以用下图点画线框内的结构来描述。下图中, 设备控制器用来控制 I/0 设备的具体动作, 不同的 I/0 设备完成的控制功能不同。机、电、磁、光部件与具体的 I/0 设备有关,即 I/0 设备的结构大致与机、电、磁、光的工作原理有关。



I/0 设备通常可以分为三类,是

- **A.** 硬件层、内核层、应用层
- **B.** TCP\IP , Socket, MAC

- C. 字符设备、块设备、网络设备
- D. 人机交互设备、计算机信息的存储设备、机一机通信设备
- **212.** 接口可以看做是两个系统或两个部件之间的交换部分,它既可以是两种硬件设备之间的连接电路,也可以是两个软件之间的共同逻辑边界。I/0接口通常是指主机与I/0设备之间设置的一个硬件电路及其相应的软件控制。



下面 是对状态线的描述。

- **A.** 是 I/0 设备与主机之间数据代码的传送线,其根数一般等于存储字长的位数或字符的位数,它通常是双向的,也可以是单向的。
- B. 是用来传送设备码的,它的根数取决于 I/O 指令中设备码的位数。
- **C.** 是将 I/O 设备的状态向主机报告的信号线,例如,设备是否准备就绪,是否向 CPU 发出中断请求等。它也是一组单线总线。
- **D.** 主要用以传输 CPU 向设备发送的各种命令信号,如启动、清除、屏蔽、读、写等。它是一组单线总线,其根数与命令信号多少有关。
- 213. 接口可以看做是两个系统或两个部件之间的交换部分,它既可以是两种硬件设备之间

的连接电路,也可以是两个软件之间的共同逻辑边界。I/0接口通常是指主机与I/0设备之间设置的一个硬件电路及其相应的软件控制。

下列是主机与 I/0 设备之间设置接口的理由的是 (多选)

- **A.** 一台机器通常配有多台 I. /0 设备,它们各有其设备号(地址),通过接口可实现 I/0 设备的选择。
- **B.** I/O 设备种类繁多,速度不一,与 CPU 速度相差很大,通过接口可实现数据缓冲,达到速度匹配。
- **C.** 有些 I/O 设备可能串行传送数据,而 CPU 一般为并行传送,通过接口可实现数据串-并格式的转换。
- **D.** I/O 设备的输入输出电平可能与 CPU 的输入输出电平不同,通过接口可实现电平转换。
- **E.** CPU 启动 I/O 设备工作,要向 I/O 设备发各种控制信号,通过接口可实现电平转换。
- **F.** I/O 设备需将工作状态(如"忙"、"就绪", "错误", "中断请求"等)及时向 CPU 报告,通过接口监控设备的工作状态,并可保存状态信息,供 CPU 查询。
- **214.** 接口可以看做是两个系统或两个部件之间的交换部分,它既可以是两种硬件设备之间的连接电路,也可以是两个软件之间的共同逻辑边界。I/0 接口通常是指主机与 I/0 设备之间设置的一个硬件电路及其相应的软件控制。

接口通常应具有选址、传送命令、传送数据、反应 I/0 设备状态等功能。下面关于**传送数据** 功能,描述正确的是

- **A.** 由于 I/0 总线与所有设备的接口电路相连,此功能是用以确定 CPU 究竟选择哪台设备,通过设备选择线上的设备码来确定。
- **B.** 当 CPU 向 I0 设备发出命令时,要求 I/0 设备能做出响应,如果 I/0 接口不具备此功能,那么设备将无法响应,故通常在 I/0 接口中设有存放命令的命令寄存器以及命令译码器。
- **C.** 由于接口处于主机与 I/0 设备之间,因此数据必须通过接口才能实现主机与 I/0 设备之间的传送。为实现此功能,要求接口中具有数据通路,这种数据通路还应具有缓冲能力,即将数据暂存在接口内。
- **D.** 此功能是为了使 CPU 能及时了解各 I/0 设备的工作状态,接口内必须设置一些反映设备工作状态的触发器
- **215.** 接口可以看做是两个系统或两个部件之间的交换部分,它既可以是两种硬件设备之间的连接电路,也可以是两个软件之间的共同逻辑边界。I/0接口通常是指主机与I/0设备之间设置的一个硬件电路及其相应的软件控制。

接口通常应具有选址、传送命令、传送数据、反应 I/0 设备状态等功能。关于反应 I/0 设备状态功能,下面描述正确的是

- **A.** 由于 I/0 总线与所有设备的接口电路相连,此功能是用以确定 CPU 究竟选择哪台设备,通过设备选择线上的设备码来确定。
- **B.** 当 CPU 向 IO 设备发出命令时,要求 I/O 设备能做出响应,如果 I/O 接口不具备此功能,那么设备将无法响应,故通常在 I/O 接口中设有存放命令的命令寄存器以及命令译码器。
- **C.** 由于接口处于主机与 I/0 设备之间,因此数据必须通过接口才能实现主机与 I/0 设备之间的传送。为实现此功能,要求接口中具有数据通路,这种数据通路还应具有缓冲能力,即将数据暂存在接口内。
- **D.** 此功能是为了使 CPU 能及时了解各 I/0 设备的工作状态,接口内必须设置一些反映设备工作状态的触发器