第6章 计算机的运算方法


- 6.1 无符号数和有符号数
- 6.2 数的定点表示和浮点表示
- 6.3 定点运算
- 6.4 浮点四则运算
- 6.5 算术逻辑单元

6.5 算术逻辑单元

- · 一、ALU 电路
- 二、快速进位链
 - -1.并行加法器
 - -2. 串行进位链
 - -3.并行进位链
 - (1) 单重分组跳跃进位链
 - (2) 双重分组跳跃进位链

6.5 算术逻辑单元

一、ALU 电路



组合逻辑电路

 K_i 不同取值

 F_i 不同

四位 ALU 74181

$$M=0$$
 算术运算


$$M=1$$
 逻辑运算

 $S_3 \sim S_0$ 不同取值,可做不同运算

二、快速进位链

6.5

1. 并行加法器



117

2. 串行进位链

6.5

进位链

传送进位的电路

串行进位链

进位串行传送

以 4 位全加器为例,每一位的进位表达式为


$$C_0 = d_0 + t_0 C_{-1} = \overline{d_0 \cdot t_0 C_{-1}}$$

$$C_1 = d_1 + t_1 C_0$$

$$C_2 = d_2 + t_2 C_1$$

设与非门的级延迟时间为t、

$$C_3 = d_3 + t_3 C_2$$



4位 全加器产生进位的全部时间为 8t,

n 位全加器产生进位的全部时间为 $2nt_v$

3. 并行进位链(先行进位,跳跃进位)


6.5

n 位加法器的进位同时产生 以 4 位加法器为例

(1) 单重分组跳跃进位链

6.5

n 位全加器分若干小组,小组中的进位同时产生,小组与小组之间采用串行进位 以 n = 16 为例




(2) 双重分组跳跃进位链

6.5

n 位全加器分若干大组,大组中又包含若干小组。每个大组中小组的最高位进位同时产生。 大组与大组之间采用串行进位。

以 n=32 为例



2015/6/9

哈尔滨工业大学 刘宏伟

(3) 双重分组跳跃进位链 大组进位分析

6.5

以第8小组为例

$$C_{3} = d_{3} + t_{3}C_{2} = \underbrace{d_{3} + t_{3}d_{2} + t_{3}t_{2}d_{1} + t_{3}t_{2}t_{1}d_{0}}_{D_{8}} + \underbrace{t_{3}t_{2}t_{1}t_{0}C_{-1}}_{+ T_{8}C_{-1}}$$

D₈ 小组的本地进位 与外来进位无关

T₈ 小组的传送条件 与外来进位无关 传递外来进位

同理 第 7 小组
$$C_7 = D_7 + T_7 C_3$$

第 6 小组
$$C_{11} = D_6 + T_6 C_7$$

第 5 小组
$$C_{15} = D_5 + T_5 C_{11}$$

进一步展开得

$$C_3 = D_8 + T_8 C_{-1}$$


$$C_7 = D_7 + T_7 C_3 = D_7 + T_7 D_8 + T_7 T_8 C_{-1}$$

$$C_{11} = D_6 + T_6 C_7 = D_6 + T_6 D_7 + T_6 T_7 D_8 + T_6 T_7 T_8 C_{-1}$$

$$C_{15} = D_5 + T_5 C_{11} = D_5 + T_5 D_6 + T_5 T_6 D_7 + T_5 T_6 T_7 D_8 + T_5 T_6 T_7 T_8 C_{-1}$$

(4) 双重分组跳跃进位链的 大组 进位线路 6.5

以第2大组为例



(5) 双重分组跳跃进位链的 小组 进位线路 6.5

以第8小组为例 只产生低3位的进位和本小组的 D_8T_8

