

- mai avem în vedere faptul că sist. tb. croită cu JP din stg. se necesită acces . . .

SPM. 20

pg. 25: comutator crossbar:

3 atâtea bare oriz. câte JPs;

— — — vertic. câte memorii;

la N barelor oriz. & vertic. = comutator.

unidir. JP → mem.;

comut. tb. să fie bidir. ptr. conect. linutur de dte ale JP.:

RW, WR — inactive ⇒ comut. sunt în stare 3state;

RW activ, WR inactiv ⇒ sens de curgere a dte: r. e mem. → JP;

RW inactiv, WR activ ⇒ — : JP → mem.;

în (t) mom. de timp (t) JP poate fi conect. la un modul de mem. (când 7 tot atâtea module de mem. câte JPs. se nici o pereche de JP. nu solicită acces la mem. simultan; altfel, doar unuia i se dă acces la mem., celelalte aşteaptă);

creşte lăţimea de bandă (teoretic ar creşte de n ori de. sist. are n proc. faze de sist. cu mag. unică) s

dezavantaje:

• dificultatea realiz. comutatoarelor

liniute de adr. ⇒ buffere 3state unidir. p-

liniute de dte. ⇒ 2 buffere 3state unidir. din care doar unul e în st. activă, celelalte e în 3state;

"•" → circuite complexe cu dezav. ⇒ cost, fiabilitate redusă, nr. mare de pini, nr. mare de lipituri (cauza fet, defectoare)

→ tehnologie GBA (Grid Ball Array)

pg. 27: latenţa de comutare = timp scurs între cererea de comut. & comut. proasă

pg. 28: "met. găină moartă" → utiliz. memorii multiport ⇒ comutatoarele sunt mai simple însă e complicată realizarea memoriei multiport → nu pot acorda acces simultan ptr. 2 procesoare la ac. modul de mem.;

→ avantaj: ac. mem. se constr. prin integr. directă însă câte JP. sunt, atâtea porturi de mem. tb. să au;

→ dezavantaj: nr. f. mare de pini;

pg. 34: ex. istoric de sist. multiprocesor (istoric)

pg. 35: KSR1 \rightarrow utiliz. 1088 μ Ps pe 64 biți;
 \rightarrow sp. vîrî de mem. com. 2^{40} octeți;

- toate dttle. sist. sunt distribuite prin inelele de niv. 0 m mem. cache
- μ P. grupate în clustere pîrî cî μ Ps. fol. în comun setul de dttle pe înclul cîrîua îi sunt asociate;
- de un μ P. necesită seturi de dttle. care nu sunt pe înclul său (cache local), prin Group Directory se det. pe care încl. se află set \rightarrow acces;

pg. 39: Asigurarea coerenței mem. cache în sist. cu μ Ps. multiple:

- \rightarrow \exists o mem. comună în care se află elem. X; el stă aici pînă cînd P_a cere acces la mem. comună pîrî a copia X de aici în local cache; de P_a, P_b citesc elem. X în lî e în regulă s de mî P_a face o modif. în $X \rightarrow X' \rightarrow$ coerența se pierde pîrî cî P_a lucrează cu forma actualizată a dttlori X' iar P_b lucrează cu dttle. vechi;
- \rightarrow ar hb. ca atunci cînd a apărut modif., ea sî fie făcută cunoscută celor care utiliz. elem. X;
- \rightarrow tehnica Read Through: un μ P. lucrează cu refill line ce conține X atîtă timp cît are nevoie; în acest interval \rightarrow incoerență; la un mom. dat refill line hb. golit pîrî a fi umplut cu altceva; la golire, info. e actualizată în mem. principală;
- \rightarrow Write Through: ori de cîte ori se face modificarea lui X, se face imediat actualizarea în mem. principală;
- \rightarrow tehnica Write Through este mare consumatoare de timp; la multipl. P_a nu știe cî P_b dorește sî utilizeze elem. X care a suferit modificări \rightarrow cînd P_a modifică X, modificarea hb. anunțată la întreg sist. pîrî ca info. sî nu fie eronată;

↓
2 modalități: • write update: - pp. cî op. de write care modif. per hb. urmată de actualizarea lui X în toate locațiile în care ac. info. \exists ;
- hb. făcută modif. sî la mem. comună;
- c8-

- write invalidate: - este mai radicală;
- de Pa modifică elem. de dte.

$X \rightarrow X'$ ceea ce mai are de făcut ptr. coerență e să invalideze toate celelalte copii ale lui X din sist. an. proc. care vor să modifice X să vadă că nu se poate;

→ avantaj: în loc să se copieze X de n ori, ---

dezavantaj: $n=72$ μ Ps., dc. toate au nevoie de $X' \Rightarrow$ tb. să îl ia din mem. cache a μ P. care a făcut modifi. \Rightarrow consum de timp;

pg. 44: Scheme

hw.	\rightarrow rapide, rigide
sw.	\rightarrow flexibile, lente
combinate	\rightarrow ok

Protocoloale ptr. Write Update / Write Invalidate:

\rightarrow fac parte din categ. snoopy cache protocols

[1] se difuzează pe mag. info. ce tb. actualizată. μ P. "adulmecă" info. difuzată, iar cele care lucrează cu info. respectivă actualiz. info. respectivă.

[2] Alte sist. nu pot face difuzarea. Atunci ptr. fiecare elem. de dte. avem un set de pointeri care arată mem. cache ale căror μ Ps. utilizează info. \Rightarrow se analizează lista de pointeri \rightarrow se det. ce mem. cache tb. să actualizeze info.;

Nu se mai distribuie tuturor μ Ps., ci doar celor care fol. info.
Pb. legate de pointeri \rightarrow câți pointeri?

\hookrightarrow tb. introdus un bit de stare "dirty bit" calificat care spune dc. dte. nu sunt actualizate (setat 1); dc. dirty bit $= 0$, dte. conectate tb. transmise mem. ptr. care \exists pointer în listă;

[3] Write Invalidate Protocol:

\rightarrow bloc de dte. al mem. cache poate fi în una din stările:

single consistent = starea blocului care a fost citit din mem. princ. și adus în cache-ul unui μ P., el nu se mai află în

în cache-ul niciunui alt μP (single), și blocul nu a fost modif. din mom. aducerii din mem. princ. în mem. cache a μP (consistent);

multiple consistent = caract. (+) copie ~~de~~ a blocurilor din mem. princ., blocuri citite în m. multe mem. cache ale m. multor μP s. și blocurile nu au suferit modif. → consistent;

single inconsistent = leg. de protoc. Write Invalidate → un bloc devine:

- (a) dc. blocul fusese single consistent și μP în a cărui cache se afla blocul l-a modif. (s.n. single ptr. că e unic, inconsistent ptr. că între blocul citit din mem. princ. și blocul citit și dif.);
- (b) blocul ~~ar~~ fi fost multiple consistent, μP în a cărui mem. se afla
- (c) blocul să-l fi modif. și spre deosebire de (a) s-a făcut invalidate tuturor copiilor a. bloc în mem. cache ale celorlalte μP s. care utilizează blocul respectiv.

invalid = starea în care trece un bloc în starea multiple dintr-o mem. cache ce a modif. conținutul dar care anunțase că blocul nu mai e consid.;

pg. 50: Read Hit - single consistent
- single inconsistent
- multiple consistent } citește și gata

Dc. blocul e invalid, read hit nu e posibil, ptr. că citește un bloc care Ț. Tentativa de a citi din bloc invalid = Read Miss.

Read Miss:

- C2.1: Blocul de care avem nevoie nu se găsește în nici o altă mem. cache ⇒ din mem. principală ⁽⁵⁾ aduce blocul în cache-ul μP care a solicitat citirea și ~~se~~ se setează starea blocului la single consistent;
- C2.2: Ț o sg. copie într-o mem. cache și această mem. e marcată cu starea single consistent. Atunci se citește blocul în cache-ul μP care a solicitat citirea și această copie, ca și deja Țente în cache-ul altui μP se marchează cu multiple consistent;
- C2.3: Ț mai multe ~~blocuri~~ copii ale blocului solicitat în m. multe cache-uri ale m. multor μP → se citește blocul în mem. solicitant → se marchează doar ultima copie cu multiple

- C2.4: 3 o sg. copie marcată cu single inconsistent. Info. din blocul single inconsistent e fol. ptr. a actualiza info. mem. princ.

(A) → single consistent.

(B) Se citește blocul în forma actualizată → adus în mem. cache a IP solicitant și din single consistent → multiple consistent - - - ?

Write Hit

- single consistent $\xrightarrow{\text{dev.}}$ single inconsistent
- inconsistent → și mai
- multiple consistent → blocul modificat devine single inconsistent → comandă de invalidate a tuturor copilor

Write Miss

- (1) → Nu e o copie nicăieri → iau din mem. principală și pun în cache-ul solicitant → single inconsistent
- (2) → 3 o sg. copie single consistent → aduc copia în cache-ul IP care face modif. → marchează copia cu single inconsistent și o invalidează pe cea care era single & consistent
- (3) → m. multe copii multiple consistent → se aduce o copie în cache-ul solicitant, se marchează cu single ~~consistent~~ inconsistent și se invalidează toate celelalte copii ale blocului
- (4) → 3 o sg. copie single inconsistent și se actualizează mem. principală, aduc de. în cache-ul solicitant.