

Fig. 80: ILP  $\Rightarrow$  permite maximizarea vitezei: cu care un program compilat dintr-un lgi. de nivel înalt e rulat pe o mașină;  
 Instruction Level Parallelism  $\Rightarrow$  se utilizează fie superscalar / superppl / VLIW, fie o combinație;  
 $\Rightarrow$  tb. să găsim nr. mediu de instr. pe care un  $\mu P$  le poate efectua simultan.

La  $\mu P$  RISC: OF 2 DEC sunt cuplate într-o sing. treaptă ppl. - ID  
 EX 2 WR  
 $\Rightarrow$  3 trepte în ppl: IF ID EX

Peri. de ceas ptr. RISC e mai mică decât la  $\mu P$  CISC.

Nu putem utiliza mereu RISC  $\Rightarrow$  tb. să am un compil. care să dea perechi de instr. ce pot fi exec. în paralel  $\rightarrow$  pg. 83.

Fig. 84: MLP  $\Rightarrow$   $\exists$  mai multe structuri ppl în paralel  
 Machine Level Parallelism  $\Rightarrow$  tb. să  $\exists$  un echilibru între ILP  $\geq$  MLP.

SPM. 7 pg. 82: Procesoarele de tip RISC au instr. simple care se execută în același nr. de cicli de ceas. În fig., sunt 3 perioade de timp în care struct. ppl se umple. La instr. de salt ppl. tb. vidată. Instr. simple  $\rightarrow$  lui simplu  $\rightarrow$  e loc ptr. plasarea altor ppl.  $\rightarrow$  e redusă durata de execuție per ansamblu (teoretic).

pg. 83: În practică e posibil ca între 2 instr. (10 și 11) să  $\exists$  data dependency. În fig., sunt prezentate instr. care sunt rulate în 11.  $\exists$  posibilitatea ca 2 instr. să nu poată fi realizate simultan datorită lipsei resurselor.

O metodă de creștere a vitezei de exec. e fol. unor instr. f. lungi (se icesc 4 op. elementare). De  $\exists$  dependențe apare necesitatea de pauză (4 timpi).

pg. 92: Creșterea vitezei de execuție  $\Rightarrow$  instr. f. lungi (ALU)  $\Rightarrow$  în ALU au fost cuplate 4 instr.  $\rightarrow$  apare stalling.

O mare creștere în viteză de execuție s-a făcut prin:

- extragerea în order a instr. (cum le-a introdus programatorul);
- executarea lor out of order (într-o ordine OK după logică, dar  $\neq$  de ordinea dată de programator)  $\Rightarrow$  maximizarea utiliz. resurselor lui;
- salvarea rez. în retirement unit;
- inserarea lor în reg. permanenti în order (WB).

Apare pb. complexității sporite a mec. de execuție a instr.  $\Rightarrow$  să fie capabil să analizeze ordinea corectă în care să se exec. instr. out of order  $\rightarrow$  nec. lui  $\Rightarrow$  ocupă mai mult spațiu pe plăcuță!

pg. 96: ii = emisie în order, finalizare în order  $\Rightarrow$  instr. sunt exec. în ordine f. de disponibilitatea resurselor lui; de 2 instr. sunt emise ~~simultan~~ împreună, ele tb. finalizate împreună.

io = emisie în order, finalizare out of order  $\Rightarrow$  tb. analizat & anghurat că  $\neq$  hazard WAR (execuția out of order tb. să nu pericliteze logica programului (rez. date în ordinea dorită de progr))

OOO = emisie out of order, finalizare out of order  $\Rightarrow$  p. max. de complexitate a mec. de analiză  $\Rightarrow$  e necesar un hw. sistem. numit instruction window  $\rightarrow$  instr. sunt aduse în instr. window out of order și sunt lansate în execuție în f. de disponibilitatea unităților lui de execuție.

pg. 103: BHT = Branch History Table  $\rightarrow$  info. despre cum s-a comportat instr. în trecut  $\rightarrow$  a sărit sau nu.

BTB = Branch Target Buffer  $\rightarrow$  instr. conține adresele la care s-a sărit la exec. anterioare ale resp. instrucțiuni de salt  $\rightarrow$  de. ajunge la instr. de salt, în p. se măcară ultima adr. din BTB.

## Planificarea structurilor ppl:

- de obicei struct. ppl sunt planif. ar. o treaptă se poate fi utiliz. de mai multe ori
- struct. statică → la  $(t)$  mom. de timp în toate treptele se găsește în exec. elem. aceluiasi tip de instr. (de ex. adunare în VM).
- struct. dinamică → la un mom. dat în treptele structurii pot coî elemente ale mai multor tipuri de instr. (de ex. adunare și înmulțire în VM) → structura se adaptează singură la condiții
- la struct. statică, de vreme ce schimb tipul instr. care se exec., dă se termină complet ultima instr. din tipul curent, apoi se poate complet ppl, se modifică un pic structura (modif. <sup>det. prin</sup> de intr. operat.) și apoi se reîncarcă ppl.
- coliziune: de la  $t_0$  introduce instr.  $i_1$ , la  $t_1$   $i_1$  trece în treapta 2 → la  $i_1$  în treapta 1 introduce  $i_2$ , la  $t_2$   $i_2$  tb. să treacă în treapta 2, dar  $i_1$  tb. să reutilizeze treapta 2 → competiție ptr. resurse lvs! (pg. 116)
- hd. de rezervare: folosește ptr. a marca la anumite mom. de timp treptele struct. ppl. care sunt ocupate cu exec. unei instr.
  - la  $t_0$   $i_1$  rezervă treapta 1, la  $t_1$  și  $t_2$  se rezervă treapta 2, la  $t_3$  treapta 3, la  $t_4$  din nou treapta 2, apoi struct. devine vidă;
- latență (latency): timpul mort = întârzierea cu care o a 2-a instr. tb. introdusă în ppl. ptr. a se evita coliziunea cu instr. precedente la anumite trepte de prelucrare; latență 0: introduce 2 instr. simultan → imposibil pg. 116 - latență 3/4:
  - ↓
  - ppl. în 3 trepte cu reacție → e echivalent cu un ppl. cu 5 trepte sequențiale

lista a latentelor interzise  $\rightarrow$  tr. 1:  $t_0$ ; tr. 2:  $t_1$ ; tr. 3:  $t_2$ ; tr. 4:  $t_3$ ; tr. 5:  $t_4$

$\rightarrow$  vector de coliziune: 5 elem.:

$c_4 \ c_3 \ c_2 \ c_1 \ c_0$

$(1 \ 0 \ 0 \ 1 \ 1)$

$4 \ 3 \ 2 \ 1 \ 0 = \text{latenta}$

$\rightarrow$

$\rightarrow$  conține latentele interzise.

$\rightarrow$  se generează diagrama stărilor: pg. 123:

- se pleacă din starea dată de vector de coliziune;
- urm. stare se obț. deplasând spre dre. cu **2** ~~stare~~ starea anterioară și făcând ~~sau~~ sau între rez. și vectorul de coliziune (cel inițial);

asta la pasul 2, pentru că  
aveam latentă 2: la pas  
3 shiftăm dre. cu 3 poz. (latentă = 3)  $\rightarrow$  pg. 123

$\rightarrow$  latentă medie minimă (MAL) =  $\min(\text{latentele medii})$

$\downarrow$   
ciclul cu MAL maximizează rata de transfer ppr. ppl.

$\rightarrow$  latentă minimă  $\rightarrow$  ar fi necesar de un mec. care să numere (2 latentă, 3 latentă) și să introducă intri după acele latente ( $i_1 \ u_1 \ i_2 \ u_2 \ i_3 \ u_3 \ i_4 \ u_4 \ i_5 \dots$ ) an. MAL = (2,5); ~~se poate~~ și mai simplu se avem un mec. care introduce mereu intri cu aceeași latentă  $\rightarrow$  latentă minimă:  $i_1 \ u_1 \ i_2 \ u_2 \ i_3 \ u_3 \ i_4 \dots$   
 $\rightarrow$  cu cadenta asta utza. scade de 3 ori, dar ppl. fct. simplu (pg. 129)

$\rightarrow$  tot ce e valabil ppr. ppl. static e valabil și ppr. ppl. dinamic

$\rightarrow$  pg. 30: 4 liste de latente și o intr. de coliziune  $\rightarrow$

$\downarrow$   
AA, BB, AB, BA

$\downarrow$   
~~MA~~  $M_A \ \& \ M_B$

$\rightarrow$  diagrama stărilor (pg. 125)