

MPV utilizează registre.

Memory Oriented MPV:

- 2 MPV: un MPV scalar și o struct. ppl. ce face parte din MPV;
- MPV scalar extrage instr. din mem. și vede de ei, e o instr. scalară sau una vect.
 - scalară: o execută;
 - vectorială: o dă la UC vectorială → ea generează adresele vectoriale;

SPM.14 pg.11: Memory Oriented Vector Processor

MPV vectoriale au 2 sect. { scalară
vectorială

MPV scalar detect. ce instr. e ~~sc~~ scalară și o execută, în care instr. e vect. și o trimite la MPV vect.

3 o seq. mag. de date, o seq. mag. de adrese, dar aceasta e multiplicată prin buffere.

Unit. de comandă vect. primește instruct. la solicitarea unității scalare; aceste instr. sunt decodificate - - -

Register oriented

Info. despre - - - și - - - sunt stocate în registre, de unde pot fi luate repede de struct. ppl., iar comunicarea e făcută de un disp. suplimentar și e compensată de - - -

Manipularea datelor în conf. cu mem. cache se face în blocuri.

Caracteristici:

- aceste MPV au o struct. mai mare → cost m. mare
 - ↳ de la început se proiectează cu - - -
- prezența registrelor → crește vtsa. de operare; MPV vectoriale sunt prevăzute cu seturi de instr. speciale, instr. orientate asupra operațiilor cu vectori;

→ m. multe unități telefonice în II → creșterea vitezei de prelucrare.

! Multiplicarea nr. de unități în II NU duce la micșorarea timpului de execuție → date succesive accesate simultan.

Proiectarea memoriei (pg. 22): bandwidth = nr. medii de cuv. accesat într-o unit. de timp → rata de comunicare cu memoria. Sistemul de memorie e compus din module.

pg. 24: 16. citiți cei 2 operanzi pe cele 4 structuri ppł. în instrucțiunea care e comună tuturor unit. ppł. → $(2 \times 4 + 1)$ elem. celule, și fiec. elem. are 32b
→ $(2 \times 4 + 1) \times 32 = 288 \text{ biți}$.

Lățimea magistralei → prin 4 ppł. cu instr. și date pe 32 biți sunt necesare 4 magistrale de $(2 + 1 + 1) \times 32 = 128 \text{ biți}$



Eادی că e accesat instr. pe toate JP până la un mom. dat, dar fiecare JP tb. să cite care e acea instr.!!!

config. mem.
 ← module multiple ce permit acces simultan
 ← registre 2 cache între JP și mem. principală

pg. 29: mem. cu 3 porturi

→ mem. poate fi accesată prin 3 porturi, dar se fol. la un mom. dat portul 1 SAU portul 2 SAU portul 3, dar SAU tb. portul ca un SAU exclusiv.

portul 3 e port de write → micșorarea rez.
porturile 1 și 2 sunt porturi read
1 sg. port duce la un mom. dat

! Parțialul s-a mutat pe 30 noiembrie (Joi)!
Materia rămâne aceeași!!!

pg. 31: la to nu poate face nimic ptr că la rfi lui to se introduce
a0. La fel și la t1 ————— 12 —————

b0. La t3 începe procesarea în ppl, stage 1. Dc, ppl are 3 stage,
la t5 are loc pr. înscrisere în memorie: $W_0(C_0)$.

La t1 și t2 s-au emis cunzi. de memory read ptr a se scrie
te a1 și b1 \Rightarrow la t3 intră o nouă instr. la procesare în stage 1.

Ideal ar fi fost dc a0 și b0 ar fi intrat simultan în stage 1.
Practic nu se poate (coliziune) \Rightarrow se face o întârziere.

pg. 32: am redus nr. de module de memorie \Rightarrow a e introdus cu
întârziere, b e introdus cu întârziere și rez. e scris cu întârziere (ptr.
a se evita coliziunile) \Rightarrow pr. rezultat, W_0 , apare la a 12-a per.
de ceas!!! \Rightarrow struct. ppl. se umple de ca. 2 ori mai greu.

A 2-a instr. va degi' tot la un tact după prima. Căderea se po.
breșă \Rightarrow tb. făcând un compromis cost/performance \Rightarrow ~~neinteresează~~
~~se știe~~ m. multe memorii sunt mai costisitoare \Rightarrow ne interesează vta.
~~se știe~~ f. mare sau e ok și cu o vta. ~~mai mică~~ mai mică?

pg. 33: \rightarrow cu cât sunt m. multe trasee concurente memorie - lit band-
width crește, dar crește și complexitatea hw.
 \rightarrow gradul de multiplicitate al struct. ppl. \rightarrow e greu de det. \rightarrow
trial & error; -

\rightarrow manipularea secțiunilor de cod în legătură cu salturile
 \Rightarrow creștere mare a vtaei!

Împ. e cât timp se poate menține performanța de vârf și men-
ținerea unui nivel de perf. maximă -40-

Programarea LFR. pg. 37:

→ expansiunea unui scalar într-un vector:

- în bucla 1 (cea din sf. slideului) → fiecare instanță a buclei
- fb. făcută separat (fb. calculat x)
- x e tri. într-un vector → toate sec. buclei pot fi făcute în paralel → ppl. LFR. !!!

→ loop unrolling:

- forul nu se putea ex. în 11, și mai avea nevoie și de branch prediction (for e o buclea!);
- expansiunea buclei în elem. componente → calcul 4;

→ loop fusion (jamming):

vrem să calculăm elem. lui $M = X + Y + P$

- 2 bucle → BAD
- contopim buclele în una sg. → cele 2 bucle se pot realiza în 11.
- chaining → poate să facă adunări cu 3 operanzi → even better.

→ loop distribution:

- o buclă poate conține elem. indep. și elem. de data dependency
- se împarte buclă în 2 sect.
 - ~~ind~~ dependență de dte.
 - indep. → instr. pot fi realizate în 11, și să aibă indep. de dte.

→ forțarea max. de muncă în buclă interioară → am o buclă int. cu ~~1000~~ 1000 de mreg. și una ext. care o repetă pe cea int. de 10 ori, de ex.:

Pb. 1 1) Adunare, înmulțire cu scalar, etc.

10) NU !!! (apar interjecții → ~~plănușă~~ ^{controlul LFR} ~~plănușă~~ ^{leg. cu mem.})

Maft! → ce e mai împ. din materia de parțial