

Sisteme cu Procesoare Multiple

Sistem cu procesoare multiple \Rightarrow proc. utiliz. resurse comune și colabo-
reață între ele.

Sistem cu proc. multiple \neq sist. multiprocesor

(f. paralel)

Sist. multiprocesor \Rightarrow fol. comunicație prin zone comune de memorie
 \Rightarrow subcategori. a sist. cu proc. multiple

Sist. distribuite \Rightarrow proc. sunt sit. la dist. geografice mari \Rightarrow
 \Rightarrow comunice. se face prin schimbul de mesaje (for-
mat serial)

Parțial \rightarrow săpt. 8 \Rightarrow se dau o sg. dată \Rightarrow de. e plicat \Rightarrow restanță

Lab \rightarrow 4 teme

ED 308, 312, 321 \rightarrow grafică 2 animație

ED 320, 309

Parțial 2 Exam \Rightarrow 2 subiecte + 1 pb

30%, min. 5 (6) 30%, min. 5 (15)

Lab. \rightarrow 40%, min. 5 ~~30%~~ \Rightarrow 4 teme, min. 24 pcte.

A1: IT practică, SO m timp real

A4: pl. robotilor, produc. conexe (vd. artf., traiectorii etc.)

A3: senzori și traductoare

A2: teorie multă

Mai multe anunțuri la cursul de Joi

spm. aii.pub.ro

1 - Procesoarele multiple fct. în paralel \Rightarrow arhitecturi de tip paralel.

Modalități de a evalua performanțele \Rightarrow arh. superioare altora, clasifi.

2 - Procesoare pipeline \Rightarrow creșc. vitezi. de calcul prin evidențierea unor
etape de div. n egale.

\Rightarrow fol. max. ales. ptr. instrucțiuni \rightarrow distincte & separate
în 5 etape

op. fetch (cod. instrucț.)
instruction decode
operand fetch
execution
write back

\Rightarrow ~~în cele mai multe cazuri~~ se preferă arh. RISC

- instr. de salt ștearg pipeline-ul, și func. o nouă structură pipeline
- pb. de hazard → când date. nu sunt gata ptr. exec.
- pipeline e utilizat mult în instr. aritmetice.

3- Rețele de interconectare → 1. tip magistrală: structuri paralele (sist. multiprocesor)

→ 2. rețele din topologii statice (nu se modif. pe toată durata de viață a sist.)

→ 3. topologii dinamice (se reconfig. după condițiile f. la un mom. dat)

— rețele cu blocare (la un mom. dat nu e reconfig. posibilă conect. între nod. A & nod. B, ci depinde de starea rețelei la mom. ant.)

— rețele fără blocare: mai simple (hur. spec.) & mai lente

— cu rearanjare: reconfig. soli la mom. respectiv...

4- Multiprocesoare → baza: • Multiprocessor Specification (intel) (ver. Google)

• Creating Multiprocessor Nios II System Tutorial (Google)

→ scheme de multiprocesoare

→ coerență mem. cache → nu tk. să difere info. ~~ptr.~~ din cache MP1 f. de MP2

→ standard, OpenMP (intel) → permite programare eficientă a sist. SMP (Shared Memory Processors)

6- Arh. data flow & sist. lice

7- Exemple

Cap. 2: Clasificări arhitecturale

Cost vs. performanțe

↓
depind de cerințele clienților pe care
Hb. să o rezolve sistemul

FLOPS \Rightarrow Floating Point Operations Per Second
IPS \Rightarrow Instructions Per Second

Comoditatea programării \Rightarrow ca să se scoată aplicații rapid, dar cu o echipă
mică de programatori

Disponibilitatea \Rightarrow proporția de timp în care sist. este disponibil
 $\rightarrow 100\% \Rightarrow$ Hb. să fie mai multe sisteme care să funcț. în comun

— cold standby: se strică una, o schimbă cu alta (nepornită)
— warm standby: ————— care era
pornită și în așteptare

— hot standby: mașina de rezervă următoare în timp
real activitatea mașinii 1 \Rightarrow ca să
fie fiabil Hb. să ~~am~~ am 3 (răsp.
corect e cel dat de majoritate).

Benchmarks \Rightarrow platforme de testare

SPM.2

Benchmarks \rightarrow tip nucleu (kernel): fragmente de cod extrase din
programe reale (care au pus în general probleme)
și care se rulează pe post de test

\rightarrow locale: teste specifice companiilor producătoare de
echipamente IT

\rightarrow parțiale: înregistrează trace-ul programului

\rightarrow recursive: alg., recursiv

\rightarrow Unix SPEC: sistem complex de sur. - 10 scenarii
științifice & industriale.

\rightarrow Synthetic benchmarks: teste artificiale \rightarrow programe
construite speciale pt. testarea μP

— Wetstone: special pt. FPO (Floating
point operations) \rightarrow bucle cu mare grad
de code locality (de obicei se gătesc în cache
drybone: folosește priuri, progr. nu au bucle
 \Rightarrow cache miss frecvente de la mem. cache
 \rightarrow 3- ~~este~~ e mică \rightarrow testează abilitatea μP

de a manipula eficient mem., cache.
→ paralel benchmarks: testarea arh. de tip paralel.

Sisteme de calcul:

- serial (1 sg. μP)
- pipeline
- paralel

Cadența cu care ~~instr.~~ ^{instr.} intră în pipeline e dată de durata maximă necesară exec. ^{instr.} ~~instr.~~ _{unui}.

Sisteme multiprocesor:

- magistrală paralelă
- compacte
- sist. 'internic cuplate'
- mem. comună, porturi I/O comune

Sisteme distribuite:

- fiec. μP are mem. lui
- comunicația se face prin schimbul de mesaje
- sist. 'slab cuplate'

→ conectate prin rețele

SIMD → accesul I e transmisă în II mai multor μP , fiecare μP lucrând asupra unui D → toate μP execută la un mom. dat aceeași instr.

I = instrucțiuni

D = data ~~instr.~~ stream

MISD → structură dificil de realizat practic → procesoare vectoriale (mai multe instr. act. asupra acelorași date)

MIMD → multe μP comunică între ele; nici unul nu e independent
structură f. fiabilă & flexibilă.

↓
dacă un μP se defectează,
un altul îi preia felia.
→ sist. def. în continuare,
dar la perf. mai mică

Clasificări ~~definite~~ arhitecturale

A ≤ L ≤ C ≤ H → minimizarea timpului de rulare a aplicației.

Esential este A (nir. de nivel permis de aplicatie).

(*) Atq. are o sectiune secventiala si una ||.

Grad de paralelism \rightarrow proportia intre sect. executate || & cele exec. secvential

In general la sist. puternic cuplate paralelismul apare la nir. taskului, iar ptr. sist. slab —————
proceduri. La pipeline paralelismul apare la nivel de instructiune / operatie / microoperatie.

Gradul de paralelism depinde fr mult de interdependenta datelor.

Modele de procese:

Pg. 40 \rightarrow bariera: tb. sa \exists o structura de sincronizare care sa nu permita ~~sa~~ lansarea in executie a modului P
maiest ca toate modulele $2 \div (P-1)$ sa isi fi incheiat executia.

SPM.3

Granularitate \rightarrow rel. dintre timpul de exec. a taskului & timpul de comunicare cu alte ~~task-uri~~ ~~task-uri~~ ~~task-uri~~

Granularitate fina \rightarrow sistemele utiliz. ptr. comunicatie \rightarrow de ex. in sistemul bancar (ATM).

• Clasif Treleaven \rightarrow in functie de factorul care pune in miscare arh.:

\rightarrow control-driven: masina clasica - Un program, iar fact. masina e comandat de instr. programului; instruct. sunt memorate la locati fixe & adrese cu Program Counter; Ex.: arh. RISC, CISC, HLL (High Level Language)

\downarrow
capabile sa execute direct instr. scrise in lbj. de nir. inalt, fara a mai necesita compilator, link-editor, asamblor.

\rightarrow data-driven: arh. la care nu mai \exists un program memorat intr-o memorie ci \exists o multitudine de blocuri functionale ce au ca scop evaluarea unor fact.; blocurile functionale se conect. ar. catre un bloc-fact. sa repr. in altor blocuri fact. din sistem; masina s.s. data-driven ptr. ca un bloc fact. nu isi incepe fact. decat doi la intrarile sale se gasesc toate argumentele (datele) de care are nevoie; blocurile \exists interconectarea lor se realizeaza prin programare;

- demand-driven: spre deosebire de data-driven, mai are o caracteristică suplimentară: operația nu se execută decât dacă blocul funcțional, care explicit are acest lucru în op., nu sunt realizate decât la cerere și nu în mod continuu ca în pipeline.

• Clasif. Flynn:

- SISD: monoprocesor
 → MISD: pipeline
 → SIMD: array processors
 → MIMD: procesare multiple

fluxuri multiple de date, sunt distrib. unor IP identice, în 7 un master care are secvența de instr. ce tb. aplicată tuturor, cele n pot primi simultan
 aceleași instr. și o execută simultan

↓
 sisteme ~~multiproc.~~ cu IP multiple
 (ofere avantaje importante)

Structura multiprocesor:

- internic cuplată
 → eg. 1/2 p. cu memoria se face printr-o rețea de interconectare care permite comunicarea paralelă ⇒ 7 mai multe tipuri de rețele de interconect.

Structura multicomputer:

- slab cuplată
 → leg. între computere se face printr-o rețea de interconectare; este necesară 7 un protocol care să gverneze schimbul de informații

Structura multi-multiprocesori

- multicomputer, dar fiecare 'computer' este de fapt o structură multiprocesor

Instr. scalare: utilizează un eg. elem. de date

— vectoriale: instr. similare cu cele dintr-o mașină SIMD ⇒ avem un vector de date organizate pe ... , iar datele sunt distribuite în

sist. SIMD: Array Processori.

Structura procesor vectorial:

- instr. sunt aplic. aceluiași flux de date, just ca un vector
 → structură pipe =  → sistem monoprocesor

Structura Matricei Sistolice (Systolic Array)

- Un val de date, x , un baraj de $MP \rightarrow$ la un mom. dat valul de date, pompă de intrare atinge simultan pri. baraj' de processing elemente (PE) \rightarrow la acest mom. are loc procesarea, iar apoi date, sunt date toate o dată către urm. baraj' de PE \rightarrow când pri. val de date, atinge pri. baraj' de PE, primul val de rezultate e eliberat de pri. baraj' de PE (simultan).

Clasif. Skillcorn:

- f. multe niveluri, marea maj. teoretice.

SPM. 4 Skillcorn:

- computational model \rightarrow extrem de abstract; f. puține legături cu pb. ptr. care e destinată mașina

→ modelul mașinii abstracte $\rightarrow \dots$

- modelul baz. pe performanță \rightarrow se referă la arhitectura considerată ca un nr. finit de stări \rightarrow mașina stă atâtea timp cât nu are loc evenim.;

→ modelul implementării \rightarrow mașina ARM e implementată tehnologic

4 tipuri unități funcționale: $\left\{ \begin{array}{l} IP = \text{instruction processor} = \text{generatoare comenzi} \\ \text{care se dau celorlalte unități} \\ DP = \text{data processor} \end{array} \right.$

$\left\{ \begin{array}{l} DM \ \& \ IM = \text{data \& instruction memory} \\ \text{rețea de interconectare} \rightarrow \text{struct. dinamică} \\ (\text{leg. fixă} \rightarrow \text{se modifică în funcție de circumstanțe}) \rightarrow \text{rețeaua e ca un switch} \end{array} \right.$

4 tipuri de comutatoare

- 1 to 1 \rightarrow un obiect poate fi conectat la alt obiect; de regula leg. sunt bidirecționale \rightarrow la conectarea procesoarelor cu memoria (date, sunt citite de MP din memoria, modifi. (dă & citit.) și puse la loc în memorie)

- $\left\{ \begin{array}{l} \rightarrow \text{half duplex} \rightarrow \text{procedura de urmare nu poate avea loc simultan, în ambele direcții} \\ \rightarrow \text{duplex} \rightarrow \text{ar fi necesare 2 canale de comunicație} \end{array} \right.$

- n to n \rightarrow mai multe 1 la 1 juxtapuse
• 1 to n \rightarrow MP e conectat la toate memoriile
• n by n \rightarrow (f) MP e conectat la (f) memorie

$$n \cdot m = n \cdot b \cdot n \quad | \rightarrow \text{pg. 64.}$$

$$n \times n = n \cdot b \cdot n$$

• Taxonomia Duncan :

→ arhitectura paralelă: pp 2 / în cadrul de nivel mult / a μP (cu memorie) ce permit execuția ll a secvențelor din programele complexe.

↓
nivel mult

Arhitecturi sincrone \Rightarrow datele introduse cu o cadență

\Rightarrow ex.: μP vectoriale

- arh. SIMD
- intr. globală

Arh. MIMD \Rightarrow loosely coupled & strongly coupled

μP vectoriale: n procesoare în succesiune, care ef. prelucrări dif. atunci un flux de dte. ce trece prin ele \Rightarrow paralelism la nivel de task sau la niv. de procedură.

Arh. asociativă \Rightarrow utilizează memorie asociativă (gen cache) \Rightarrow f un reg. mascat care arată care dintre biții de dte. sunt fol de mem. asociativă \rightarrow pg. 64

Arh. sistolică \Rightarrow se fol. ptr. dte. uniforme x op. ce se exec.

\Rightarrow avantaj \Rightarrow rez. intermediare nu sunt stocate în mem., ci sunt transmise de la μP la μP

\Rightarrow inițial în acumulatoarele μP se găsește 0.

pg. 108 \Rightarrow la in. fiecarei μP 30 date; avem 4 $\mu P \Rightarrow$ se dte

sunt niște greșeli în slide, în fig. de la 103.

tactul \Rightarrow pri μP face axa, când se mișcă, "0" se propagă la $\mu P 2$; 0 din $\mu P 2$ intră la procesare \Rightarrow când se mișcă la [g+h] și vine al 2-lea

tact $\rightarrow \mu P 1 \Rightarrow a + ef$

$\mu P 2 \Rightarrow 0 + gh$

$\mu P 3 \Rightarrow 0 + 0$

$\mu P 4 \Rightarrow 0 + be$

la pasul urm. \rightarrow nouă conținut e vechiul conținut

când se s-a propagat ...

\rightarrow execută rapid operații simple dar multe (de ex. calcul cu intr.)