电子电路与系统基础(B2)---非线性电路

第6讲: 数字门电路

李国林

清华大学电子工程系

B 课程 内容安排

第一学期:线性	序号	第二学期: 非线性
电路定律	1	器件基础
电阻电源	2	二极管
电容电感	3	MOSFET
信号分析	4	вјт
分压分流	5	反相电路
正弦稳态	6	数字门
时频特性	7	放大器
期中复习	8	期中复习
RLC二阶	9	负反馈
二阶时频	10	差分放大
受控源	11	频率特性
网络参量	12	正反馈
典型网络	13	振荡器
作业选讲	14	作业选讲
期末复习	15	期末复习

数字门电路内容

- ■基本逻辑
 - 与,或,非
 - 逻辑运算规则
- ■门电路实现
 - 以非门为例,说明用晶体管开关实现门电路
 - BJT, MOSFET, CMOS
 - CMOS门电路
 - 非门、与非门,或非门
- ■门电路的动态效应
 - 延迟
 - ■功耗

一、基本逻辑运算

- ■逻辑
 - logic: 是关于争执 argument的学问
 - 谁对谁错,孰真孰假?
 - true or false?

■ 二进制01自然对应逻辑01

二值逻辑	1	0
正反判断	true	false
	真	假
	正	反
	正确	错误
	同意	反对
	是	否
	许可	不可
	高电平	低电平
	•••	•••

布尔逻辑 Boolean logic

■ George Boole 19世纪 中叶定义

- 布尔逻辑中的三种基本运 算
 - 非: NOT
 - 反着来,对着干
 - ■与: AND
 - 两个人都同意才可行
 - 或: OR
 - 两个人中只要有一个同 意就可行

真值表 体现了电路功能

A	not A
0	1
1	0

A	В	A and B
0	0	0
0	1	0
1	0	0
1	1	1


A	В	A or B
0	0	0
0	1	1
1	0	1
1	1	1

逻辑运算电路符号

逻辑	逻辑表达式	常用电路符号	方块符号
非	$Z = \overline{A}$	非门	NOT gate Inverter
	Z = A $Z = not A$	$A \longrightarrow Z$	$\frac{A}{1}$
与	$Z = AB$ $Z = A \cdot B$	与门	AND gate
	$Z = A \wedge B$ $Z = A \text{ and } B$	$\frac{A}{B}$	$\frac{A}{B}$
或	Z = A + B	或门	OR gate
	$Z = A \lor B$ $Z = A \text{ or } B$	$\frac{A}{B}$	$A \ge 1$ Z

7

由逻辑表达式 获得真值表



A	В	C	Z
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

真值表代表电路功能


由真值表获得逻辑表达式已知功能,如何设计电路

A	В	C	Z
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0


$$Z = \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot C + \overline{A} \cdot B \cdot C$$

$$Z = \overline{A + B \cdot \overline{C}}$$

如何化简可以得到实用电路?



$$Z = \overline{A + B \cdot \overline{C}}$$



李国林 清华大学电子工程系

逻辑运算规则

 $\overline{A} = A$ 双反律: double negation

$$A+0=A$$
 $A\cdot 1=A$ 恒等律: identity

$$A + A = A$$
 $A \cdot A = A$

幂等律: idempotence

$$A+1=1$$
 $A\cdot 0=0$ 湮灭律: annihilator

$$A + \overline{A} = 1$$
 $A \cdot \overline{A} = 0$

交换律: commutativity

$$AB = BA$$

$$A + B = B + A$$

$$(AB)C = A(BC)$$

$$(A+B)+C = A+(B+C)$$

结合律: associativity

分配律: distributivity
$$A(B+C) = AB + AC$$

$$A + \overline{AB} = A + B$$

吸收律: absorption
$$A + AB = A$$

$$\frac{\overline{A \cdot B} = \overline{A} + \overline{B}}{\overline{A + B} = \overline{A} \cdot \overline{B}}$$


De Morgan's law

互补律: complementation

A	В	\overline{AB}	$A + \overline{AB}$	A + B
0	0	0	0	0
0	1	1	1	1
1	0	0	1	1
1	1	0	1	1

两个逻辑相同,只要它们的真值表相同

De Morgan律的电路符号形式




对De Morgan律的直观理解

$$\overline{A \cdot B} = \overline{A} + \overline{B}$$

$$\overline{A+B} = \overline{A} \cdot \overline{B}$$








换句话说






A



换句话说

两个人都不同意则不 同意



逻辑表达式化简

$$Z = \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot C + \overline{A} \cdot B \cdot C \qquad ? \qquad Z = A + B \cdot \overline{C}$$

$$Z = \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot C + \overline{A} \cdot B \cdot C$$

$$= \overline{A} \cdot \overline{B} \cdot \overline{C} + (\overline{A} \cdot \overline{B} \cdot C + \overline{A} \cdot \overline{B} \cdot C) + \overline{A} \cdot B \cdot C$$

$$= (\overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot C) + (\overline{A} \cdot \overline{B} \cdot C + \overline{A} \cdot B \cdot C)$$

$$= \overline{A} \cdot \overline{B} \cdot (\overline{C} + C) + \overline{A} \cdot C \cdot (\overline{B} + B)$$

$$= \overline{A} \cdot \overline{B} + \overline{A} \cdot C$$

$$= \overline{A} \cdot (\overline{B} + C)$$

$$= \overline{A} \cdot (\overline{B} + C)$$

$$= \overline{A} \cdot B \cdot \overline{C}$$
De Morgan

是否是最简式? 不够直观? 最终结果不确定

卡诺图 Karnaugh Maps

$$Z = \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot C + \overline{A} \cdot B \cdot C$$

C \AB	00	01	11	10
0	1	0	0	0
1		1	0	0

$$Z = \overline{A \cdot B} + \overline{A \cdot C}$$

$$= \overline{A \cdot (B + C)}$$

$$= \overline{A + B \cdot C}$$

卡诺图适用于3输入、4输入变量的逻辑运算

简单明了

多于**4**变量的逻辑运算化简方法,后续数字逻辑与处理器基础课程中学习

图化简 训练

AB \ CD	00	01	11	10
00	1	0	0	0
01	1	1	*(不在意)	I
11	X	1	1	
10	1	1	1	1

$$Z = \overline{C} \cdot \overline{D} + A + B$$

AB \ C	D 00	01	11	10
00	1	0	0	1
01	1	0	*	*
11	1	0	1	
10	1	0	1	

$$Z = \overline{D} + A \cdot C$$

二、门电路实现


- 逻辑门电路如何实现呢?
 - 逻辑有0、1之分,对应开关的开、关两个状态,因此逻辑门电路可以用 开关实现
 - 基本门电路的开关实现
 - 与,或,非
 - 与非,或非


与运算的开关实现方案

定义或实现:

逻辑0: 开关断开

逻辑1: 开关闭合






开关串联与运算

只有两个开关都闭合 灯泡才是亮的

只有两个输入都是逻辑1 输出才是逻辑1




Z = AB

定义或实现: 灯泡亮: 逻辑1

灯泡灭:逻辑0


A	В	AB
0	0	0
0	1	0
1	0	0
1	1	1

或运算的开关实现方案



非运算的旁路开关实现方案

Bypass Switch



开关旁路非运算

输入逻辑0: 开关断开

$$V_L = \frac{R_L}{R_L + R_D} V_{DD}$$

灯泡亮:输出逻辑1


输入逻辑1: 开关闭合

$$V_L = 0$$

灯泡灭:输出逻辑0

A	not A
0	1
1	0

与非运算的旁路开关实现方案



只有两个开关都闭合 灯泡才是灭的

只有两个输入都是逻辑1 输出才是逻辑0


$$Z = \overline{A \cdot B}$$

两个开关只要一个是断开的灯泡则是亮的

两个输入只要一个是逻辑**0** 输出就是逻辑**1**

$$Z = \overline{A} + \overline{B}$$

或非运算的 旁路开关实现方案



两个开关只要一个闭合 灯泡则是灭的

两个输入只要一个是逻辑1 输出就是逻辑0

$$Z = \overline{A + B}$$

只有两个开关都断开 灯泡才是亮的

只有两个输入都是逻辑**0** 输出才是逻辑**1**

$$Z = \overline{A} \cdot \overline{B}$$

A	В	A+B
0	0	1
0	1	0
1	0	0
1	1	0

开关的电路实现

■ 机械开关不适宜自动控制


- BJT有'饱和导通态'和'截止态'对应于开关的'闭合态'和 '断开态'
- MOSFET有'欧姆导通区'和'截止区'对应于开关的'闭合'和 '断开'

■ 用晶体管实现开关是自然的选择

V_{DD} 23 R_D \boldsymbol{A} +5V NMOS实 $2.5k\Omega$ 现的正向开 关 Vout 高电平闭合 低电平断开 V_{in}

MOSFET开关


$$V_{out} = \begin{cases} +5V & 逻辑1: V_{in} = 低电平(逻辑0) \\ 0.5V & 逻辑0: V_{in} = 高电平(逻辑1) \end{cases}$$




截止区: 电压大, 电流小 对应开关断开态

3/28/2021

功耗问题






暂不考虑外接负载影响,输出悬空,外接负载为无穷大 开关断开时,晶体管截止,无电流,非门无功耗 开关闭合时,晶体管饱和导通,有大电流流过偏置电阻

$$P_{DC} = V_{DD}I_{DC} = 5V \times 1.8mA = 9mW$$

CMOS非门 Complementary MOS




如果开关是理想的:导通U=0,关断I=0:无论导通或关断,P=UI=0


实际MOS开关并不十分理想,但足够接近理想开关,其静态功耗极低


CMOS门电路

PMOS逻辑与NMOS逻辑输出可点接: 端口并联

两个逻辑输出可点接并联的前提条件:输出完全一致或一个输出是悬空的








NMOS正向开关旁路 输入高电平时,输出 低电平,求非 输入低电平时,输出 悬空 PMOS反向开关 输入低电平时,输 出高电平,求非 输入高电平时,输 总悬空

+5V

CMOS与非门

相同逻辑符号表明它们连在一起,免除连线过多头晕



$$Z_P = \begin{cases} \frac{\mathbb{R}}{\mathbb{R}} & A \cdot B = 1 \\ \frac{A}{A} + B = 1 = A \cdot B \end{cases} \qquad A \cdot B = 0$$

开关并联或运算,反向开关先求非


$$Z_N = \begin{cases} \overline{A \cdot B} = 0 & A \cdot B = 1 \\ \text{悬浮高阻态} & A \cdot B = 0 \end{cases}$$

开关串联与运算,旁路开关后求非

$$Z = Z_P + Z_N = \overline{A \cdot B} = \overline{A} + \overline{B}$$

悬空如弃权默认, 由并联电压决定最终逻辑输出

CMOS或非门



开关串联与运算,反向开关先求非


$$Z_N = \begin{cases} \frac{\mathbb{R}}{\mathbb{R}} & A + B = 0 \\ \frac{A + B}{A + B} = 0 & A + B = 1 \end{cases}$$


开关并联或运算,旁路开关后求非

$$Z = Z_P + Z_N = \overline{A + B} = \overline{A} \cdot \overline{B}$$

悬空如弃权默认,由并联电压决定最终逻辑输出

CMOS门电路的 一般框架







注意: 上P下N保共源组态,晶体管不能随意调换位置

三、门电路的动态效应


- 前述CMOS门电路的分析是静态分析,属电阻电路分析,假设输出对输入的响应是即时响应
 - 其实是低频分析,没有考虑真实电路的寄生效应




真实门电路性能分析必须考虑寄生电容效应



寄生电容将导致响应延时(非即时响应)




为了简化分析:假设反相门后 面有一个负载电容,它是所有 寄生电容综合影响的等效电容



$$\tau_P = \frac{\tau_{PLH} + \tau_{PHL}}{2}$$

阶跃/方波信号通过反相器的延时

上升沿和下降沿




一般以幅度变化10%-90%之间所占时间定义为上升沿时间和下降沿时间


门电路延时估计

线性RC: 上升沿时间 $T_r=2.2\tau$ 传播延时 $T_p=0.69\tau$

- 反相器在工作时,晶体管是非线性电阻,因而不能用线性RC电路估算时间参量
 - 晶体管沟道是非线性电阻: 从截止到恒流到欧姆导通
 - 等效电容是非线性电容: MOS电容、势垒电容、…
- 为了能够估算出延时、上升沿时间等时间参量,我们假设在状态转换期间,构成反相器的晶体管以恒定电流对电容充放电
 - 这个恒定电流为平均电流,同时假设电容是线性时不变的
 - 原理性分析,可以做极端的抽象,获得足够说明问题的解析表达式, 用于指导电路设计
 - 可以解决部分问题但非全部问题,但原理性分析足够用了

假设恒流充电,就是假设电容电压线性变化






$$v_C(t) = V_0 + \frac{1}{C} \int_0^t I_0 \cdot dt = V_0 + \frac{I_0}{C} t$$


$$\Delta t = \frac{\Delta Q}{I_0} = \frac{C}{I_0} \Delta V$$

输出逻辑从1到0的转换



对电容充放电的电流大小为: $I_0=I_p-I_n$ 在电容放电过程中,nMOS启动导通进行放电,pMOS关断假设: pMOS电流为零,因而放电电流全部由nMOS决定


两段放电 恒流放电和欧姆放电



恒流放电

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS,n} - V_{TH,n})^2 = \frac{1}{2} k_n (V_{in} - V_{TH,n})^2 = \frac{1}{2} k_n (V_H - V_{TH,n})^2$$

$$\tau_{1} = \frac{C}{I_{0}} \Delta V_{1} = \frac{C}{\frac{1}{2} k_{n} (V_{H} - V_{TH,n})^{2}} V_{TH,n} = \frac{2CV_{TH,n}}{k_{n} (V_{H} - V_{TH,n})^{2}}$$



欧姆放电: 假设恒流放电平均电流近似估计

$$I_{D} = \frac{1}{2} k_{n} \left(2 \left(V_{GS} - V_{TH,n} \right) V_{DS} - V_{DS}^{2} \right) = \frac{1}{2} k_{n} \left(2 \left(V_{H} - V_{TH,n} \right) V_{out} - V_{out}^{2} \right)$$


$$I_D(V_{out} = V_H - V_{TH,n}) = \frac{1}{2} k_n (V_H - V_{TH,n})^2$$

$$I_{D}\left(V_{out} = \frac{V_{H} + V_{L}}{2}\right) = \frac{1}{2}k_{n}\left(2(V_{H} - V_{TH,n})\frac{V_{H} + V_{L}}{2} - \left(\frac{V_{H} + V_{L}}{2}\right)^{2}\right)$$

$$\overline{I_D} = \frac{1}{4} k_n \left[\left(V_H - V_{TH,n} + \left(V_H + V_L \right) \frac{1 + \sqrt{2}}{2} \right) \left(V_H - V_{TH,n} + \left(V_H + V_L \right) \frac{1 - \sqrt{2}}{2} \right) \right]$$

$$\tau_{2} = \frac{C}{I_{0}} \Delta V_{2} = \frac{C}{\overline{I_{D}}} \left(\left(V_{H} - V_{TH,n} \right) - \frac{V_{H} + V_{L}}{2} \right)$$

$$\tau_{PHL} = \tau_1 + \tau_2$$



下降延时

$$C = 300 fF$$

$$V_{DD} = 3.3V$$

$$V_{TH,n} = 0.8V$$

$$V_{TH,n} = 0.8V$$
 $k_n = \mu_n C_{ox} \frac{W}{L} = 640 \,\mu A/V^2$

$$\tau_1 = \frac{2CV_{TH,n}}{k_n (V_H - V_{TH,n})^2} = \frac{2CV_{TH,n}}{k_n (V_{DD} - V_{TH,n})^2} = 120 ps$$

$$V_H = V_{DD} = 3.3V$$

$$V_L = GND = 0V$$

$$4C\left(\left(V_{H}-V_{TH,n}\right)-\frac{V_{H}+V_{L}}{2}\right)$$

$$\tau_{2} = \frac{4C\left(\left(V_{H} - V_{TH,n}\right) - \frac{V_{H} + V_{L}}{2}\right)}{k_{n}\left[\left(V_{H} - V_{TH,n} + \left(V_{H} + V_{L}\right)\frac{1 + \sqrt{2}}{2}\right)\left(V_{H} - V_{TH,n} + \left(V_{H} + V_{L}\right)\frac{1 - \sqrt{2}}{2}\right)\right]}$$

$$= \frac{4C(0.5V_{DD} - V_{TH,n})}{k_n[(2.207V_{DD} - V_{TH,n})(0.793V_{DD} - V_{TH,n})]}$$
 这个估算结果虽然可能不精确,但不会有极大误差,毕竟假设具有相当的

 $= 135 \, ps$

合理性,因而量级应该差不多,而且 我们由此获得了降低延时的措施:

$$\tau_{PHL} = \tau_1 + \tau_2 = 120 + 135 = 255 \, ps$$

降低寄生电容量,降低阈值电压,提 高电源电压

下降沿时间

$$\tau_{1} = \frac{C}{I_{0}} \Delta V_{1} = \frac{C}{\frac{1}{2} k_{n} (V_{DD} - V_{TH,n})^{2}} (V_{DD} * 0.9 - (V_{DD} - V_{TH,n}))$$

$$= \frac{2C}{k_{n} (V_{DD} - V_{TH,n})^{2}} (V_{TH,n} - V_{DD} * 0.1) = 70.5 \, ps$$


$$\mathbf{V_{DD}} = \mathbf{V_{DD}} = \mathbf{V_$$

$$\tau_{2} = \frac{C}{I_{0}} \Delta V_{2} = \frac{2C((V_{DD} - V_{TH,n}) - 0.1V_{DD})}{\frac{1}{2} k_{n} (V_{DD} - V_{TH,n})^{2} + \frac{1}{2} k_{n} (2(V_{DD} - V_{TH,n}) 0.1V_{DD} - (0.1V_{DD})^{2})}$$

$$= \frac{1}{k_{n}} \frac{4C(0.9V_{DD} - V_{TH,n})}{(1.241V_{DD} - V_{TH,n})(0.959V_{DD} - V_{TH,n})} = 522.1ps$$

$$\tau_{fall} = \tau_1 + \tau_2 = 70.5 + 522.1 = 593 \, ps$$

输出逻辑0到1的转换分析 上升延时: τ_{PLH} 上升沿时间: T_{rise}



留作练习题,或者看教材分析


数字门电路延时的基本结论

■ 由于寄生电容的存在,导致数字门电路不能对输入的状态转换做出即时响应,需要一个延时才能做出正常的反相求非功能

- 原因是电容充放电需要时间,如果希望延时足够小,则需提高电源电压,尽量降低两个门电路之间的等效电容量大小,降低晶体管阈值电压
 - 等效电容来自晶体管寄生电容和门互连线寄生电容
 - 调整衬底掺杂浓度可调整阈值电压
 - 过小的阈值电压将降低数字门电路的抗干扰能力

电容充放电导致的动态功耗

- CMOS数字门电路,由于晶体管等效为开关,因而静态功耗极小
 - 几乎可以忽略不计
- 但是,由于寄生电容的存在,导致状态转换需要时间
 - 在上升沿时段,负载电容通过pMOS从电源抽取电荷,在下降沿时段, 负载电容通过nMOS向地释放电荷
 - 一个周期内,有大量电荷通过电容的中转,从电源释放到了地,故而造成很大的动态功耗:被晶体管非线性电阻消耗
 - 上升沿时间和下降沿时间导致PMOS和NMOS同时导通
 - 由于寄生电容存在,即使起始输入信号是理想跳变信号,经一级门电路后,其输出信号也就存在上升沿和下降沿,导致后一级门电路的 PMOS和NMOS出现同时导通现象,双管同时导通功耗也是由于存在 寄生电容而导致的,也被归并到动态功耗之中



$$\overline{I} = \frac{\Delta Q}{T} = \frac{C_{PD}}{T} V_{DD} = \frac{V_{DD}}{T/C_{PD}} = \frac{V_{DD}}{R_{eff}} \qquad \overline{P} = \frac{V_{DD}^2}{R_{eff}} = \frac{1}{T} C_{PD} V_{DD}^2 = C_{PD} V_{DD}^2 f$$

数字门功耗的基本结论

- 为了降低数字门电路的功耗:
 - 数字门电路状态翻转频率应尽量减小
 - 具体实现技术在高年级学(门控时钟,编码技术,…)
 - 尽量采用低电源电压
 - 低功耗设计的最重要手段
 - 速度一定会下降,因为延时增加
 - 尽量降低负载电容
 - 通过降低晶体管尺寸实现
 - 降低互连线长度

$$\overline{P} = C_{PD}V_{DD}^2 f$$

$$\tau \approx \frac{4C_L}{k_n (\alpha V_{DD} - V_{TH})}$$


$$C_{PD} \propto C_L$$

小结


- 与、或、非是布尔二值逻辑的基本运算
- 真值表是逻辑运算结果的表格表述
 - 如果两个逻辑表达式的真值表一样,这两个表达式则等价
- 卡诺图是三输入、四输入逻辑运算化简的基本手段
- 二值逻辑运算可以通过开关通断实现
 - 旁路开关后求非,反相开关先求非
 - 开关并联或运算,开关串联与运算
- CMOS门电路的PMOS开关电路是NMOS开关电路的互补,是德摩根律的具体 应用
 - N并则P串,N串则P并
 - 或非=非与,与非=非或
- 由于存在寄生电容效应,逻辑门电路的响应需要时间(存在延时),同时存在 状态转换时的动态功耗
 - 降低延时可提高电源电压,但功耗会大幅提升
 - 降低晶体管尺寸(采用最先进工艺)降低寄生电容效应是降低延时和功耗的共同选择


作业选讲 D类逆变

■ 要想三次谐波分量低于基波分量40dB以上,谐振回路的Q值应取多大?




开关等效












$$\dot{V}_{out}(j\omega) = H(j\omega)\dot{V}_{in}(j\omega) = \frac{R}{j\omega L + \frac{1}{j\omega C} + R}\dot{V}_{in}(j\omega)$$

$$= \frac{\dot{V}_{in}(j\omega)}{1 + jQ\left(\frac{\omega}{\omega_0} - \frac{\omega_0}{\omega}\right)} = \frac{\dot{V}_{in}(j\omega)}{\sqrt{1 + Q^2\left(\frac{\omega}{\omega_0} - \frac{\omega_0}{\omega}\right)^2}} e^{-j\arctan Q\left(\frac{\omega}{\omega_0} - \frac{\omega_0}{\omega}\right)}$$

$$\omega_0 = \frac{1}{\sqrt{LC}} \qquad Q = \frac{1}{R} \sqrt{\frac{L}{C}}$$

串联谐振

方波信号分析



$$S_1(t) = \frac{1}{2} + \frac{2}{\pi} \cos \omega_0 t - \frac{2}{3\pi} \cos 3\omega_0 t + \frac{2}{5\pi} \cos 5\omega_0 t - \dots$$

0/1方波信号中包含直流分量,基波分量,奇次谐波分量 (三次、五次、七次、...)

$$\dot{V}_{out}(j\omega_0) = H(j\omega_0)\dot{V}_{in}(j\omega_0) = a_0 = \frac{2}{\pi}V_{CC}$$
 基波分量

$$\dot{V}_{out}(j3\omega_0) = H(j3\omega_0)\dot{V}_{in}(j3\omega_0) = \frac{1}{\sqrt{1 + Q^2 \left(\frac{8}{3}\right)^2}} \times \left(-\frac{a_0}{3}\right)$$
文


$$10\log\frac{P(3\omega_{0})}{P(\omega_{0})} = 20\log\frac{\left|\dot{V}_{out}(j3\omega_{0})\right|}{\left|\dot{V}_{out}(j\omega_{0})\right|} = 20\log\frac{\sqrt{1+\left(\frac{8}{3}Q\right)^{2}}}{a_{0}} \leq -40$$
输出三次谐波功率
比基波低**40dB**

$$\frac{1}{3\sqrt{1+\left(\frac{8}{3}Q\right)^2}} \le \frac{1}{100} \qquad \qquad Q \ge \frac{3}{8}\sqrt{\frac{10^4}{9} - 1} = 12.49$$

类 逆 变 或 类 放

V_{CC} V

以此为输入,控制端控制开关状态,则称之为**D**类逆变器:将直流能量转换为交流能量



$$Q = \frac{1}{R} \sqrt{\frac{L}{C}} > 12.5$$

$$\omega_0 = \frac{1}{\sqrt{LC}} = 2\pi f_0 = 2\pi \frac{1}{T}$$

由此可以设计L、C值的大小?

用简单模型做原理性理解更细致的分析见后续专业课程

作业1加法器设计


$$\begin{array}{rrr}
 & 10110100 & 180 \\
 +11101101 & +237 \\
 \hline
 & 110100001 & 417
\end{array}$$

■二进制加法运算

对每一位i,都是 $A_i+B_i+C_i$,产生和 S_i 以及进位 C_{i+1}


加法器系统框架

- 一位一位地加,同时考虑进位
 - 8个一位全加器级联,即可实现两个8位二进制数的相加功能



一位全加器设计

$\mathbf{A_i}$	$\mathbf{B_i}$	$\mathbf{C_i}$	\mathbf{C}_{i+1}	S _i
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		




- 填写真值表
- 用卡诺图化简
- 用CMOS晶体管实现
 - 教材例题跟做一遍,教材例题为降低晶体管个数有诸多化简,可以不考虑这个需求,只需用CMOS实现逻辑即可

作业2卡诺图化简

- 1、化简卡诺图,写出输出Z用ABCD表述的逻辑表达式
- 2、用PMOS互补NMOS的CMOS电路形态(上P下N,形式互补) 实现这些逻辑运算,画出CMOS晶体管级电路图
- 3、如果有与门、或门、非门电路可供选用,用与或非门实现上述 逻辑
- 4、如果只有二输入的与非门可供选用,如何用与非门实现前述逻 辑?

AB \ CD	00	01	11	10
00	1	0	0	1
01	0	1	*	*
11	1	1	*	1
10	1	*	0	1

作业3 Flash ADC 编码器设计



模拟输入电压	$\mathbf{C}_2\mathbf{C}_1\mathbf{C}_0$	数字输出码 $\mathbf{D_1}\mathbf{D_0}$
~1/8V _{REF}	000	00
$1/8V_{REF}\sim3/8V_{REF}$	001	01
$3/8V_{REF}\sim5/8V_{REF}$	011	10
5/8V _{REF} ~	111	11

编码器设计

- 已知flash-ADC的码表如 左图
- 给出逻辑表达式,用与非 门实现上述逻辑表达式
- 画出编码器的CMOS实现 方案


$\mathbf{C}_2\mathbf{C}_1\mathbf{C}_0$	数字输出码 $\mathbf{D_1}\mathbf{D_0}$
000	00
001	01
011	10
111	11

三个输入变量,共8种情况,这里仅 有4种情况

剩下4种情况真值表中都是*(是0是1 不在乎),因为在实际电路中,这4种 情况不会也不应该出现


作业4 开关电容做DC-DC转换电路

■ 习题9.9 开关电容实现反压 两个开关在占空比为50%的时钟控制下, 在前50%方波周期内使得泵电容Cpupm接到直流电压源Vso上,从 V_{SO}上获取电荷(电能),后50%方波周期内再接到负载电路上,泵 电容将部分电荷转移到滤波电容C₁上,在泵电容接电源的50%周期 内,滤波电容为负载提供电能。分析当电路进入稳态后,输出反相 直流电压的纹波电压为多少? 分析提高能量转换效率的措施?



作业5 单脉冲电路

- 假设NOR输出高电平为V_{CC},输出低电平为0
 - 输入电平阈值电压为0.5V_{CC}
- 1、画出各个结点的波形
- 2、求单脉冲输出脉宽




作业6上升沿时间和带宽

■ 请证明一阶RC低通系统的上升沿时间与3dB带宽的关系为


$$BW_{3dB} = \frac{0.35}{T_r}$$

(选作)用CAD工具仿真确认二阶RLC低通系统的上升沿时间与 3dB带宽的关系(取最优阻尼系数0.866)



CAD作业: 开关

- 三种开关
 - 库中自选PMOS和NMOS晶体管,其中NMOS的P型衬底连接电路中的最低电位,PMOS的N型衬底连接电路中的最高电位
- 两种负载: 电阻负载, 电容负载
- 开关静态传输特性: VC控制电压使得开关处于 导通状态
 - 激励源VS为方波(方波幅度可改变),研究负载电 压随输入变化情况
 - 三种开关中CMOS传输开关最优
- 开关动态特性: VC为方波信号
 - 激励源分两种情况: 直流高电平,正弦波恒压源
 - VC方波频率改变时,负载电压变化情况
 - 晶体管寄生电容导致晶体管不具开关特性
- 研究分析CMOS传输开关中,NMOS和PMOS 沟道总是有一个处于欧姆导通状态,从而具有 接近理想开关的开关特性,而NMOS和PMOS 开关则存在恒流导通,从而偏离了理想开关导 通时电阻为零(电阻极小)的特性



本节课内容在教材中的章节对应

■ P507: 开关抽象

■ P517: 数字抽象

■ P524-539: 组合逻辑电路

■ P725-731: 数字非门延时/动态功耗分析