

## CHƯƠNG 4

# TRANSISTOR HIỆU ỨNG TRƯỜNG (MOSFET)

---

### Giới thiệu

- 4.1 Cấu trúc linh kiện và hoạt động vật lý
  - 4.2 Đặc tuyến Von - Ample
  - 4.3 Các mạch MOSFETs một chiều
  - 4.4 MOSFETs trong vai trò một bộ khuếch đại và một chuyển mạch
  - 4.5 Phân cực ở các mạch khuếch đại MOS
  - 4.6 Các mô hình và hoạt động tín hiệu nhỏ
  - 4.7 Các bộ khuếch đại MOS một tầng
- 

### Giới thiệu

Sau khi đã nghiên cứu điốt tiếp giáp, là linh kiện bán dẫn có 2 cực cơ bản nhất, bây giờ ta sẽ chuyển sang nghiên cứu các linh kiện có 3 cực. Linh kiện 3 cực hữu ích hơn rất nhiều so với các linh kiện 2 cực vì chúng có thể được sử dụng trong vô số các ứng dụng, từ khuếch đại tín hiệu đến logic số và bộ nhớ. Nguyên lý cơ bản được bao hàm là sử dụng điện áp giữa hai cực để điều khiển dòng điện chạy trong cực thứ 3. Theo cách này một linh kiện 3 cực có thể được sử dụng để thực hiện một nguồn có thể điều khiển, những gì ta đã học ở chương 1 là cơ sở cho việc thiết kế mạch khuếch đại. Ngoài ra, tín hiệu điều khiển có thể được sử dụng để tạo ra dòng điện trong cực thứ 3 thay đổi từ 0 đến một giá trị lớn, do vậy cho phép linh kiện hoạt động như một khóa điện tử. Như chúng ta cũng đã được học trong chương 1, khóa điện tử là cơ sở cho việc thực hiện các bộ biến đổi logic, là phần tử cơ bản của các mạch số.

Có hai loại linh kiện bán dẫn 3 cực chủ yếu: transistor hiệu ứng trường (MOSFET), là linh kiện mà chúng ta được học trong chương này, và transistor lưỡng cực (BJT), sẽ được nghiên cứu trong chương 5. Mặc dù mỗi loại đều có những đặc tính riêng và ứng dụng trong nhiều lĩnh vực, nhưng MOSFET đến nay đã trở thành linh kiện điện tử được sử dụng rộng rãi

*Kỹ thuật điện tử tương tự*

nhất, đặc biệt trong việc thiết kế các mạch tích hợp (ICs), mà các mạch điện được chế tạo trên cùng một chip silicon duy nhất.

So với BJT, MOSFET có thể được chế tạo khá nhỏ (tức là đòi hỏi một diện tích nhỏ trên một chip trên chip silicon) và quá trình sản xuất của chúng tương đối đơn giản (xem phụ lục A). Ngoài ra, hoạt động của chúng yêu cầu công suất tương đối thấp. Hơn nữa, các nhà thiết kế mạch điện có thể tìm thấy các cách để thực hiện các hàm số và tương tự gần như chỉ sử dụng các MOSFET (tức là với rất ít điện trở hoặc không có). Tất cả các đặc điểm này mang đến khả năng đóng gói một số lượng lớn các MOSFET ( $> 200$  triệu) trên một chip silicon duy nhất để thực hiện các mạch điện rất tinh vi, các mạch tích hợp có qui mô lớn (VLSI) chẳng hạn như bộ nhớ và vi xử lý. Các mạch tương tự như các bộ khuếch đại và bộ lọc cũng được thực hiện bằng công nghệ MOS, dù mật độ tích hợp trên chip nhỏ hơn. Ngoài ra cả hai chức năng tương tự và số ngày càng có khả năng được thực hiện trên cùng một chip, được biết đến như là các thiết kế tín hiệu hỗn hợp.

Mục tiêu của chương này là trình bày cho người đọc hiểu biết MOSFET ở mức độ cao hơn: cấu trúc vật lý và hoạt động, đặc điểm các cực, các mô hình mạch điện, và các mạch ứng dụng cơ bản, như một bộ khuếch đại và một bộ biến đổi logic. Mặc dù các transistor MOS rời rạc tồn tại, và nội dung nghiên cứu trong chương này cho phép người đọc thiết kế thiết kế các mạch MOS rời rạc, nhưng nghiên cứu của ta về MOSFET sẽ bị chi phối mạnh mẽ bởi thực tế rằng, hầu hết các ứng dụng của nó trong là trong thiết kế mạch tích hợp. Thiết kế vi mạch tương tự và các mạch số MOS chiếm một tỉ lệ lớn của phần còn lại trong cuốn sách này.

## 4.1 Cấu trúc linh kiện và hoạt động vật lý


Transistor MOSFET loại cải tiến là transistor hiệu ứng trường được sử dụng nhiều nhất. Trong phần này, chúng ta sẽ nghiên cứu cấu trúc và hoạt động vật lý của MOSFET. Các đường đặc tính V-A của linh kiện, được nghiên cứu trong phần sau.

### 4.1.1 Cấu trúc linh kiện


Hình 4.1, thể hiện cấu trúc vật lý của MOSFET loại cải tiến kênh n. Ý nghĩa của các tên gọi “cải tiến” và “kênh n” sẽ được giải thích ở sau. Transistor được chế tạo trên một chất nền loại p, nó là một đế silicon đơn tinh thể rất mỏng cung cấp hỗ trợ vật lý cho linh kiện (và cho toàn bộ mạch điện trong trường hợp một mạch tích hợp). Hai vùng bán dẫn loại n có nồng độ tạp chất lớn, được chỉ ra trong hình đó là miền **nguồn**  $n^+$  và **máng**, được tạo ra trên miền đế. Một lớp mỏng silicon dioxide ( $\text{SiO}_2$ ) có độ dày  $t_{ox}$  (thường là  $2\text{-}50\text{ nm}^2$ ) là một chất cách điện tuyệt vời, được tăng cường trên bề mặt của đế, bao bọc vùng diện tích ở giữa miền **nguồn** và vùng **máng**. Kim loại được phủ ở trên của lớp oxide để tạo thành điện cực gốc của linh kiện. Tiếp xúc kim loại cũng được sử dụng để tạo thành miền nguồn, miền máng, miền đế, hay còn được gọi là **thân**. Do đó 4 các cực được đưa ra ngoài: cực gate (G), cực nguồn (S), cực máng (D), và cực đế hay cực body (B). Ở điểm này nên rõ ràng rằng tên của linh kiện (MOSFET) bắt nguồn từ cấu trúc vật lý của nó. Tuy nhiên nó

**Tài liệu học tập**

đã trở thành tên một tên gọi chung và được dùng cho các FET không sử dụng kim loại cho điện cực gốc. Trong thực tế, hầu hết các MOSFET hiện đại được chế tạo sử dụng một quá trình được biết đến là công nghệ silicon-gate, trong đó một loại silicon xác định được gọi là polysilicon, được sử dụng để tạo thành điện cực gốc (xem phụ lục A). Sự mô tả về hoạt động và các ứng dụng đặc tính của MOSFET sau đây không phân biệt loại điện cực cổng khác nhau.



(A)



Một tên khác của MOSFET là **FET cực cổng cách ly** hay **IGFET**. Tên này cũng bắt nguồn từ cấu trúc vật lý của của linh kiện, nhấn mạnh một thực tế là điện cực cổng được cách ly về điện với phần thân của linh kiện (bởi lớp oxide). Chính sự cách ly này làm cho dòng điện ở cực cổng trở lên rất nhỏ (khoảng  $10^{-15}$  A).

Quan sát cho thấy lớp nền tạo lên các lớp tiếp giáp pn với miền nguồn và máng. Trong điều kiện hoạt động bình thường, các lớp tiếp xúc này luôn luôn phân cực ngược. Khi cực máng có điện thế dương so với với cực nguồn thì lớp 2 tiếp giáp pn có thể được loại bỏ hoàn toàn bằng cách nối cực nền với cực nguồn. Chúng ta sẽ giả thiết điều này là trường hợp trong mô tả hoạt động dưới đây của MOSFET. Như vậy ở đây lớp nền được xem như là không ảnh hưởng đến hoạt động của linh kiện, và MOSFET sẽ được coi như một linh kiện có 3 cực, với các cực lần lượt là cực cổng (G), cực nguồn (S) và cực máng (D). Có thể thấy rằng điện áp đặt vào cực cổng sẽ điều khiển dòng điện giữa cực nguồn và cực máng. Dòng điện này sẽ chạy theo chiều dọc từ cực máng đến cực nguồn gọi là “miền kênh”. Lưu ý rằng miền này có chiều dài L và chiều rộng W, là 2 thông số quan trọng của MOSFET. Trong đó thông thường L nằm trong khoảng 0,1  $\mu\text{m}$  đến 3  $\mu\text{m}$ , và W nằm trong khoảng từ 0,2  $\mu\text{m}$  đến 100  $\mu\text{m}$

*Tài liệu học tập*  
Cuối cùng, cần lưu ý rằng MOSFET là một linh kiện đối xứng, do vậy cực nguồn và cực máng có thể đổi chỗ cho nhau và không làm thay đổi tính chất của linh kiện.

#### 4.1.2 Hoạt động của trường hợp không có điện áp cổng

Khi không có điện áp phân cực đưa vào cực cổng, 2 điốt quay lưng vào nhau mắc nối tiếp giữa cực máng và nguồn. Một điốt được tạo ra bởi lớp tiếp xúc pn giữa vùng cực máng  $n^+$  và vùng đế loại p, và điốt kia được tạo bằng lớp tiếp giáp pn giữa miền đế loại p và miền cực nguồn loại  $n^+$ . Các điốt này giúp ngăn chặn sự dẫn điện từ miền cực máng sang miền cực nguồn khi một điện áp  $v_{DS}$  được đưa vào.

Trên thực tế, đường dẫn giữa cực máng và cực nguồn có điện trở khá lớn (khoảng  $10^{12} \Omega$ ).


#### 4.1.3 Tạo kênh cho dòng điện

Xét trường hợp tiếp theo như mô tả trong hình 4.2. Ở đây ta nối đất cực nguồn và cực máng, và đặt một điện áp dương vào cực cổng (G). Do cực nguồn được nối đất nên xuất hiện điện áp cực cổng tương ứng giữa cổng và cực nguồn, do đó được ký hiệu là  $v_{DS}$ . Trong trường hợp đầu tiên, điện áp dương ở cực cổng sẽ khiến cho các lỗ trống tự do (điện tích dương) được giải phóng khỏi miền cực nền nằm phía dưới cực cổng (miền kênh).

Những lỗ trống này sẽ được đẩy xuống phía dưới vùng nền, để lại sau chúng một miền nghèo. Vùng nghèo này sẽ được lấp đầy bởi điện tích âm cộng tương ứng với các nguyên tử nhận. Những điện tích này được “mở” ra do các lỗ trống trung hòa về điện tích được đẩy xuống miền nền.

Cũng như vậy, điện áp cực cổng hút các electrons từ miền cực nguồn và miền cực máng  $n^+$  (nơi có nhiều electron) vào miền kênh. Khi một lượng đủ electron được tích lũy gần bề mặt của cực nền bên dưới cực cổng, kết quả là một miền n được tạo ra, nối miền cực nguồn và miền cực máng, như trong hình 4.2. Bây giờ nếu một điện áp được đặt giữa cực máng và cực nguồn, dòng điện chảy qua miền cảm ứng n, do các dòng electron dịch chuyển mang lại. Miền cảm ứng n do đó tạo nên một **kênh dẫn** cho dòng điện từ cực máng đến cực nguồn, được gọi với tên tương ứng, kết quả là MOSFET trong hình 4.2 được gọi là **MOSFET kênh n** hoặc là **transistor NMOS**. Lưu ý một MOSFET kênh n được tạo thành

trên một miền đế loại p. Kênh dẫn được tạo ra bằng cách đảo bề mặt đế từ loại p sang loại n. Do vậy kênh cảm ứng còn được gọi là **lớp nghịch đảo**.



**Hình 4.2** Transistor NMOS loại cải tiến với một điện áp đặt vào cực cổng, một kênh n được cảm ứng tại đỉnh của lớp nền bên dưới cực cổng


Giá trị của điện áp  $v_{GS}$  khi một lượng đủ các electron tự do tích lũy tại miền kênh để tạo nên một kênh dẫn được gọi là **điện áp ngưỡng** và được ký hiệu là  $V_t$ . Hiển nhiên là  $V_t$  đối với FET kênh n là dương. Giá trị của  $V_t$  được điều chỉnh trong quá trình sản xuất linh kiện và thông thường nằm trong khoảng 0.5 đến 1 V.

Cực cổng và miền kênh của MOSFET tạo thành một bản tụ song song, với lớp oxit đóng vai trò như chất điện môi của tụ điện. Điện áp dương tại cực cổng dẫn đến điện tích dương tích tụ trên mặt bản tụ điện (điện cực cổng). Điện tích âm tương ứng ở mặt phía dưới được tạo ra bởi các electrons trong kênh cảm ứng. Điện trường do đó sẽ tạo ra theo phương thẳng đứng. Chính điện trường này điều khiển số lượng điện tích trong kênh, và do đó sẽ quyết định độ dẫn điện của kênh và tiếp đó là dòng điện sẽ chảy qua kênh khi có điện áp  $v_{GS}$  được đặt vào.

#### **4.1.4 Đặt điện áp $v_{DS}$ nhỏ**


Khi đã có một kênh dẫn, bây giờ chúng ta sẽ đặt một điện áp dương  $v_{DS}$  giữa cực máng và cực nguồn, như hình 4.3. Trước hết ta xem xét trường hợp khi mà điện áp  $v_{DS}$  nhỏ (ví dụ  $v_{DS} = 50\text{mV}$  hoặc tương tự). Điện áp  $v_{DS}$  tạo ra một dòng điện  $i_D$  chảy qua kênh cảm ứng n. Dòng điện được tạo ra bởi các electrons tự do di chuyển từ cực nguồn sang cực máng (do đó đặt tên là nguồn và máng). Theo qui luật hướng của dòng điện ngược với hướng của dòng điện tích âm. Do vậy dòng điện trong kênh  $i_D$  sẽ phụ thuộc vào mật độ các electrons trong kênh, tức là phụ thuộc vào độ lớn của  $v_{DS}$ . Cụ thể khi  $v_{GS} = V_t$  kênh sẽ được điều chỉnh giảm xuống và dòng điện dẫn vẫn rất nhỏ. Khi  $v_{GS} > V_t$ , thêm nhiều electrons được hút vào kênh hơn. Chúng ta có thể hình dung rằng tăng các hạt mang điện trong kênh cũng giống như tăng độ dày của kênh đó. Kết quả là tạo ra một kênh có độ dẫn điện tăng, hoặc nói cách khác là có điện trở giảm. Trên thực tế độ dẫn điện của một kênh tỉ lệ thuận với **độ quá điện áp cổng** ( $v_{GS} - V_t$ ) và còn được gọi là điện áp hiệu dụng hoặc điện áp quá điều khiển.

Theo đó dòng điện  $i_D$  sẽ tỉ lệ thuận với  $(v_{GS} - V_t)$  và tất nhiên là với điện áp  $v_{DS}$  tạo ra dòng  $i_D$ .



**Hình 4.3** Một transistor NMOS với  $v_{GS} > V_t$  và với một điện áp  $v_{GS}$  đặt vào nhỏ. Linh kiện hoạt động giống như một điện trở mà giá trị của điện trở được quyết định bởi điện áp  $v_{GS}$ . Rõ ràng là độ dẫn điện kênh tỉ lệ thuận với điện áp  $(v_{GS} - V_t)$  và do đó dòng điện  $i_D$  tỉ lệ thuận với  $(v_{GS} - V_t)v_{DS}$ . Lưu ý rằng vùng nghèo không được thể hiện (để đơn giản hóa).

Hình 4.4 thể hiện một mô tả của dòng  $i_D$  với  $v_{DS}$  tương ứng với các giá trị khác nhau của  $v_{GS}$ . Chúng ta có thể quan sát thấy MOSFET đang hoạt động giống như một điện trở tuyến tính mà giá trị được điều khiển bởi  $v_{GS}$ . Điện trở là vô cùng với  $v_{GS} < V_t$  và giá trị điện trở giảm khi  $v_{GS} > V_t$ .




**Hình 4.4** Đặc tính V-A  $i_D - v_{DS}$  của MOSFET trong hình 4.3 khi điện áp đặt vào cực máng và cực nguồn,  $v_{DS}$  nhỏ. Linh kiện hoạt động giống như một điện trở tuyến tính với giá trị điện trở được điều khiển bởi điện áp  $v_{GS}$ .

Mô tả phía trên chỉ ra rằng để MOSFET dẫn điện, một kênh phải được cảm ứng, sau đó tăng điện áp  $v_{GS}$  lên trên điện áp ngưỡng  $V_t$  sẽ tăng cường kênh dẫn, do vậy được đặt tên là **sự hoạt động chế độ tăng cường** và **MOSFET cải tiến**. Cuối cùng, cần lưu ý rằng dòng điện đi ra từ cực nguồn ( $i_S$ ) bằng với dòng điện đi vào cực máng ( $i_D$ ), và dòng điện tại cực cổng  $I_G$  bằng 0.


#### 4.1.5 Hoạt động khi $v_{DS}$ tăng

Tiếp theo, chúng ta xét trường hợp khi  $v_{DS}$  tăng. Để có điều này giữ điện áp  $v_{GS}$  một giá trị không đổi lớn hơn giá trị  $V_t$ . Tham khảo hình 4.5 và lưu ý rằng điện áp  $v_{DS}$  xuất hiện như một điện áp rơi trên chiều dài của kênh dẫn. Nghĩa là, khi ta đi dọc theo kênh dẫn từ cực nguồn tới cực máng, điện áp (được đo tương ứng với nguồn) sẽ tăng từ 0 đến  $v_{DS}$ . Do vậy điện áp giữa cực cổng và các điểm dọc theo kênh dẫn sẽ giảm từ  $v_{GS}$  tại điểm cuối của cực nguồn đến  $v_{GS} - v_{DS}$  tại điểm cuối của cực máng. Do chiều sâu của kênh dẫn phụ thuộc vào điện áp này, ta thấy chiều sâu của kênh dẫn không còn đồng đều; đúng hơn là kênh dẫn sẽ có dạng hình nêm như trong hình 4.5, đạt sâu nhất tại điểm cuối của cực nguồn và nông nhất tại điểm cuối của cực máng.

Khi  $v_{DS}$  tăng, kênh dẫn trở nên nhọn hơn và điện trở của nó tăng tương ứng. Do vậy đường đặc tính V-A  $i_D - v_{DS}$  không tiếp tục là đường thẳng mà bị bẻ cong như trong hình 4.6.



**Hình 4.5** Hoạt động của một transistor NMOS cải tiến khi điện áp  $v_{DS}$  tăng. Kênh dẫn thu được một dạng hình nêm và điện trở của nó tăng khi  $v_{DS}$  tăng. Ở đây  $v_{GS}$  được giữ bằng một hằng số tại một giá trị  $> V_t$




**Hình 4.6** Dòng điện cực máng  $i_D$  so với điện áp cực máng –nguồn  $v_{DS}$  đối với transistor NMOS loại cải tiến hoạt động với  $v_{GS} > V_t$

Cuối cùng, khi  $v_{DS}$  tăng tới một giá trị khiến điện áp giữa cực cổng và kênh dẫn tại điểm cuối của cực máng giảm xuống giá trị  $V_t$ , tức là  $v_{GS} = V_t$  hoặc  $v_{GS} - v_{DS} = V_t$  hoặc  $v_{DS} = v_{GS} - V_t$ . Độ dày của kênh dẫn tại điểm cuối của cực máng giảm xuống gần bằng 0, và kênh dẫn được gọi là bị **thắt kênh**. Tăng  $v_{DS}$  ngoài giá trị này có ảnh hưởng rất ít (trên lý thuyết là không ảnh hưởng) lên hình dạng của kênh dẫn, và dòng điện đi qua kênh được duy trì không đổi tại giá trị đạt được để  $v_{DS} = v_{GS} - V_t$ . Do đó dòng điện trong cực máng **bão hòa** tại giá trị này, và MOSFET được gọi là đi vào hoạt động ở **vùng bão hòa**. Điện áp  $v_{DS}$  tại điểm xảy ra bão hòa được gọi là  $v_{DSsat}$

$$v_{DSsat} = v_{GS} - V_t$$

Dễ thấy, với mọi giá trị của  $v_{GS} \geq V_t$  thì sẽ có một giá trị  $v_{DSsat}$  tương ứng. Linh kiện vẫn hoạt động trong vùng bão hòa nếu  $v_{DS} \leq v_{DSsat}$ . Vùng trên đặc tính  $i_D - v_{DS}$  đạt được để  $v_{DS} < v_{DSsat}$  được gọi là **vùng ba cực**, là tên có từ thời linh kiện ống chân không có hoạt động tương tự như một FET.





**Hình 4.7** Tăng điện áp  $v_{DS}$  dẫn đến kênh dẫn có dạng hình nêm. Cuối cùng là khi  $v_{DS}$  đạt đến  $v_{GS} - V_t$ , kênh dẫn bị kẹp tại điểm cuối của cực máng. Tăng điện áp  $v_{DS}$  lớn hơn  $v_{GS} - V_t$  có rất ít ảnh hưởng (theo lý thuyết thì không có ảnh hưởng) đến hình dạng của kênh dẫn.

Để giúp hình dung rõ hơn ảnh hưởng của  $v_{DS}$ , Hình 4.7 đưa ra đồ thị của kênh dẫn khi  $v_{DS}$  tăng trong khi  $v_{GS}$  giữ không đổi. Theo lý thuyết, bất kỳ sự tăng của  $v_{DS}$  lớn hơn điện áp  $v_{DSsat}$  ( $v_{DSsat} = v_{GS} - V_t$ ) sẽ không ảnh hưởng đến hình dạng của kênh dẫn và đơn giản xuất hiện đi qua vùng nghèo bao quanh kênh dẫn và vùng cực máng  $n^+$ .

#### 4.1.6 Cơ sở của quan hệ đặc tuyến $i_D - v_{DS}$

Mô tả hoạt động vật lý đã trình bày ở trên có thể được sử dụng để làm cơ sở biểu diễn mối quan hệ  $i_D - v_{DS}$  đã mô tả trong Hình 4.6. Hướng đến mục đích đó, giả sử rằng một điện áp  $v_{GS}$  được đặt vào giữa cực cổng và cực nguồn với  $v_{GS} > V_t$  để dẫn một kênh. Đồng thời giả sử rằng một điện áp  $v_{DS}$  được đặt vào cực máng và cực nguồn. Đầu tiên, ta sẽ xem xét hoạt động trong vùng ba cực, để hoạt động ở vùng này kênh dẫn phải được liên tục và do đó  $v_{GD}$  phải lớn hơn  $V_t$ , tương đương với  $v_{DS} < v_{GS} - V_t$ . Trong trường hợp này kênh dẫn có dạng hình nêm như thể hiện trong hình 4.8.

Người đọc sẽ nhớ lại rằng trong MOSFET, cực cổng và vùng kênh dẫn tạo thành một tụ điện bản cực song song, mà lớp oxide đóng vai trò như là một chất điện môi. Nếu điện dung trên mỗi đơn vị diện tích miền cực cổng được ký hiệu là  $C_{ox}$  và độ dày của lớp oxide là  $t_{ox}$  thì

$$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}} \quad (4.2)$$

Trong đó  $\epsilon_{ox}$  được gọi là hằng số điện môi của silicon oxide,

$$\epsilon_{ox} = 3.9\epsilon_0 = 3.9 \times 8.854 \times 10^{-12} = 3.45 \times 10^{-11} \text{ F/m}$$

Độ dày của lớp oxide  $t_{ox}$  được xác định bởi qui trình công nghệ được sử dụng để chế tạo MOSFET. Xét ví dụ, cho  $t_{ox} = 10 \text{ nm}$ ,  $C_{ox} = 3.45 \times 10^{-3} \text{ F/m}^2$  hoặc  $3.45 \text{ fF}/\mu\text{m}^2$  như thường được thể hiện.

Bây giờ tham khảo hình 4.8 và xem xét đoạn rất nhỏ của cực cổng tại khoảng cách  $x$  từ cực nguồn. Điện dung của đoạn này là  $C_{ox}W dx$ . Để tìm điện tích tích trữ trên dải vô cùng nhỏ này của điện dung cực cổng, chúng ta nhân điện dung với *điện áp hiệu dụng* giữa cực cổng và kênh dẫn tại điểm  $x$ , ở đó điện áp hiệu dụng là điện áp có nhiệm vụ tạo ra kênh dẫn tại điểm  $x$  và do vậy bằng  $[v_{GS} - v(x) - V_t]$  trong đó  $v(x)$  là điện áp trên kênh dẫn tại điểm  $x$ .

Theo đó ta có điện tích electron  $dq$  trong một đoạn rất nhỏ của kênh tại điểm  $x$  là

$$dq = -C_{ox}(Wdx)[v_{GS} - v(x) - V_t] \quad (4.3)$$

Trong đó dấu âm cho thấy rằng  $dq$  là điện tích âm.

Điện áp  $v_{DS}$  tạo ra một điện trường dọc theo kênh dẫn ngược hướng với  $x$ . Tại điểm  $x$  điện trường này có thể được biểu diễn là

$$E(x) = -\frac{dv(x)}{dx}$$

Điện trường  $E(x)$  dẫn đến điện tích electron  $dq$  trôi về phía cực máng với một vận tốc  $dx/dt$

$$\frac{dx}{dt} = -\mu_n E(x) = \mu_n \frac{dv(x)}{dx} \quad (4.4)$$

Trong đó  $\mu_n$  là độ linh động của các electrons trong kênh dẫn (được gọi là độ linh động bề mặt). Đó là thông số vật lý mà giá trị của nó phụ thuộc quy trình công nghệ chế tạo. Kết quả dòng điện trôi có thể thu được như sau:

$$i = \frac{dq}{dt} = \frac{dq}{dx} \frac{dx}{dt}$$

Thay thế điện tích trên mỗi đơn vị chiều dài  $dq/dx$  từ Phương trình (4.3) và vận tốc electron trôi  $dx/dt$  từ Phương trình (4.4), kết quả là:

$$i = -\mu_n C_{ox} W [v_{GS} - v(x) - V_t] \frac{dv(x)}{dx}$$

Mặc dù đánh giá tại một điểm cụ thể trong kênh dẫn, dòng điện  $i$  phải là hằng số tại tất cả các điểm dọc theo kênh dẫn. Do vậy dòng điện  $i$  phải bằng dòng điện từ cực nguồn đến cực máng. Vì chúng ta đang quan tâm đến dòng điện  $i_D$  từ cực máng đến cực nguồn, ta có thể xác định như sau

$$i_D = -i = \mu_n C_{ox} W [v_{GS} - v(x) - V_t] \frac{dv(x)}{dx}$$

Công thức trên có thể viết lại theo dạng

$$i_D dx = -i = \mu_n C_{ox} W [v_{GS} - v(x) - V_t] dv(x)$$

Tích phân 2 vế của phương trình  $x$  chạy từ  $x=0$  đến  $x=L$  và do đó,  $v(0)=0$  đến  $v(L)=v_{DS}$

$$\int_0^L i_D dx = \int_0^{v_{DS}} \mu_n C_{ox} W [v_{GS} - v(x) - V_t] dv(x)$$

$$i_D = (\mu_n C_{ox}) \left( \frac{W}{L} \right) \left[ (v_{GS} - V_t) v_{DS} - \frac{1}{2} v_{DS}^2 \right] dv(x) \quad (4.5)$$

Đây là biểu thức của đặc tính  $i_D - v_{DS}$  trong vùng 3 cực. Giá trị của dòng điện tại biên của vùng 3 cực hoặc tương đương với tại bắt đầu của vùng bão hòa có thể được tính bằng cách thay  $v_{DS} = v_{GS} - V_t$  kết quả là

$$i_D = \frac{1}{2} (\mu_n C_{ox}) \left( \frac{W}{L} \right) (v_{GS} - V_t)^2 \quad (4.6)$$

Đây là biểu thức cho đặc tính  $i_D - v_{DS}$  trong vùng bão hòa; Nó chỉ đơn giản là giá trị bão hòa của dòng điện  $i_D$  tương ứng với điện áp  $v_{GS}$ . (Nhắc lại rằng trong vùng bão hòa dòng điện  $i_D$  luôn luôn bằng hằng số với một điện áp  $v_{GS}$  khi  $v_{DS}$  được thay đổi).

Trong biểu thức của Phương trình (4.5) và (4.6),  $\mu_n C_{ox}$  là một hằng số được xác định bởi quá trình công nghệ sử dụng trong chế tạo MOSFET kênh n. Việc này được biết đến như là **xử lý thông số độ dẫn điện**, như ta sẽ thấy ngay sau đây, nó xác định giá trị độ dẫn điện của MOSFET, được ký hiệu là  $k'_n$ , và có đơn vị là  $A/V^2$ :

$$k'_n = \mu_n C_{ox} \quad (4.7)$$

Tất nhiên, biểu thức  $i_D - v_{DS}$  trong Phương trình (4.5) và (4.6) có thể được viết theo  $k'_n$  như sau :

$$i_D = k'_n \frac{W}{L} \left[ (v_{GS} - V_t) v_{DS} - \frac{1}{2} v_{DS}^2 \right] \quad (\text{vùng ba cực}) \quad (4.5a)$$

$$i_D = k'_n \frac{W}{L} (v_{GS} - V_t)^2 \quad (\text{vùng bão hòa}) \quad (4.5a)$$

Trong cuốn sách này chúng ta sẽ sử dụng  $(\mu_n C_{ox})$  và  $k'_n$  thay thế cho nhau.

Từ phương trình (4.5) và (4.6) chúng ta thấy rằng dòng điện cực máng tỉ lệ thuận với tỉ số độ rộng  $w$  của kênh dẫn với chiều dài  $L$  của kênh dẫn, được biết đến như là **tỷ số mặt cắt** của MOSFET. Giá trị cả  $W$  và  $L$  có thể được chọn bởi người thiết kế sao cho đạt được các đặc tính  $i-v$  như mong muốn, tuy nhiên, có một chiều dài kênh dẫn tối thiểu  $L_{min}$ .

Trong thực tế chiều dài kênh dẫn tối thiểu mà có thể thực hiện với một qui trình sản xuất nhất định thì thường đặc trưng cho qui trình đó và đang tiếp tục giảm xuống cùng với sự tiến bộ của công nghệ. Ví dụ, tại thời điểm viết cuốn sách này ( năm 2003) hiện trạng kỹ thuật trong công nghệ MOS là công nghệ  $0.13\mu m$ . Nghĩa là với công nghệ này độ dài tối thiểu có thể thực hiện được là  $0.13\mu m$ . Đó cũng là một giá trị độ rộng kênh dẫn tối thiểu. Ví dụ đối với công nghệ vừa đề cập,  $W_{min}$  là . Cuối cùng chúng ta nên lưu ý rằng độ dày lớp  $t_{ox}$  giảm xuống  $L_{min}$ . Do vậy, đối với công nghệ  $0.15\mu m$ ,  $t_{ox}$  là  $25nm$ , nhưng công nghệ  $0.13\mu m$  hiện đại đã đề cập phía trên có  $t_{ox} = 2 nm$ .

#### 4.1.7 MOSFET kênh p

Một MOSFET kênh p cải tiến (transistor PMOS), chế tạo trên một lớp nền với vùng  $p^+$  cho cực máng và cực nguồn, các lỗ trống như là các hạt mang điện. Linh kiện hoạt động giống cách thức giống linh kiện kênh n, ngoại trừ là điện áp  $v_{GS}$  và  $v_{DS}$  là điện áp âm và điện áp ngưỡng  $V_t$  là âm. Đồng thời dòng điện vào cực nguồn và ra ở cực máng.


Công nghệ PMOS ban đầu chi phối sản xuất MOS, tuy nhiên, vì linh kiện NMOS có thể được sản xuất nhỏ hơn và do vậy hoạt động nhanh hơn, và bởi vì trước NMOS yêu cầu nguồn điện áp cấp nhỏ hơn so với PMOS, Công nghệ NMOS đã hầu như thay thế công nghệ PMOS. Tuy vậy, quan trọng là phải làm quen với transistor PMOS vì hai lý do: linh kiện PMOS vẫn còn sử dụng cho các thiết kế mạch rời rạc, và quan trọng hơn, cả hai transistor PMOS và NMOS đều được sử dụng trong mạch **complementary MOS** hoặc **CMOS**, hiện đang chiếm ưu thế trong công nghệ MOS.

#### 4.1.8 Complementary MOS hoặc CMOS

Như tên gọi của nó, công nghệ complementary sử dụng cả hai transistor phân cực MOS. Mặc dù mạch CMOS phần nào đó chế tạo khó khăn hơn NMOS, tính hiệu quả của các linh kiện bổ xung có thể làm cho rất nhiều các thiết kế mạch điện quan trọng có thể thực hiện được. Thực vậy tại thời điểm hiện tại công nghệ CMOS được sử dụng rộng rãi trong hầu hết các công nghệ IC. Công nghệ này ứng dụng cho cả cách mạch điện tương tự và mạch số.

Công nghệ CMOS đã thay thế hầu hết các thiết kế dựa trên các transistor đơn lẻ. Thêm nữa, tại thời điểm viết quyển sách này (năm 2003), Công nghệ CMOS đã được đưa vào trong rất nhiều các ứng dụng mà vài năm trước đó chỉ có thể sử dụng các linh kiện lưỡng cực. Trong toàn bộ cuốn sách này, ta sẽ đi nghiên cứu rất nhiều kỹ thuật mạch CMOS.

Hình 4.9 thể hiện một mặt cắt ngang của một chip CMOS minh họa cách mà Transistor PMOS và NMOS được chế tạo. Quan sát thấy rằng trong khi transistor NMOS được thực hiện trực tiếp trong lớp nền loại  $p$ , transistor PMOS được chế tạo trong chỉ trong vùng  $n$ , được biết đến như là một **n well**. Hai linh kiện được cách ly với nhau bởi một độ dày của vùng oxide, có chức năng như là một lớp cách điện. Các liên kết được chế tạo từ phần thân loại  $p$  và **n well**.



**Hình 4.9** Mặt cắt ngang của của một mạch tích hợp CMOS. Lưu ý rằng transistor được tạo thành trong một vùng loại n riêng biệt, được biết đến như là một giếng n. Một cách bố trí khác cũng có thể được trong đó một thân loại p được sử dụng và linh kiện loại n được tạo thành trong một giếng p.

#### 4.1.9 Hoạt động của transistor MOS trong vùng dưới ngưỡng

Như đã mô tả phía trên của hoạt động của MOSFET kênh n cho thấy rằng với  $v_{GS} < V_t$  không có dòng điện nào chạy và linh kiện được khóa. Điều này không hoàn toàn đúng, vì như đã được phát hiện, với một giá trị  $v_{GS}$  nhỏ hơn nhưng gần bằng  $V_t$ , có một dòng điện cực mỏng nhỏ chạy. Trong hoạt động của vùng dưới ngưỡng này, dòng điện cực mỏng quan hệ theo cấp số nhân với  $v_{GS}$ , rất giống với mối quan hệ  $i_C - v_{BE}$  của BJT, mà sẽ được trình bày trong chương tiếp theo.

Mặc dù trong hầu hết các ứng dụng transistor MOS được hoạt động với  $v_{GS} > V_t$ . Tuy nhiên, một số ứng dụng sử dụng MOSFET hoạt động ở vùng dưới ngưỡng này. Trong giáo trình này, chúng ta sẽ không trình bày quá sâu về hoạt động của MOSFET trong vùng dưới ngưỡng này, người đọc có thể tham khảo thêm tại Phụ lục F.

### 4.2 Đặc tuyến Von - Ample


Được xây dựng dựa trên cơ sở cấu trúc vật lý trong phần trước cho hoạt động của transistor MOS, chúng ta sẽ trình bày trong phần này đặc tuyến dòng điện – điện áp của nó. Các đặc tính này đo được tại dòng điện một chiều hoặc tại tần số thấp và do đó được gọi là đặc tính tĩnh. Hiệu ứng động giới hạn hoạt động của MOSFET tại các tần số cao và tốc độ chuyển mạch nhanh sẽ được thảo luận ở phần 4.8.

#### 4.2.1 Ký hiệu trong mạch điện

Hình 4.10 (a) minh họa ký hiệu cho MOSFET loại kênh n. Có thể nhận thấy khoảng cách giữa hai đường thẳng minh họa cho cổng và kênh chỉ ra một thực tế là các điện cực cổng được cách ly với phần thân của thiết bị. Các cực tính của loại loại n và loại p được xác định bằng chiều mũi tên trên đường thẳng trên phần thân (B). Chiều mũi tên này cũng xác định cực của transistor là loại kênh n.

Mặc dù MOSFET là một thiết bị đối xứng, nó thường được sử dụng trong những thiết kế xác định một cực là nguồn và cực kia là máng (không cần ký hiệu S hay D tại bên cạnh các đỉnh). Mục tiêu này được thực hiện trong mạch sửa đổi như trong hình 4.10(b). Ở đây, một mũi tên được đặt trên một đầu của nguồn, do đó phân biệt nó với cực máng. Các mũi tên thường chỉ hướng của dòng điện và do đó xác định cực của thiết bị (ví dụ: kênh n)

Chú ý trong ký hiệu sửa đổi, không cần thiết có mũi tên trên đường thẳng phần thân thiết bị. Mặc dù ký hiệu mạch trong hình 4.10(b) khác biệt rõ ràng cực nguồn tới cực máng, trong thực tế cực của điện áp đánh dấu qua thiết bị để xác định nguồn và máng. *Cực máng luôn là dương so với cực nguồn trong một FET kênh n.*



**Hình 4.10.** (a) Ký hiệu MOSFET loại n. (b) ký hiệu sửa đổi với một mũi tên ở đầu của nguồn để phân biệt chúng với máng và để xác định cực của thiết bị (ví dụ kênh n). (c) Ký hiệu đơn giản để sử dụng khi nguồn được kết nối với thân hoặc khi ảnh hưởng của phần thân lên hoạt động của thiết bị là không quan trọng.

Trong các ứng dụng mà ở đó cực nguồn được kết nối tới thân của thiết bị, một ký hiệu đơn giản hơn nữa có thể sử dụng, như được minh họa trong hình 4.10(c). Ký hiệu này cũng được sử dụng trong các ứng dụng mà tại đó ảnh hưởng của phần thân trong hoạt động của mạch là không quan trọng, như chúng ta sẽ gặp lại sau.

#### 4.2.2 Đặc tuyến $i_D - v_{DS}$

Hình 4.11(a) minh họa một MOSFET loại kênh n với điện áp  $v_{GS}$  và  $v_{DS}$  và với hướng của dòng điện được xác định. Mạch này có thể được sử dụng để đo các đặc tính  $i_D - v_{DS}$ , chúng là một họ các đường cong, mỗi đường tương ứng với một hằng số  $v_{GS}$ . Từ nghiên cứu hoạt động vật lý trong phần trước, chúng ta chắc rằng mỗi đường đặc tuyến  $i_D - v_{DS}$  có hình dạng như biểu diễn trong hình 4.6. Thực vậy, trong trường hợp này rõ ràng như trong hình 4.11b, trong đó cho thấy một đường đặc tính  $i_D - v_{DS}$  đặc trưng. Hiểu biết kỹ lưỡng về đặc tuyến của MOSFET là một điều cần thiết cho người đọc dự định thiết kế các mạch sử dụng MOS.

Các đường đặc tính trong hình 4.11(b) minh họa 3 vùng hoạt động riêng biệt: **Vùng** *Kỹ thuật điện tử tương tự*, **Vùng ba cực**, và **vùng bão hòa**. Vùng bão hòa được sử dụng khi FET hoạt động như

**Tài liệu học tập**

một bộ khuếch đại. Với các hoạt động như một chuyển mạch vùng khóa và triode được sử dụng. Thiết bị khóa khi  $v_{GS} < V_t$  để MOSFET hoạt động trong vùng tuyến tính trước hết chúng ta cần tạo ra một kênh

$$v_{GS} \geq V_t \quad (\text{kênh cảm ứng}) \quad (4.8)$$

Và sau đó giữ  $v_{GS}$  đủ nhỏ để duy trì kênh dẫn. Điều này có thể đạt được bằng cách đảm bảo điện áp cổng - máng là:

$$v_{GD} \geq V_t \quad (\text{kênh liên tục}) \quad (4.9)$$

Điều kiện này có thể được biểu diễn theo  $v_{DS}$  bằng cách viết  $v_{GD} = v_{GS} + v_{SD} = v_{GS} - v_{DS}$  do đó:

$$v_{GS} - v_{DS} > V_t$$


Từ đó:

$$v_{DS} = v_{GS} - V_t \quad (\text{kênh liên tục}) \quad (4.10)$$

Cả hai phương trình (4.9) và (4.10) có thể được sử dụng để xác định vùng hoạt động tuyến tính. Có thể nói, MOSFET kênh n hoạt động trong vùng tuyến tính khi  $v_{GS}$  lớn hơn nhiều so với  $V_t$  và điện áp cực máng là nhỏ hơn điện áp cổng ít nhất là  $V_t$  vôn.

Trong vùng ba cực, các đặc tính  $i_D - v_{DS}$  có thể được minh họa bằng quan hệ trong phương trình (4.5):

$$i_D = \kappa'_n \frac{W}{L} \left[ (v_{GS} - V_t)v_{DS} - \frac{1}{2}v_{DS}^2 \right] \quad (4.11)$$



**Hình 4.11 (a)** Một MOSFET kênh n với điện áp  $v_{GS}$  và  $v_{DS}$  được mắc, và hướng của dòng điện được xác định **(b)** các đặc tuyến  $i_D - v_{DS}$  với  $k_n'(W/L) = 1.0 \text{ mA/V}^2$

O đây  $k'_n = \mu_n C_{ox}$  là tham số hỗ dẫn quá trình; giá trị của chúng được xác định bởi công nghệ sản xuất. Nếu  $v_{DS}$  đủ nhỏ để chúng ta có thể bỏ qua  $v_{DS}^2$  trong phương trình (4.11), chúng ta thu được các đặc tính  $i_D - v_{DS}$  như sau:

$$i_D \approx k'_n \frac{W}{L} (v_{GS} - V_t) v_{DS} \quad (4.12)$$

Mối quan hệ tuyến tính thể hiện hoạt động của transistor MOS như là một điện trở tuyến tính  $r_{DS}$  mà giá trị của nó được điều khiển bởi  $v_{GS}$ . Đặc biệt, khi  $v_{GS}$  được thiết lập tới một giá trị  $V_{GS}$ ,  $r_{DS}$  được tính như sau:

$$r_{DS} \equiv \left. \frac{v_{DS}}{i_D} \right|_{v_{DS} \text{ Small}, v_{GS} = V_{GS}} = \left[ k'_n \frac{W}{L} (v_{GS} - V_t) \right]^{-1} \quad (4.13)$$

Chúng ta đã thảo luận vùng làm việc trong phần trước (trong hình 4.4). Nó cũng hữu dụng để biểu thị  $r_{DS}$  theo của điện áp quá áp cực cổng tới cực nguồn,

$$V_{OV} \equiv V_{GS} - V_t \quad (4.14)$$

Và

$$r_{DS} = 1 / \left[ k'_n \left( \frac{W}{L} \right) V_{OV} \right] \quad (4.15)$$

Cuối cùng chúng tôi mong người đọc có thể thấy rằng tính xấp xỉ liên quan đến phương trình (4.12) được dựa trên giả sử rằng  $v_{DS} \ll 2V_{OV}$ .

Để MOSFET hoạt động trong vùng vào hòa, một kênh dẫn phải được tạo ra

$$v_{GS} \geq V_t \quad (\text{kênh dẫn}) \quad (4.16)$$

và bị thắt ở cuối máng bằng cách tăng  $v_{DS}$  tới giá trị mà tại đó điện áp cực cổng - máng giảm xuống thấp hơn  $V_t$ .

$$v_{GD} \leq V_t \quad (\text{Thắt kênh}) \quad (4.17)$$

Các điều kiện này có thể minh họa một cách rõ ràng theo  $v_{DS}$  như sau:

$$v_{DS} \geq v_{GS} - V_t \quad (\text{Thắt kênh}) \quad (4.18)$$

Nói cách khác, MOSFET kênh n hoạt động ở vùng bão hòa khi  $v_{GS}$  lớn hơn  $V_t$  và điện áp máng không bị giảm xuống dưới điện áp cổng một lượng lớn hơn  $V_t$  volts.

Ranh giới giữa vùng ba cực và vùng bão hòa được đặc trưng bởi:

$$v_{DS} = v_{GS} - V_t \quad (\text{Ranh giới}) \quad (4.19)$$



Thay giá trị này của  $v_{DS}$  vào phương trình (4.11) ta được giá trị bão hòa của dòng điện  $i_D$  như sau:

$$i_D = \frac{1}{2} k'_n \frac{W}{L} (v_{GS} - V_t)^2 \quad (4.20)$$


Vì vậy trong vùng bão hòa MOSFET cung cấp một dòng máng mà giá trị của nó độc lập với điện áp máng  $v_{DS}$  và được xác định bởi điện áp cổng  $v_{GS}$  theo luật bình phương như trong hình (4.20), một giá trị minh họa được biểu diễn trong hình 4.12. Khi dòng điện cực máng là độc lập với điện áp máng, MOSFET bão hòa hoạt động như một nguồn dòng lý tưởng với giá trị của nó được điều khiển bởi  $v_{GS}$  dựa theo mối quan hệ phi tuyến trong phương trình (4.20). Hình 4.13 minh họa một mạch đại diện cho nhận định MOSFET hoạt động trong vùng bão hòa. Lưu ý rằng đây là mô hình mạch tương đương tín hiệu lớn.

Đề cập lại về đặc tuyến  $i_D - v_{DS}$  trong hình 4.11(b), chúng ta chú ý mối quan hệ giữa vùng ba cực và vùng bão hòa được biểu diễn là đường cong nét đứt. Vì vậy đường cong này được đặc trưng bởi  $v_{DS} = v_{GS} - v_D$ , phương trình của nó có thể được xác định bởi thay thế  $v_{GS} - v_t$  bởi  $v_{DS}$  trong phương trình vùng ba cực (phương trình 4.11) hoặc phương trình vùng bão hòa (4.20). Được kết quả:

$$i_D = \frac{1}{2} k'_n \frac{W}{L} v_{DS}^2 \quad (4.21)$$


Cần lưu ý rằng các đặc tuyến được mô tả trong các hình 4.4, 4.11, và 4.12 là cho một MOSFET với  $k'(W/L) = 1.0 \text{ mA/V}^2$  và  $V_t = 1\text{V}$ .

Cuối cùng, biểu đồ trong hình 4.14 minh họa các mức quan hệ của điện áp tại các đầu của một transistor NMOS hoạt động cả trong vùng ba cực và trong vùng bão hòa.




**Hình 4.12** Đặc tuyến  $i_D - v_{GS}$  cho một transistor NMOS trong vùng bão hòa ( $V_t = 1\text{V}$ ,

**Tài liệu học tập**



**Hình 4.13** Mô hình mạch tương đương tín hiệu lớn của một MOSFET kênh n hoạt động trong vùng bão hòa.



**Hình 4.14** Các mức quan hệ của điện áp tại các đầu của một transistor NMOS hoạt động cả trong vùng ba cực và trong vùng bão hòa.

**Bài tập**

**4.4** Một transistor NMOS với  $V_t = 0.7V$  có cực nguồn được nối đất và một điện áp một chiều  $1.5V$  được nối với cực cổng. Thiết bị hoạt động trong những khu vực nào để: (a)  $v_D = +0.5V$ ? (b)  $v_D = 0.9V$ ? (c)  $v_D = 3V$ ?

**Trả lời:** (a) Vùng 3 cực; (b) Vùng bão hòa; (c) Vùng bão hòa

**4.5** Nếu NMOS trong bài tập 4.4 có  $\mu_n C_{ox} = 100\mu A/V^2$ ,  $W = 10\mu m$ ,  $L = 1\mu m$ , tìm giá trị của dòng điện cực máng tương ứng với 3 trường hợp (a), (b), (c) trong bài tập 4.4.

**Trả lời:** (a)  $275\mu A$ ; (b)  $320\mu A$ ; (c)  $320\mu A$

**4.6** Một transistor loại NMOS với  $V_t = 0.7V$  dẫn dòng điện  $i_D = 100\mu A$ , khi  $v_{GS} = v_{DS} = 1.2V$ . Tìm giá trị của  $i_D$  với  $v_{DS} = 1.5V$  và  $v_{DS} = 3V$ . Đồng thời tính giá trị trở kháng  $r_{DS}$  với  $v_{DS}$  nhỏ và  $v_{GS} = 3.2V$

**Trả lời:**  $256\mu A$ ;  $500\Omega$

**4.2.3 Trở kháng đầu ra hữu hạn trong vùng bão hòa**


Phương trình (4.12) và tương ứng với mạch tương đương tín hiệu lớn trong hình 4.13 cho thấy trong vùng bão hòa  $i_D$  là không phụ thuộc vào  $v_{DS}$ . Do đó một thay đổi nhỏ  $\Delta v_{DS}$

Kỹ thuật điện tử tương tự trong điện áp máng tới nguồn không gây ra sự thay đổi  $i_D$ , điều này nhấn mạnh rằng trở

**Tài liệu học tập**

kháng nhìn từ đầu vào cực máng của một MOSFET hoạt động trong vùng bão hòa là vô hạn. Tuy nhiên, đây là một vấn đề dựa trên nguyên lý rằng một kênh khi bị thắt kênh ở cuối máng, hơn nữa sự tăng lên của  $v_{DS}$  không làm ảnh hưởng đến hình dạng của kênh. Nhưng, trong thực tế, sự tăng lên của  $v_{DS}$  vượt quá giá trị  $v_{DSsat}$  làm ảnh hưởng một chút tới kênh.

Đặc biệt khi  $v_{DS}$  tăng lên, điểm thắt kênh được di chuyển nhẹ đi từ cực máng về phía cực nguồn. Điều này được minh họa trong hình 4.15, từ đó chúng ta lưu ý rằng điện áp trên kênh vẫn không đổi tại  $v_{GS} - V_t = v_{DSsat}$ , và hơn nữa điện áp được đặt tới cực máng xuất hiện như một điện áp rơi trên vùng nghèo hẹp giữa cuối của kênh và vùng cực máng. Điện áp này tăng tốc các electron đến cuối máng của kênh và quét chúng qua vùng nghèo vào trong vùng máng. Tuy nhiên, chú ý rằng (với sự suy giảm lớp nghèo) chiều dài kênh giảm xuống từ  $L$  tới  $L - \Delta L$ , một hiện tượng được biết đến như là **điều chế độ rộng kênh**. Bây giờ vì  $i_D$  là tỷ lệ nghịch với chiều dài kênh (phương trình 4.20),  $i_D$  tăng lên so với  $v_{DS}$ .



**Hình 4.15** Sự gia tăng của  $v_{DS}$  vượt quá giá trị  $v_{DSsat}$  là nguyên nhân gây ra các điểm thắt kênh di chuyển nhẹ từ cực máng, do đó làm giảm chiều dài kênh hiệu quả (bởi  $\Delta L$ )

Để tính toán sự phức thuộc của  $i_D$  vào  $v_{DS}$  trong vùng bão hòa, chúng ta thay thế  $L$  trong phương trình (4.20) với  $L - \Delta L$  để có được:

$$\begin{aligned} i_D &= \frac{1}{2} k'_n \frac{W}{L - \Delta L} (v_{GS} - V_t)^2 \\ &= \frac{1}{2} k'_n \frac{W}{L} \frac{1}{1 - (\Delta L / L)} (v_{GS} - V_t)^2 \\ &= \frac{1}{2} k'_n \frac{W}{L} \left( 1 + \frac{\Delta L}{L} \right) (v_{GS} - V_t)^2 \end{aligned}$$

Ở đây chúng ta đã giả sử rằng  $\Delta L / L \ll 1$ . Bây giờ, nếu chúng ta giả sử  $\Delta L$  là tỷ lệ với  $v_{DS}$ ,

$$\Delta L = \lambda' v_{DS}$$

Trong đó  $\lambda'$  là tham số kỹ thuật với thứ nguyên là  $\mu m / V$  chúng ta thu được  $i_D$ :

$$i_D = \frac{1}{2} k'_n \frac{W}{L} \left( 1 + \frac{\lambda'}{L} v_{DS} \right) (v_{GS} - V_t)^2$$


Thông thường  $\lambda'/L$  được biểu thị là  $\lambda$

$$\lambda = \frac{\lambda'}{L}$$

Từ đó suy ra  $\lambda$  là một tham số kỹ thuật với thứ nguyên  $V^{-1}$ ,  $\lambda$  tỷ lệ nghịch với chiều dài kênh được chọn. Trong thuật ngữ  $\lambda$ , phương trình  $i_D$  trở thành


$$i_D = \frac{1}{2} \kappa'_n \frac{W}{L} (v_{GS} - V_t)^2 (1 + \lambda v_{DS}) \quad (4.22)$$

Họ đặc tuyến  $i_D - v_{DS}$  minh họa sự ảnh hưởng của điều chế chiều dài kênh được biểu diễn trong hình 4.16.



**Hình 4.16** Ảnh hưởng của  $v_{DS}$  với  $i_D$  trong vùng bão hòa. Tham số  $V_A$  của MOSFET phụ thuộc vào quy trình công nghệ và tỷ lệ thuận với chiều dài kênh  $L$ .

Quan sát thấy sự phụ thuộc tuyến tính của  $i_D$  vào  $v_{DS}$  trong vùng bão hòa được biểu diễn trong phương trình (4.22) bởi hệ số  $(1 + \lambda v_{DS})$ . Từ hình 4.16 chúng ta quan sát thấy rằng khi đường thẳng đặc tuyến  $i_D - v_{DS}$  được kéo dài chúng cắt trục  $v_{DS}$  tại điểm  $v_{DS} = -V_A$ , ở đây  $V_A$  là một điện áp dương. Tuy nhiên phương trình (4.22) cho thấy  $i_D = 0$  tại  $v_{DS} = -\frac{1}{\lambda}$  nó dẫn đến:



**Hình 4.17** Mạch tương đương tín hiệu lớn của MOSFET kênh n trong vùng bão hòa, kết hợp với trở kháng đầu ra  $r_o$ . Các mô hình trở kháng đầu ra phụ thuộc tuyến tính của  $i_D$  vào  $v_{DS}$  được cho bởi phương trình (4.22).

Và do đó  $V_A$  là một tham số kỹ thuật với thứ nguyên là V. Đối với một quá trình,  $V_A$  là tỷ lệ thuận với chiều dài kênh L được nhà thiết kế lựa chọn cho một MOSFET. Cũng giống như trong trường hợp của  $\lambda$ , chúng ta có thể cách ly sự phụ thuộc của  $V_A$  vào L bằng cách thể hiện nó là :

$$V_A = V'_A L$$

ở đây  $V'_A$  hoàn toàn phụ thuộc vào quá trình công nghệ với thứ nguyên V/ $\mu\text{m}$ . Thông thường  $V'_A$  thường nằm trong khoảng 5V/ $\mu\text{F}$  tới 50V/ $\mu\text{F}$ . Điện áp  $V_A$  thường được gọi là điện áp Early, sau khi J.M Early là người đã phát hiện ra một hiện tượng tương tự với BJT (Chương 5).

Phương trình (4.22) chỉ ra rằng điều chế chiều dài kênh được xét đến, giá trị bão hòa của  $i_D$  phụ thuộc vào  $v_{DS}$ . Do đó, với một  $v_{GS}$  nhất định, một sự thay đổi  $\Delta v_{DS}$  tương ứng với một sự thay đổi  $\Delta i_D$  trong dòng điện cực máng  $i_D$ . Theo đó trở kháng đầu ra của nguồn dòng đại diện  $i_D$  trong vùng bão hòa là không còn vô hạn. Trở kháng đầu ra giới hạn  $r_o$  là :

$$r_o \equiv \left[ \frac{\partial i_D}{\partial v_{DS}} \right]_{v_{GS} \text{ constant}}^{-1} \quad (4.23)$$

Và sử dụng phương trình (4.22) dẫn đến kết quả:

$$r_o = \left[ \lambda \frac{\kappa'_n W}{2 L} (V_{GS} - V_t)^2 \right]^{-1} \quad (4.24)$$

Có thể được viết như sau

$$r_o = \frac{1}{\lambda I_D} \quad (4.25)$$

Hay tương đương với

$$r_o = \frac{V_A}{I_D} \quad (4.26)$$

Ở đây  $I_D$  là dòng điện máng không tính đến điều chế chiều dài kênh, đó là:

$$I_D = \frac{1}{2} \kappa'_n \frac{W}{L} (V_{GS} - V_t)^2$$

Do đó, trở kháng đầu ra là tỷ lệ nghịch với điện áp máng. Cuối cùng, chúng ta xem hình 4.17 mô hình mạch tương đương với tín hiệu lớn kết hợp với  $r_o$ .


**Tài liệu học tập**  
**4.2.4 Các đặc tuyến của MOSFET kênh p**

Ký hiệu cho mạch MOSFET kênh p được minh họa trong hình 4.18(a). Hình 4.18(b) minh họa một ký hiệu mạch bổ xung ở đó có một mũi tên chỉ hướng của dòng điện trên cực nguồn. Với trường hợp cực nguồn được nối với đế ký hiệu đơn giản trong hình 4.18(c) thường được sử dụng. Chiều phân cực điện áp và dòng điện cho chúng hoạt động thông thường được xác định trên hình 4.18(d). Nhớ lại rằng với các linh kiện kênh p thì điện áp ngưỡng  $V_t$  là âm. Để tạo ra một kênh dẫn, chúng ta đặt một điện áp cổng nhỏ hơn nhiều  $V_t$ .

$$v_{GS} \leq V_t \quad (4.27)$$

Hoặc tương đương:

$$v_{GS} \geq |V_t|$$



**Hình 4.18 (a)** Ký hiệu của MOSFET kênh p. **(b)** Ký hiệu bổ xung với một mũi tên trên phía nguồn. **(c)** Ký hiệu đơn giản nhất cho trường hợp nguồn được kết nối với đế. **(d)** MOSFET với điện áp đặt và hướng của dòng điện được biểu thị. Chú ý rằng  $v_{GS}$  và  $v_{DS}$  là âm và dòng  $i_D$  là đi ra từ cực máng.

và đặt một điện áp cực máng là âm hơn điện áp nguồn ( $v_{DS}$  là âm hoặc tương đương,  $v_{SD}$  là dương). Dòng điện  $i_D$  đi ra cực máng, như được chỉ ra trong hình. Để hoạt động ở vùng ba cực  $v_{DS}$  phải thỏa mãn

$$v_{DS} \geq v_{GS} - V_t \quad (\text{kênh liên tục}) \quad (4.28)$$

Có nghĩa là điện áp cực máng phải lớn hơn điện áp cổng ít nhất là  $|V_t|$ . Dòng điện  $i_D$  được xác định bằng phương trình giống như đối với NMOS, phương trình (4.11), ngoại trừ việc thay thế  $k'_n$  bằng  $k'_p$ ,

$$i_D = k'_p \frac{W}{L} \left[ (v_{GS} - V_t) v_{DS} - \frac{1}{2} v_{DS}^2 \right] \quad (4.29)$$

Ở đây,  $v_{GS}$ ,  $V_t$ , và  $v_{DS}$  là âm và tham số độ dẫn  $k_p$  là được xác định bởi

$$k'_p = \mu_p C_{ox} \quad (4.30)$$

ở đây  $\mu_p$  là độ linh động của các lỗ trống trong kênh dẫn p. Thông thường,  $\mu_p = 0.25$  tới  $0.5 \mu_n$  và phụ thuộc vào công nghệ xử lý.

Để hoạt động trong vùng bão hòa,  $v_{DS}$  phải thỏa mãn mối quan hệ:

$$v_{DS} \leq v_{GS} - V_t \text{ (Thất kênh)} \quad (4.31)$$


Có nghĩa là, điện áp cực máng phải nhỏ hơn (Điện áp cực cổng  $+|V_t|$ ). Dòng điện  $i_D$  được xác định bởi phương trình giống như phương trình sử dụng cho NMOS, phương trình (4.22), tương tự  $k'_n$  thay thế bởi  $k'_p$ .

$$i_D = \frac{1}{2} k'_p \frac{W}{L} (v_{GS} - V_t)^2 (1 + \lambda v_{DS}) \quad (4.32)$$

Ở đây  $v_{GS}$ ,  $V_D$ ,  $\lambda$  và  $v_{DS}$  tất cả là âm. Tuy nhiên, chúng ta nên chú ý rằng trong việc đánh giá  $r_o$  sử dụng phương trình (4.24) thông qua (4.26), độ lớn của  $\lambda$  và  $V_A$  nên được sử dụng.

Tóm lại, để mở một transistor PMOS, điện áp cổng đã thực hiện phải nhỏ hơn điện áp của nguồn ít nhất  $|V_t|$ . Để hoạt động ở vùng ba cực, điện áp máng phải lớn hơn điện áp cổng ít nhất  $|V_t|$ ; nếu không PMOS hoạt động ở vùng bão hòa.

Cuối cùng, đồ thị trong hình 4.19 cung cấp một hình ảnh để mô tả điều kiện hoạt động này.



**Hình 4.19.** Các mức quan hệ điện áp đầu cuối của transistor PMOS để nó hoạt động trong vùng triode và trong vùng bão hòa.

#### 4.2.5 Vai trò của hiệu ứng nền – Phản thân

Trong nhiều ứng dụng, cực nguồn được kết nối tới cực nền (hoặc thân) B, và kết quả trong tiếp giáp pn giữa nền và kênh dẫn (xem hình 4.5) có một hằng số phân cực bằng không (ngắt). Trong trường hợp như vậy, các phần nền không đóng bất cứ vai trò nào trong mạch hoạt động và sự tồn tại của nó hoàn toàn có thể bỏ qua được.

Tuy nhiên, trong các mạch tích hợp (IC) chất nền thường phổ biến với nhiều bóng bán dẫn. Để duy trì mức ngắt cho tất cả các tiếp giáp nền - kênh, phần nền thường được nối với nguồn

điện âm nhất trong một mạch NMOS (giá trị dương nhất trong mạch PMOS). Kết quả là điện áp phân cực ngược giữa nguồn và nền ( $V_{SB}$  trong thiết bị kênh n) sẽ có ảnh hưởng tới hoạt động của thiết bị. Để đánh giá chính xác thực tế, ta xem xét một transistor NMOS và để phân nền của nó được thực hiện âm tới nguồn. Điện áp phân cực ngược sẽ mở rộng vùng nghèo (hình 4.2). Điều này làm giảm độ chiều sâu của kênh. Để trả lại kênh trước đây,  $v_{GS}$  đã được tăng lên.

Tác động của  $V_{SB}$  lên kênh có thể được miêu tả thuận tiện nhất như là một sự thay đổi trong điện áp ngưỡng  $V_t$ . Đặc biệt, nó đã được chứng minh rằng sự gia tăng chất nền ngược với sự gia tăng của điện áp thiên định  $V_{SB}$  liên quan tới  $V_t$  theo mối quan hệ như sau :

$$V_t = V_{t0} + \gamma [\sqrt{2\phi_f + V_{SB}} - \sqrt{2\phi_f}] \quad (4.33)$$

pp

$$\gamma = \frac{\sqrt{2qN_A\epsilon_s}}{C_{ox}} \quad (4.34)$$

ở đây điện tích  $q = 1.6 \times 10^{-19}$  C,  $N_A$  là nồng độ pha tạp của chất nền loại p, và  $\gamma$  là hằng số điện môi của Silic. Tham số  $\gamma$  có thứ nguyên là  $\sqrt{V}$  và giá trị điển hình là 0.4. Cuối cùng, chú ý rằng phương trình (4.33) áp dụng tốt cho các thiết bị kênh p với  $V_{SB}$  thay thế bởi điện áp phân cực ngược của nền,  $V_{SB}$  (hoặc thay thế  $V_{SB}$  bằng  $|V_{SB}|$ ) và chú ý  $\gamma$  là âm. Trong việc xác định giá trị của  $\gamma$ ,  $N_A$  phải được thay thế bởi  $N_D$ , nồng độ pha tạp của kênh n của PMOS được thực hiện. Với các thiết bị kênh p, giá trị điển hình  $2\phi_f$  là 0.75V và  $\gamma = -0.5V^{1/2}$

Phương trình (4.33) chỉ ra rằng sự thay đổi của  $V_{SB}$  làm tăng sự thay đổi của  $V_t$ , kết quả là gây ra sự thay đổi  $i_D$  thậm chí khi  $v_{GS}$  vẫn được giữ là hằng số. Theo đó điện áp thân điều khiển dòng  $i_D$ ; do đó phần nền hoạt động như một cổng khác trong MOSFET, hiện tượng như vậy được gọi là **Hiệu ứng nền**. Ở đây, chúng ta chú ý rằng tham số  $\gamma$  được biết đến là tham số hiệu ứng nền.

#### 4.2.6 Ảnh hưởng của nhiệt độ

Cả  $V_t$  và  $k'$  đều nhạy cảm với nhiệt độ. Độ lớn của  $V_t$  giảm khoảng 2mV khi nhiệt độ tăng  $1^\circ\text{C}$ . Sự giảm của  $|V_t|$  tương ứng với sự tăng lên của dòng điện máng khi nhiệt độ tăng. Tuy nhiên, vì  $k'$  giảm với nhiệt độ và ảnh hưởng của nó là một trong những tác động làm giảm dòng điện máng. Kết quả này được đưa vào sử dụng trong việc áp dụng MOSFET để thiết kế các mạch điện.

#### 4.2.7 Bảo vệ đầu vào và sự cố

Khi một điện áp trên máng là tăng lên, sẽ đạt tới một giá trị mà tại đó tiếp giáp pn giữa vùng máng và vùng nền bị phá vỡ, (xem phần 3.7.4). Sự phá vỡ này thường xuất hiện tại Điện



áp 20V tới 150V và kết quả làm làm cho dòng điện tăng lên nhanh chóng (được biết tới như là hiện tượng **thác lũ yếu**).

Một ảnh hưởng khác xảy ra ở điện áp thấp hơn (khoảng 20V) trong các linh kiện hiện đại được gọi là Punch – Through. Nó xảy ra trong các thiết bị với các kênh tương đối ngắn khi điện áp máng tăng đến điểm mà vùng nghèo xung quanh khu vực cực máng qua kênh dẫn tới cực nguồn. Dòng điện máng sau đó tăng lên nhanh chóng. Thông thường, punch - through không gây ra hỏng vĩnh viễn cho các thiết bị điện tử.

Một loại phá hỏng (phá vỡ) khác xuất hiện khi điện áp cổng tới nguồn vượt quá 30V. Sự phá vỡ này làm cổng bị oxi hóa và kết quả là ảnh hưởng lâu dài tới thiết bị. Mặc dù điện áp 30V là cao, chúng ta cần phải nhớ rằng các MOSFET là có trở kháng đầu vào rất cao, và dung kháng đầu vào nhỏ, và do đó một lượng nhỏ điện tích tích lũy trên tụ điện cổng vào có thể gây ra sự cố điện áp của nó vượt quá.

Để ngăn chặn sự tích lũy điện tích trên tụ điện cổng của MOSFET, các thiết bị bảo vệ cổng thường được sử dụng bao gồm các cực đầu vào MOS tích hợp trên mạch. Các cơ chế bảo vệ thường sử dụng các điốt gìm.

#### **4.2.8 Tóm tắt**

Để dễ dàng cho việc tham khảo, chúng ta có bảng 4.1 tóm tắt về mối quan hệ dòng điện - điện áp của MOSFET.

### **4.3 Các mạch MOSFETs một chiều**

Chúng ta đã được học các đặc tính dòng điện – điện áp của MOSFETs, bây giờ chúng ta đi xem xét các mạch điện trong đó quan tâm đến dòng điện và điện áp một chiều. Đặc biệt, ta sẽ thực hiện một chuỗi các thiết kế và phân tích các ví dụ của các mạch MOSFETs ở điện áp một chiều. Mục tiêu là để truyền đạt tới bạn đọc sự hiểu biết rõ ràng về linh kiện và khả năng biểu diễn cả hai phương pháp phân tích mạch MOSFETs nhanh chóng và hiệu quả.

Trong những ví dụ sau đây, để giữ cho các vấn đề ở mức đơn giản và do đó tập trung sự chú ý lên yếu tố cốt lõi của việc vận hành mạch MOSFETs, ta thường sẽ bỏ qua sự biến đổi của độ dài kênh; đó là, ta sẽ giả thiết rằng  $\lambda = 0$ . Ta sẽ thuận tiện để làm việc với điện áp quá tải;

$$V_{OV} = V_{GS} - V_t.$$

Nhớ lại rằng đối với NMOS,  $V_t$  và  $V_{OV}$  dương; trong khi PMOS  $V_t$  và  $V_{OV}$  âm. Với PMOS bạn có thể hay là  $V_{SG} = |V_{GS}| = |V_{OV}| + |V_t|$

#### 4.4 MOSFETs trong vai trò một bộ khuếch đại và một chuyển mạch

Trong phần này ta bắt đầu nghiên cứu về cách sử dụng MOSFETs trong việc thiết kế các mạch khuếch đại. Cơ bản cho ứng dụng quan trọng này của MOSFETs là khi nó làm việc ở vùng bão hòa, MOSFETs hoạt động như một nguồn dòng điều khiển điện áp: Những thay đổi ở điện áp G-S là  $v_{GS}$  làm nảy sinh những thay đổi ở dòng điện trên cực D  $i_D$ .

Do đó MOSFETs bão hòa có thể được sử dụng để thiết lập nên một bộ khuếch đại hỗ dẫn (xem Phần 1.5). Tuy nhiên, vì ta mong muốn khuếch đại là tuyến tính - đó là, trong các bộ khuếch đại mà tín hiệu đầu ra của nó (trong trường hợp này, dòng điện cực D  $i_D$ ) là có quan hệ tuyến tính với tín hiệu vào (trong trường hợp này, điện áp  $v_{GS}$ ) - ta sẽ phải tìm một phương pháp quanh quan hệ rất phi tuyến của  $i_D$  tới  $v_{GS}$ .


Phương pháp ta sẽ sử dụng để thu được khuếch đại tuyến tính từ linh kiện phi tuyến cơ bản đó là phân cực một chiều cho MOSFETs để làm việc ở điện áp  $V_{GS}$  chắc chắn thích hợp và dòng  $i_D$  tương ứng và sau đó xếp chồng tín hiệu điện áp trở thành khuếch đại  $v_{gs}$ , trên điện áp phân cực một chiều  $V_{GS}$ . Bởi việc giữ tín hiệu  $v_{gs}$  nhỏ, sự thay đổi cuối cùng ở dòng điện cực D,  $i_d$  có thể tỷ lệ với  $v_{gs}$ .

Phương pháp này đã được giới thiệu trong một phương pháp phổ biến trong Phần 1.4 và được áp dụng trong trường hợp của diode trong Phần 3.3.8. Tuy nhiên, trước khi xem xét việc vận hành với tín hiệu nhỏ của bộ khuếch đại MOSFET, ta sẽ nhìn vào “bức tranh lớn”: Ta sẽ nghiên cứu việc làm việc toàn bộ hoặc làm việc với tín hiệu lớn của một bộ khuếch đại MOSFET.

Ta sẽ thực hiện điều này thông qua bắt nguồn từ đặc tính truyền điện áp ta sẽ có thể thấy rõ ràng vùng mà transistor có thể làm việc như một chuyển mạch (đó là, mở hay đóng hoàn toàn). Các chuyển mạch MOS tìm cho thấy ứng dụng ở cả mạch tương tự và mạch số.

##### 4.4.1 Làm việc với tín hiệu lớn - Đặc tính truyền đạt

Hình 4.26(a) thể hiện cấu trúc cơ bản (bộ khung) của bộ khuếch đại MOSFET được sử dụng phổ biến nhất, mạch khuếch S chung. Tên gọi mạch S chung hay S nối đất xuất phát vì khi mạch được xem như mạng hai cổng, điện cực S nối đất là chung cho cả hai cổng vào ra, giữa cổng vào G và S, và cổng đầu ra, giữa D và S.




**Figure 4.26** (a) Cấu trúc cơ bản của bộ khuếch đại S chung. (b) Đặc tính truyền đạt của sơ đồ hình (a).

Chú ý rằng dù hoạt động điều khiển cơ bản của MOSFET là những thay đổi ở  $v_{GS}$  (ở đây, những thay đổi ở  $v_i$  là  $v_{GS} = v_i$ ) gây ra những thay đổi ở  $i_D$ , ta đang sử dụng một điện trở  $R_D$  để thu được điện áp đầu ra  $v_o$ :

$$v_o = v_{DS} = V_{DD} - R_D i_D \quad (4.35)$$

Theo cách này bộ khuếch đại hở dẫn được chuyển đổi thành bộ khuếch đại điện áp. Cuối cùng, chú ý rằng tất nhiên nguồn cung cấp một chiều là cần thiết để kích mở MOSFET và để cung cấp công suất cần thiết cho quá trình vận hành của nó.

Ta mong muốn phân tích mạch điện trong hình 4.26(a) để xác định điện áp đầu ra  $v_o$  của nó với nhiều giá trị khác nhau của điện áp vào  $v_i$ , đó là, để xác định đặc tính truyền đạt điện áp của bộ khuếch đại S chung. Với mục đích này, ta sẽ giả thiết  $v_i$  nằm trong khoảng từ 0 tới  $V_{DD}$ . Để thu được sự hiểu biết kỹ càng về quá trình làm việc của mạch, ta sẽ xuất phát từ đặc tính truyền đạt của nó theo hai cách: đồ thị và phân tích.



**Figure 4.26 (c)** Đặc tuyến truyền đạt biểu thị hoạt động như 1 bộ khuếch đại được phân cực ở điểm Q.

#### 4.4.2 Dẫn xuất đồ thị của đặc tính truyền đạt

Quá trình vận hành của mạch S chung bị chi phối bởi đặc tính  $i_D - v_{DS}$  của MOSFET và bởi quan hệ giữa  $i_D$  và  $v_{DS}$  thông qua nối cực D với nguồn cung cấp  $V_{DD}$  qua điện trở  $R_D$ , cụ thể là:

$$v_{DS} = V_{DD} - R_D i_D \quad (4.36)$$

Hay tương đương với:

$$i_D = \frac{V_{DD}}{R_D} - \frac{1}{R_D} v_{DS} \quad (4.37)$$

Hình 4.26(b) thể hiện một phác thảo của đường cong đặc tuyến  $i_D - v_{DS}$  của MOSFET được xếp chồng lên một đường thẳng đại diện cho mối quan hệ  $i_D - v_{DS}$  của phương trình (4.37).

Quan sát thấy rằng đường thẳng cắt trục  $v_{DS}$  tại  $V_{DD}$  [vì từ phương trình (4.36)  $V_{DD} = v_{DS}$  tại  $i_D = 0$ ] và có độ dốc bằng  $\frac{1}{R_D}$ . Vì  $R_D$  thường được hiểu như một **điện trở tải**

của bộ khuếch đại (đó là điện trở qua đó bộ khuếch đại quy định điện áp đầu ra của nó), đường thẳng trong hình 4.26(b) được biết đến như **đường tải**.

Việc xây dựng đồ thị của hình 4.26(b) bây giờ có thể được sử dụng để xác định  $v_o$  (bằng với  $v_{DS}$ ) với mỗi giá trị cho sẵn của  $v_I$  ( $v_{GS} = v_I$ ). Đặc biệt, với mỗi giá trị đã cho của  $v_I$ , ta xác định đường cong  $i_D - v_{DS}$  tương ứng và tìm  $v_o$  từ điểm giao nhau của đường cong này với đường tải.

Về định tính, mạch điện làm việc như sau: vì  $v_{GS} = v_I$  ta thấy rằng cho  $v_I < V_t$ , transistor sẽ bị khóa,  $i_D$  sẽ bằng không, và  $v_o = v_{DS} = V_{DD}$ . Quá trình làm việc sẽ ở điểm gọi là điểm A. Khi  $v_I$  vượt quá  $V_t$ , transistor mở,  $i_D$  tăng, và  $v_o$  giảm. Vì ban đầu  $v_o$  sẽ cao, transistor sẽ làm việc ở vùng bão hòa.

Điều này tương ứng với các điểm dọc theo đoạn đường tải từ điểm A tới điểm B. Ta đã đồng nhất một điểm riêng rẽ trong vùng này của quá trình làm và đặt tên nó là điểm Q. Điều này thu được khi  $V_{GS} = V_{tQ}$  và các tọa độ  $V_{OQ} = V_{DSQ}$  và  $I_{OQ}$ .

Làm việc ở vùng bão hòa tiếp tục cho đến khi  $v_o$  giảm tới điểm thấp hơn  $v_I$  bởi  $V_t$  (V). Tại điểm này,  $V_{DS} = v_{GS} - V_t$  và MOSFET chuyển sang vùng ba cực của nó trong quá làm việc. Điều này thể hiện trong hình 4.26(b) bởi điểm B, nằm ở điểm giao nhau của đường tải và đường cong gãy khúc nó xác định ranh giới giữa vùng bão hòa và vùng ba cực. Điểm B được xác định bởi

$$V_{OB} = v_{IB} - V_t$$

Cho  $v_I > v_{IB}$  transistor làm việc sâu hơn trong vùng ba cực. Chú ý rằng vì đường cong đặc tính trong vùng ba cực là chụm lại với nhau, điện áp ra giảm chậm về không. Ở đây ta đã nhận ra một điểm làm việc đặc biệt C thu được với  $v_I = V_{DD}$ . Điện áp ra tương ứng  $V_{OC}$  thường rất nhỏ.

Việc xác định từng điểm một của đặc tính truyền đạt dẫn đến một đường đường cong truyền đạt được thể hiện trong hình 4.26(c). Quan sát thấy rằng ta đã phác họa ba đoạn dễ nhận ra của nó, mỗi đoạn tương ứng với một trong ba vùng của quá trình làm việc MOSFET  $Q_1$ . Ta cũng đã đánh tên cho các điểm quan trọng của đường cong truyền đạt tương ứng với các điểm trong hình 4.26(b).

#### 4.4.3 Chế độ làm việc như một chuyển mạch

Khi MOSFET được sử dụng như một chuyển mạch nó được làm việc các điểm mở rộng của đường cong truyền đạt. Đặc biệt, các linh kiện bị khóa nhờ giữ  $v_I < V_t$  dẫn đến trong quá trình làm việc một vài chỗ trên đoạn XA với  $v_o = V_{DD}$ . Chuyển mạch được mở khi cung cấp một điện áp gần bằng  $V_{DD}$ , dẫn đến quá trình làm việc gần với điểm C với  $v_o$  rất nhỏ (ở

O điểm này ta quan sát thấy rằng đường cong truyền đạt của hình 4.26(c) là dạng được thể hiện trong Phần 1.7 cho bộ chuyển đổi logic số. Thực vậy, mạch MOS S chung có thể được sử dụng như một bộ chuyển đổi logic với điện áp mức thấp gần bằng 0V và mức cao gần bằng  $V_{DD}$ . Kỹ lưỡng hơn bộ chuyển đổi logic MOS đã được nghiên cứu trong Phần 4.10.

#### 4.4.4 Chế độ làm việc như một bộ khuếch đại tuyến tính

Để MOSFET làm việc như một bộ khuếch đại ta sử dụng đoạn bão hòa của đường cong truyền đạt. Linh kiện được phân cực ở điểm đã được đặt ở vị trí bất kỳ gần với giữa đường cong; điểm Q là một ví dụ điển hình về điểm phân cực thích hợp. Điểm phân cực một chiều cũng được gọi là điểm tĩnh tại, đây là lý do tại sao lại gọi là Q.

Tín hiệu điện áp đã được khuếch đại  $v_i$  tiếp tục được xếp chồng lên điện áp một chiều  $V_{IQ}$  như được thể hiện trong Hình 4.26(c). Thông qua việc giữ  $v_i$  đủ nhỏ để giới hạn quá trình làm việc trong một đoạn gần như tuyến tính của đường cong truyền đạt, tín hiệu điện áp đầu ra  $v_o$  sẽ có cùng dạng sóng với  $v_i$  ngoại trừ nó sẽ lớn hơn một hệ số bằng với hệ số khuếch đại điện áp của bộ khuếch đại ở điểm Q,  $A_v$ , ở đó

$$A_v \equiv \left. \frac{dv_o}{dv_i} \right|_{v_i=V_{IQ}} \quad (4.38)$$


Do đó hệ số khuếch đại áp bằng với độ dốc của đường cong truyền đạt tại điểm phân cực Q. Quan sát thấy rằng độ dốc âm, do đó bộ khuếch đại S chung cơ bản là bộ khuếch đại đảo. Điều này cũng nên được rõ ràng từ dạng sóng vừa  $v_i$  và  $v_o$  được thể hiện trong hình 4.26(c). Nó cũng chỉ ra rằng nếu biên độ của tín hiệu vào  $v_i$  tăng, tín hiệu ra sẽ trở nên bị bóp méo vì quá trình làm việc không còn bị giới hạn trong đoạn gần như tuyến tính của đường cong truyền đạt nữa.

Ta sẽ trở lại với quá trình làm việc với tín hiệu nhỏ của MOSFET trong phần 4.6. Tuy nhiên, trong thời gian này, ta sẽ thực hiện một quan sát quan trọng về việc lựa chọn một điểm thích hợp cho điểm phân cực Q. Vì tín hiệu ra sẽ xếp chồng lên điện áp một chiều ở cực D  $V_{OQ}$  hay  $V_{DSQ}$ . Quan trọng là  $V_{DSQ}$  bằng giá trị này để cho phép biên dạng tín hiệu ra mong muốn. Đó là,  $V_{DSQ}$  nên nhỏ hơn  $V_{DD}$  một lượng vừa đủ và cao hơn  $V_{OB}$  một lượng vừa đủ để lần lượt cho phép biên dạng tín hiệu âm và dương mong muốn. Nếu  $V_{DSQ}$  quá gần với  $V_{DD}$  cực trị dương của tín hiệu ra có thể “va vào”  $V_{DD}$  và sẽ bị cắt bớt, vì MOSFET sẽ khóa lại với một phần của chu kỳ.

Ta nói rằng trong trường hợp này mạch điện không có đủ “khoảng trống”. Tương tự, nếu  $V_{DSQ}$  quá gần với ranh giới của vùng triot, MOSFET sẽ chuyển sang vùng triot với một phần của chu kỳ gần với cực trị âm, dẫn đến kết quả tín hiệu ra bị bóp méo. Ta nói trong trường hợp này mạch không có đủ “chỗ duỗi chân”.

**Tài liệu học tập**

Cuối cùng, cần chú ý rằng dù ta đã đưa ra những nhận xét về việc lựa chọn vị trí điểm phân cực trong bối cảnh đường cong truyền đạt được cho trước, người thiết kế mạch vẫn phải quyết định giá trị của  $R_D$ , tất nhiên nó xác định đường cong truyền đạt. Bởi vậy nó thích hợp hơn khi xem xét vị trí của điểm phân cực Q để thực hiện như vậy theo mặt  $i_D - v_{DS}$ . Điểm này được thể hiện rõ hơn bởi phác họa trong hình 4.27.



**Figure 4.27** Hai đường tải và hai điểm phân cực tương ứng. Bias point Q1 does not leave sufficient room for positive signal swing at the drain (too close to  $V_{DD}$ ). Bias point Q2 is too close to the boundary of the triode region and might not allow for sufficient negative signal swing.

#### 4.4.5 Biểu thức giải tích cho đặc tính truyền đạt

Quan hệ  $i - v$  mô tả quá trình làm việc của MOSFET trong ba vùng - vùng khóa, vùng bão hòa và vùng ba cực - có thể được sử dụng dễ dàng để thu được các biểu thức giải tích cho ba phân đoạn của đặc tuyến truyền đạt trong hình 4.26(a).

**Phân đoạn vùng khóa, XA.** Ở đây  $v_I \leq V_t$ , và  $v_O = V_{DD}$

**Phân đoạn vùng bão hòa, AQB.** Ở đây,  $v_I \geq V_t$ , và  $v_O \geq v_I - V_t$ . Bỏ qua sự điều biến của độ dài kênh và thay  $i_D$  từ :

$$i_D = \frac{1}{2} (\mu_n C_{ox}) \left( \frac{W}{L} \right) (v_I - V_t)^2$$

Vào :

$$v_O = V_{DD} - R_D i_D$$

Ta được

$$v_O = V_{DD} - \frac{1}{2} R_D \mu_n C_{ox} \left( \frac{W}{L} \right) (v_I - V_t)^2 \quad (4.39)$$

Ta có thể sử dụng quan hệ để thu được một biểu thức cho hệ số khuếch đại tăng điện áp  $A_v$ , ở điểm phân cực Q ở đó  $v_I = V_{IQ}$  như sau:

$$A_v \equiv \left. \frac{dv_o}{dv_I} \right|_{v_I = V_{IQ}}$$

Do đó

$$A_v = -R_D \mu_n C_{ox} \frac{W}{L} (v_{IQ} - V_t) \quad (4.40)$$

Quan sát thấy rằng hệ số khuếch đại áp là tỷ lệ với các giá trị của  $R_D$ , thông số hỗ dẫn  $k_n = \mu_n C_{ox}$ , tỷ lệ mặt cắt transisto  $\frac{W}{L}$  và điện áp quá tải ở điểm phân cực  $V_{OV} = (v_{IQ} - V_t)$ .

Một biểu thức đơn giản và rất hiệu quả cho hệ số khuếch đại điện áp có thể đạt được bởi thay thế  $v_I = V_{IQ}$  và  $v_O = V_{OQ}$  trong phương trình (4.39), sử dụng phương trình (4.40) và thay  $V_{OV} = (v_{IQ} - V_t)$ . Ta được:

$$A_v = -\frac{2(V_{DD} - V_{OQ})}{V_{OV}} = -\frac{2V_{RD}}{V_{OV}} \quad (4.41)$$

Ở đó  $V_{RD}$  là điện áp một chiều rơi trên điện trở cực máng  $R_D$ ; đó là,  $V_{RD} = V_{DD} - V_{OQ}$ .

Điểm kết thúc của phân đoạn vùng bão hòa được mô tả bởi

$$V_{OB} = V_{IB} - V_t \quad (4.42)$$

Do đó tọa độ của nó có thể được xác định bởi thay thế  $v_O = V_{OB}$  và  $v_I = V_{IB}$  vào phương trình (4.39) và giải phương trình đồng thời với phương trình (4.42).

**Phân đoạn vùng triot, BC.** Ở đây  $v_I \geq V_t$ , và  $v_O \leq v_I - V_t$ . Thay  $i_D$  bởi biểu thức vùng ba cực

$$i_D = \mu_n C_{ox} \frac{W}{L} \left[ (v_I - V_t)v_O - \frac{1}{2}v_O^2 \right]$$

Vào phương trình

$$v_O = V_{DD} - R_D i_D$$

Cho ta

$$v_O = V_{DD} - R_D \mu_n C_{ox} \frac{W}{L} \left[ (v_I - V_t)v_O - \frac{1}{2}v_O^2 \right]$$

Phần chia của phân đoạn này trong đó  $v_O$  nhỏ được cho xấp xỉ bằng:



$$v_o = V_{DD} - R_D \mu_n C_{ox} \frac{W}{L} (v_I - V_t) v_o$$

Rút gọn biểu thức thành

$$v_o = V_{DD} / \left[ 1 + R_D \mu_n C_{ox} \frac{W}{L} (v_I - V_t) \right] \quad (4.43)$$

Ta có thể sử dụng phương trình cho  $r_{DS}$ , trở kháng D-E gần với gốc của mặt  $i_D - v_{DS}$  (Phương trình 4.13)

$$r_{DS} = 1 / \left[ \mu_n C_{ox} \frac{W}{L} (v_I - V_t) v_o \right]$$

Kết hợp với Phương trình (4.43) để thu được

$$r_{DS} = 1 / \left[ \mu_n C_{ox} \frac{W}{L} (v_I - V_t) \right] \quad (4.44)$$

Điều này tạo ra các cảm giác trực quan: Cho  $v_o$  có giá trị nhỏ, MOSFET làm việc như một điện trở  $r_{DS}$  (giá trị của nó được xác định bởi  $v_I$ ), nó tạo với  $R_D$  một phân áp ở hai bên  $V_{DD}$ . Thường thì  $r_{DS} \ll R_D$ , và phương trình (4.44) rút gọn thành

$$v_o \cong V_{DD} \frac{r_{DS}}{R_D} \quad (4.45)$$

#### 4.4.6 Lưu ý cuối cùng về việc phân cực

Trong ví dụ bên trên, MOSFET đã được giả thiết là phân cực ở  $v_{GS}$  bằng 1.816V. Dù có thể tạo ra một điện áp phân cực cố định việc sử dụng mạng phân áp thích hợp qua nguồn cung cấp  $V_{DD}$  hay qua một điện áp tham chiếu khác vẫn có thể được sử dụng trong hệ thống này, việc ấn định giá trị của  $v_{GS}$  không phải là kỹ thuật phân cực phù hợp. Trong phần tiếp theo ta sẽ giải thích vì sao lại như vậy và thể hiện các sơ đồ phân cực trên.

### 4.5 Phân cực ở các mạch khuếch đại MOS

Như đã đề cập trong phần trước, bước cần thiết trong thiết kế một mạch khuếch đại MOSFET là thiết lập một điểm làm việc thích hợp cho transistor. Bước này được biết đến như bước phân cực hay thiết kế phân cực. Một điểm làm việc thích hợp hay điểm phân cực được mô tả bởi dòng điện cực D một chiều ổn định và được dự đoán  $I_D$  và bởi điện áp một chiều D-S là  $v_{DS}$  điều này khẳng định rằng quá trình làm việc trong vùng bão hòa cho tất cả các mức tín hiệu vào mong muốn.

#### 4.5.1 Phân cực cố định $V_{GS}$


Phương pháp đơn giản nhất để phân cực cho một MOSFET là cố định điện áp  $V_{GS}$  của nó tới giá trị mong muốn để cung cấp giá trị  $I_D$  yêu cầu. Giá trị điện áp này có thể nhận được

**Tài liệu học tập**  
 từ điện áp nguồn cung cấp  $V_{DD}$  thông qua sử dụng một bộ phân áp thích hợp. Ngoài ra, nó có thể nhận được từ điện áp tham chiếu khác có trong hệ thống này. Không phụ thuộc vào việc làm thế nào để sinh ra điện áp  $V_{GS}$ , đây không phải là một phương pháp hợp lý để phân cực một MOSFET. Để hiểu lý do cho câu lệnh này, nhớ lại rằng:

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_t)^2$$

Và lưu ý rằng các giá trị điện áp ngưỡng  $V_t$ , dung kháng - ôxit  $C_{ox}$  và tỷ số  $\frac{W}{L}$  của transistor biến đổi rộng giữa các linh kiện cùng kích thước và cùng loại. Đây chắc chắn là trường hợp của các linh kiện rời rạc, trong đó độ chênh lớn ở các giá trị của các thông số này xảy ra giữa các linh kiện của cùng một nhà sản xuất.

Độ chênh lớn còn có ở các mạch tích hợp, đặc biệt giữa các linh kiện được chế tạo trên các vi mạch khác nhau và tất nhiên là giữa các nhóm vi mạch khác nhau. Hơn nữa, cả  $V_t$  và  $\mu_n$  đều phụ thuộc vào nhiệt độ, với kết quả đó nếu ta cố định giá trị của  $V_{GS}$ , thì dòng cực máng  $I_D$  trở nên hết sức phụ thuộc vào nhiệt độ.



**Hình 4.29** Sử dụng phân cực cố định ( $V_{GS}$  cố định) có thể thay đổi lớn của giá trị  $I_D$ . Đường devices 1 and 2 thể hiện giá trị cực trị của các linh kiện cùng loại.

Để nhấn mạnh một điều là việc phân cực thông qua cố định giá trị  $V_{GS}$  không phải là phương pháp phù hợp, ta thể hiện nó trong Hình 4.29 hai đường cong đặc tính  $i_D - v_{GS}$  thể hiện giá trị cực trị trong một nhóm MOSFET cùng loại. Quan sát thấy rằng với giá trị cố định  $V_{GS}$ , độ chênh kết quả tổng hợp trong các giá trị của dòng cực máng có thể là đáng kể.

*Tài liệu học tập*  
**4.5.2 Phân cực nhờ  $V_G$  cố định và nối với điện trở ở nguồn**

Một phương pháp phân cực hoàn hảo cho các mạch MOSFET rời rạc bao gồm điện áp cố định cực G,  $V_G$  và nối với một điện trở ở cực nguồn, như được thể hiện trong hình 4.30(a). Với mạch điện này ta có thể viết


$$V_G = V_{GS} - R_S I_D \quad (4.46)$$

Bây giờ, nếu  $V_G$  nhỏ hơn nhiều so với  $V_{GS}$ ,  $I_D$  sẽ hầu hết được xác định thông qua các giá trị của  $V_G$  và  $R_S$ . Tuy nhiên, ngay cả nếu  $V_G$  không lớn nhiều so với  $V_{GS}$ , điện trở  $R_S$  vẫn cung cấp một phản hồi âm, giúp ổn định giá trị của dòng phân cực  $I_D$ . Để thấy được nó làm việc như thế nào hãy xem xét trường hợp khi  $I_D$  tăng với bất kỳ lý do nào.

Phương trình (4.46) thể hiện rằng vì  $V_G$  cố định nên  $V_{GS}$  sẽ phải giảm. Điều này dẫn đến kết quả là  $I_D$  giảm, thay đổi đó ngược với giả thiết ban đầu. Do đó hoạt động của  $R_S$  là để giữ cho  $I_D$  có thể không đổi. Hoạt động lấy phản hồi âm này của  $R_S$  khiến cho nó có tên là điện trở hồi tiếp âm, ta sẽ thấy tên này phù hợp hơn nữa ở phần sau của cuốn sách này.

Hình 4.30(b) cung cấp một mô tả bằng đồ thị về hiệu quả của đồ thị phân cực. Ở đây ta thể hiện đặc tuyến  $i_D - v_{GS}$  cho hai linh kiện nó đại diện cho các thái cực của một nhóm các MOSFETs. Xếp chồng lên các đặc tuyến linh kiện là một đường thẳng nó thể hiện cho sự ràng buộc áp dụng với mạch phân cực, cụ thể phương trình (4.46). Giao điểm của đường thẳng này với đường cong đặc tính  $i_D - v_{GS}$  quy định các tọa độ  $(I_D, V_{GS})$  của điểm phân cực.

Quan sát thấy rằng so sánh với trường hợp  $v_{GS}$  cố định, ở đây tính biến thiên đạt được ở  $I_D$  là nhỏ hơn nhiều. Ngoài ra, lưu ý rằng tính biến thiên giảm khi  $V_G$  và  $R_S$  lớn (cung cấp một đường phân cực dốc ít hơn).



**Figure 4.30** Phân cực sử dụng phương pháp cố định điện áp cực cổng  $V_G$  và trở kháng ở cực nguồn  $R_S$ : **(a)** Sơ đồ cơ bản; **(b)** Giảm sự thay đổi của  $I_D$ ; **(c)** thực hiện mạch điện sử dụng 1 nguồn cung cấp; **(d)** Ghép nguồn tín hiệu tới đầu vào sử dụng tụ  $C_{C1}$ ; **(e)** thực hiện mạch điện sử dụng 2 nguồn cung cấp.

Hai cách thực hiện riêng rẽ có thể có của sơ đồ phân cực được thể hiện trong hình 4.30(c) và (e). Mạch điện trong hình 4.30(c) sử dụng một nguồn cung cấp  $V_{DD}$  và nhận được  $V_G$  qua một bộ phân áp ( $R_{G1}, R_{G2}$ ). Vì  $I_G = 0$ ,  $R_{G1}$  và  $R_{G2}$  có thể được chọn rất rộng (trong khoảng  $M\Omega$ ), cho phép MOSFET thể hiện trở kháng đầu vào lớn tới một nguồn tín hiệu, cái mà có thể nối với cực G qua một tụ điện ghép, như đã thể hiện trong hình 4.30(d).

Tụ điện  $C_{C1}$  ở đây chặn điện áp một chiều và do đó cho tín hiệu  $v_{sig}$  tới đầu vào bộ khuếch đại mà không gây ảnh hưởng tới điểm phân cực một chiều của MOSFET. Giá trị của  $C_{C1}$  nên được chọn đủ lớn để nó xấp xỉ mạch ngắn mạch ở tất cả các tần số mong muốn. Ta sẽ nghiên cứu bộ khuếch đại MOSFET ghép điện dung, nó chỉ phù hợp với thiết kế mạch rời rạc, trong Phần 4.7. Cuối cùng, chú ý rằng trong mạch điện của Hình 4.30(c) điện trở  $R_D$  được chọn lớn nhất có thể để thu được hệ số khuếch đại cao nhưng đủ nhỏ để cho phép biên dạng tín hiệu mong muốn ở cực máng trong khi duy trì MOSFET ở vùng bão hòa tại mọi thời điểm.

Khi hai nguồn cung cấp được sử dụng, như trong trường hợp này, sự xấp xỉ phân cực đơn giản hơn một chút trong hình 4.30(e) có thể được sử dụng. Mạch điện này là một bộ

xung của phương trình (4.46), với  $V_G$  được thay thế bởi  $V_{SS}$ . Điện trở  $R_G$  thiết lập một nối đất một chiều ở cực G và thể hiện trở kháng đầu vào lớn tới nguồn tín hiệu, cái mà có thể được nối với cực G qua một tụ ghép.

#### 4.5.3 Phân cực sử dụng điện trở hồi tiếp D-G


Một cách bố trí phân cực cho mạch rời rạc đơn giản nhưng hiệu quả đó là sử dụng một điện trở hồi tiếp nối giữa cực D và cực G được thể hiện trong hình 4.32. Ở đây điện trở hồi tiếp có giá trị lớn  $R_G$  (thường trong khoảng  $M\Omega$ ) cưỡng bức điện áp một chiều ở cực G bằng với điện áp ở cực D (vì  $I_G = 0$ ). Do đó ta có thể viết

$$V_{GS} = V_{DS} = V_{DD} - R_D I_D$$

Biểu thức có thể được viết dưới dạng

$$V_{DD} = V_{GS} + R_D I_D \quad (4.49)$$

Đồng nhất với phương trình (4.46), nó mô tả quá trình làm việc của giản đồ phân cực được thảo luận bên trên [trong hình 4.30(a)]. Do đó, ở đây cũng vậy, nếu  $I_D$  vì lý do nào đó mà thay đổi, giả sử tăng, thì phương trình (4.49) thể hiện rằng  $V_{GS}$  phải giảm.  $V_{GS}$  giảm lần lượt khiến cho  $I_D$  giảm, thay đổi ngược hướng với những giả thiết ban đầu. Do đó phản hồi âm hay sự suy giảm quy định bởi  $R_G$  có tác dụng giữ ổn định giá trị của  $I_D$  tới mức có thể.



**Hình 4.32** Phân cực MOSFET sử dụng điện trở hồi tiếp giữa cực máng – cổng  $R_G$  lớn.

Mạch điện trong hình 4.32 có thể được sử dụng như một bộ khuếch đại CS nhờ cung cấp tín hiệu điện áp vào tới cực G theo một tụ điện ghép. Ta sẽ xem xét mạch khuếch đại CS này trong phần 4.6.

#### 4.5.4 Phân cực sử dụng một nguồn dòng cố định

Sơ đồ hiệu quả nhất trong việc phân cực một bộ khuếch đại MOSFET sử dụng một nguồn dòng không đổi. Hình 4.33(a) thể hiện cấu hình của phương pháp này được áp dụng ở MOSFET rời rạc. Ở đây  $R_G$  (thường trong khoảng  $M\Omega$ ) thiết lập một điểm đất một chiều ở

cực cửa và thể hiện một điện trở lớn với nguồn tín hiệu vào nó có thể được ghép tụ điện với cực G.


Điện trở  $R_G$  thiết lập một điện áp một chiều thích hợp ở cực D để cho phép biên dạng tín hiệu đầu ra mong muốn trong khi chắc chắn rằng transistor luôn tồn tại ở vùng bão hòa.

Một mạch điện cho bổ xung nguồn dòng không đổi  $I$  được thể hiện trong hình 4.33(b). Trọng tâm của mạch điện là transistor  $Q_1$ , có cực D ngắn mạch với cực G và do đó nó làm việc ở vùng bão hòa.

$$I_{D1} = \frac{1}{2} \kappa'_n \left( \frac{W}{L} \right)_1 (V_{GS} - V_t)^2 \quad (4.50)$$

Trong đó ta đã bỏ qua sự điều biến bộ dài kênh (giả thiết  $\lambda = 0$ ). Dòng cực D của  $Q_1$  được cung cấp bởi  $V_{DD}$  qua điện trở R. Vì dòng cực G bằng 0,

$$I_D = I_{REF} = \frac{V_{DD} + V_{SS} - V_{GS}}{R} \quad (4.51)$$



**Hình 4.33** (a) Phân cực cho MOSFET sử dụng nguồn dòng không đổi  $I$ . (b) Sơ đồ thực hiện phương pháp dòng không đổi  $I$  sử dụng dòng đối xứng.

Trong đó dòng qua R được xem như được chọn làm dòng tham chiếu của nguồn dòng và được biểu diễn là  $I_{REF}$ . Cho trước các giá trị thông số của  $Q_1$  và giá trị mong muốn của  $I_{REF}$ . Phương trình (4.50) và (4.51) có thể được sử dụng để xác định giá trị của R.

Bây giờ đi xem xét transistor  $Q_2$ : nó có  $V_{GS}$  giống với  $Q_1$ ; Do đó nếu ta giả thiết rằng transistor này làm việc ở vùng bão hòa, thì dòng cực máng của nó, hay dòng mong muốn  $I$  của nguồn dòng, sẽ là

$$I = I_{D2} = \frac{1}{2} \kappa'_n \left( \frac{W}{L} \right)_2 (V_{GS} - V_t)^2 \quad (4.52)$$

Trong đó đã bỏ qua sự điều biến chiều dài kênh. Phương trình (4.51) và (4.52) cho phép chúng ta liên hệ dòng  $I$  với dòng tham chiếu  $I_{REF}$ .

$$I = I_{REF} \frac{(W/L)_2}{(W/L)_1}$$

Do đó  $I$  được liên hệ với  $I_{REF}$  bằng tỷ lệ của tỷ lệ phương diện của  $Q_1$  và  $Q_2$ . Mạch điện này được biết đến là đảo dòng điện, rất thông dụng trong việc thiết kế các bộ khuếch đại IC MOS và sẽ được nghiên cứu sâu hơn trong chương 6.

#### 4.5.5 Lưu ý cuối cùng

Các mạch phân cực được nghiên cứu trong phần này được áp dụng cho các ứng dụng mạch rời rạc. Ngoại lệ duy nhất là mạch đảo dòng điện của Hình 4.33(b) đã được đề cập ở trên, được sử dụng rộng rãi trong thiết kế IC. Việc sắp xếp phân cực cho bộ khuếch đại IC MOS sẽ được nghiên cứu trong chương 6.

### 4.6 Các mô hình và hoạt động tín hiệu nhỏ

Trong nghiên cứu của chúng ta về hoạt động của các tín hiệu lớn của bộ khuếch đại dùng MOSFET ở chế độ nguồn chung trong phần 4.4 chúng ta đã được học sự khuếch đại tuyến tính có thể đạt được bởi phân cực MOSFET hoạt động ở vùng bão hòa và bằng cách giữ tín hiệu đầu vào là nhỏ. Chúng ta đã nghiên cứu các phương pháp để phân cực cho transistor MOS trong phần trước, bây giờ chúng ta chú ý khám phá hoạt động của tín hiệu nhỏ chi tiết hơn. Để thực hiện mục đích này chúng ta sử dụng khái niệm bộ khuếch đại nguồn chung như trong hình 4.34. Ở đây các transistor MOS được phân cực bởi điện áp một chiều  $V_{GS}$ . Tín hiệu đầu vào được khuếch đại,  $v_{gs}$ , được biểu diễn

#### 4.6.1 Điểm phân cực một chiều DC

Dòng điện phân cực một chiều  $I_D$  có thể được tìm thấy bằng cách đặt tín hiệu  $v_{gs}$  bằng 0; do đó

$$I_D = \frac{1}{2} \kappa'_n \frac{W}{L} (V_{GS} - V_t)^2 \quad (4.54)$$


Ở đây chúng ta bỏ qua điều chế chiều dài kênh (tức là, chúng ta giả sử  $\lambda = 0$ ). Điện áp một chiều DC ở cực máng,  $V_{DS}$  hoặc đơn giản là  $V_D$  (bởi vì S được nối với đầu), sẽ là

$$V_D = V_{DD} + R_D I_D \quad (4.55)$$

Để chắc chắn transistor hoạt động trong vùng bão hòa chúng ta phải có:

$$V_D > V_{GS} - V_t$$

Hơn nữa, do tổng điện áp tại cực máng sẽ có một phần tín hiệu thêm vào  $V_D$ ,  $V_D$  sẽ có thể lớn hơn một chút so với  $(V_{GS} - V_t)$  để cho phép tín hiệu yêu cầu dao động.



**Hình 4.34** Mạch khái niệm sử dụng để nghiên cứu hoạt động của MOSFET như một bộ khuếch đại tín hiệu nhỏ.

#### 4.6.2 Tín hiệu dòng trong cực máng

Tiếp theo ta xem xét trường hợp với tín hiệu đầu vào  $v_{gs}$  được đặt vào. Tổng điện áp tức thời từ cổng tới nguồn sẽ là:

$$v_{GS} = V_{GS} + v_{gs} \quad (4.56)$$

Kết quả là tổng dòng điện máng tức thời  $i_D$ :

$$\begin{aligned} i_D &= \frac{1}{2} \kappa'_n \frac{W}{L} (V_{GS} + v_{gs} - V_t)^2 \\ &= \frac{1}{2} \kappa'_n \frac{W}{L} (V_{GS} - V_t)^2 + \kappa'_n \frac{W}{L} (V_{GS} - V_t) v_{gs} + \frac{1}{2} \kappa'_n \frac{W}{L} v_{gs}^2 \end{aligned} \quad (4.57)$$

Trong phần thứ nhất bên phía tay phải của phương trình (4.57) có thể xác định như dòng điện phân cực một chiều  $i_D$  (4.54). Phần thứ hai biểu thị cho một thành phần dòng điện tỉ lệ trực tiếp với tín hiệu vào  $v_{gs}$ . Phần thứ 3 là một thành phần dòng điện tỷ lệ với bình phương tín hiệu vào. Thành phần cuối cùng là không mong muốn vì chúng biểu thị cho thành phần méo phi tuyến. Để giảm bớt thành phần méo phi tuyến đã giới thiệu cho MOSFET, các tín hiệu đầu vào nên được giữ nhỏ như sau:

$$\frac{1}{2} \kappa'_n \frac{W}{L} v_{gs}^2 \ll \kappa'_n \frac{W}{L} (V_{GS} - V_t) v_{gs}$$

Kết quả là

$$v_{gs} \ll 2(V_{GS} - V_t) \quad (4.58)$$

Hoặc tương đương:



$$v_{gs} \ll 2V_{ov} \quad (4.59)$$

Ở đây  $V_{ov}$  là điện áp quá áp mà tại đó transistor đang hoạt động.

Nếu điều kiện tín hiệu nhỏ được thỏa mãn, chúng ta có thể bỏ qua thành phần cuối cùng trong phương trình 4.57 và biểu diễn  $i_D$  là

$$i_D \approx I_D + i_d \quad (4.60)$$

Ở đó

$$i_d = \kappa'_n \frac{W}{L} (V_{GS} - V_t) v_{gs}$$

Thông số liên qua giữa  $i_d$  và  $v_{gs}$  là **độ dẫn** của MOSFET  $g_m$


$$g_m \equiv \frac{i_d}{v_{gs}} = \kappa'_n \frac{W}{L} (V_{GS} - V_t) \quad (4.61)$$

Hoặc trong các trường hợp điện áp quá áp  $V_{ov}$

$$g_m = \kappa'_n \frac{W}{L} V_{ov} \quad (4.62)$$

Hình 4.35 là đồ thị giải thích hoạt động tín hiệu nhỏ của bộ khuếch đại MOSFET. Chú ý  $g_m$  là bằng với độ dốc của đặc tuyến  $i_D - v_{GS}$  tại điểm phân cực

$$g_m \equiv \left. \frac{\partial i_D}{\partial v_{GS}} \right|_{v_{GS}=V_{GS}} \quad (4.63)$$



**Hình 4.35** Hoạt động tín hiệu nhỏ của bộ khuếch đại MOSFET.

Đây là định nghĩa chính thức của  $g_m$ , chúng có thể được biểu diễn rõ ràng hơn bằng các phương trình (4.61) và (4.62).

#### 4.6.3 Khuếch đại điện áp

Quay trở lại mạch điện trong hình 4.34, chúng ta có thể thấy biểu thị tổng điện áp máng tức thời  $v_D$  như sau:

$$v_D = V_{DD} - R_D i_D$$

Với điều kiện tín hiệu nhỏ chúng ta có:

$$v_D = V_{DD} - R_D (I_D + i_D)$$

Chúng có thể viết:

$$v_D = V_D - R_D i_D$$

Do đó thành phần tín hiệu của điện áp máng là

$$v_d = -i_d R_D = -g_m v_{gs} R_D \quad (4.64)$$


Có thể xác định hệ số khuếch đại điện áp bằng phương trình:

$$A_v \equiv \frac{v_d}{v_{gs}} = -g_m R_D \quad (4.65)$$

Dấu trừ (-) trong phương trình 4.65 có nghĩa là tín hiệu đầu ra  $v_d$  là lệch pha  $180^\circ$  so với đầu vào  $v_{gs}$ . Điều này được minh họa trong hình 4.36 biểu diễn  $v_{gs}$  và  $v_D$ . Tín hiệu đầu vào được giả sử là một sóng có dạng sóng bậc 3 với biên độ nhỏ hơn nhiều  $2(V_{GS} - V_t)$  điều

#### Tài liệu học tập

kiến tín hiệu nhỏ trong phương trình (4.58), để chắc chắn rằng chúng hoạt động tuyến tính. Để chúng hoàn toàn làm việc trong vùng bão hòa, giá trị nhỏ nhất của  $v_D$  không nên thấp hơn giá trị tương ứng của  $v_G$  nhỏ hơn  $V_t$ . Tương tự, giá trị lớn nhất của  $v_D$  nên nhỏ hơn  $V_{DD}$ ; còn trường hợp khác FET sẽ đi vào vùng ngắt và đỉnh của dạng sóng tín hiệu sẽ bị cắt bớt.



**Hình 4.36** Toàn bộ điện áp tức thời  $V_{GS}$  và  $V_D$  cho mạch trong hình 4.34.

Cuối cùng chúng ta chú ý rằng nếu thay thế  $g_m$  từ phương trình (4.61) hệ số khuếch đại điện áp biểu diễn trong phương trình (4.65) trở nên đồng nhất để suy ra trong phần 4.4 được gọi là phương trình (4.40).


#### 4.6.4 Sự riêng rẽ trong phân tích một chiều DC và phân tích tín hiệu

Từ các phân tích trước, chúng ta thấy tín hiệu gần đúng tín hiệu nhỏ, lượng tín hiệu được thêm vào lượng tín hiệu dc. Ví dụ, tổng dòng điện máng  $i_D$  bằng dòng một chiều  $I_D$  cộng với dòng tín hiệu  $i_d$ , tổng điện áp cực máng là  $v_D = V_D + v_d \dots$ . Theo đó phân tích và thiết kế có thể rất dễ dàng bằng chia rẽ dòng điện tính toán một chiều hoặc thiên định từ các tính toán tín hiệu nhỏ. Do đó, mỗi lần một điểm hoạt động một chiều ổn định được thiết lập và tất cả các thành phần một chiều được tính toán, sau đó chúng ta có thể thực hiện phân tích tín hiệu bỏ qua thành phần một chiều.

#### 4.6.5 Mô hình mạch tương đương tín hiệu nhỏ

Từ quan điểm của một tín hiệu, FET thực hiện như một điện áp điều khiển nguồn dòng. Nó cho phép một tín hiệu  $v_{gs}$  giữa cực cổng và cực nguồn, và cung cấp một dòng

$g_m v_{gs}$  tại cực máng. Trở kháng đầu vào của nguồn được điều khiển này là rất lớn. Trở kháng đầu ra, ở đây là điện trở nhìn vào cực máng cũng là lớn. Áp dụng tất cả các điều kiện đó chúng với nhau, chúng ta nhận được mạch trong hình 4.37(a), chúng tượng trưng cho MOSFET hoạt động với tín hiệu nhỏ và đó là mô hình tín hiệu nhỏ hoặc mạch điện tương đương tín hiệu nhỏ.



**Hình 3.47** Các mô hình tín hiệu nhỏ của MOSFET: (a) Bỏ qua sự phụ thuộc của  $i_D$  vào  $v_{DS}$  trong vùng bão hòa (ảnh hưởng điều chế độ rộng kênh); và (b) Bao gồm ảnh hưởng của điều chế độ rộng kênh bởi trở kháng đầu ra  $r_o = |V_A|/I_D$ .

Trong phân tích một mạch khuếch đại MOSFET, transistor có thể được thay thế bởi mô hình mạch tương đương như trong hình 4.37(a). Phần còn lại của mạch giữ không thay đổi ngoại trừ nguồn điện áp một chiều lý tưởng được thay bằng ngắn mạch. Kết quả thực tế là các điện áp qua một nguồn áp một chiều hằng số lý tưởng là không thay đổi, và do đó chúng sẽ luôn là một tín hiệu điện áp 0 qua một nguồn áp một chiều không đổi.

Một trạng thái kép áp dụng cho nguồn dòng một chiều hằng số; cụ thể là, các tín hiệu dòng của một nguồn dòng một chiều hằng số sẽ luôn bằng 0, và do đó một nguồn dòng một chiều hằng số lý tưởng có thể được thay thế bằng một mạch hở trong mạch điện tương đương tín hiệu nhỏ của bộ khuếch đại, sau đó mạch kết quả có thể được sử dụng để thực hiện bất kỳ các yêu cầu phân tích tín hiệu, ví dụ như tính toán hệ số khuếch đại điện áp.

Thiếu sót nghiêm trọng nhất của mô hình tín hiệu nhỏ trong hình 4.37(a) là nó giả sử rằng dòng điện máng trong vùng bão hòa là độc lập với điện áp máng. Từ các nghiên cứu của chúng ta về các đặc tính của MOSFET trong vùng bão hòa, chúng ta biết dòng điện máng trong thực tế là phụ thuộc tuyến tính với  $v_{DS}$ . Sự phụ thuộc này được mô hình hóa bởi một điện trở  $r_o$  giữa máng và nguồn, giá trị của chúng được tính bởi phương trình (4.26) trong phần 4.2.3, nó được nhắc lại ở đây:

$$r_o = \frac{|V_A|}{I_D} \quad (4.66)$$

ở đây  $V_A = 1/\lambda$  là một thông số của MOSFET được xác định rõ hoặc có thể đo được. Điều này nên được nhắc lại đối với một quá trình công nghệ nhất định,  $V_A$  là tỷ lệ thuận với chiều

đại kênh MOSFET. Dòng  $I_D$  là giá trị của dòng máng một chiều không tính điều chế chiều dài kênh được tính như sau:

$$I_D = \frac{1}{2} \kappa'_n \frac{W}{L} V_{OV}^2 \quad (4.67)$$

Thông thường,  $r_0$  là nằm trong khoảng 10kΩ tới 1000kΩ. Sau đó cần phải cải thiện mô hình tín hiệu nhỏ, có thể cải thiện bằng cách nối điện trở  $r_0$  song song với nguồn điều khiển, như trong hình 4.37(b).

Một điều quan trọng cần chú ý các thông số mô hình tín hiệu nhỏ  $g_m$  và  $r_0$  phụ thuộc vào điểm phân cực một chiều của MOSFET.

Quay trở lại với bộ khuếch đại trong hình 4.34, chúng ta thấy thay thế MOSFET với mô hình tín hiệu nhỏ trong hình 4.37(b) kết quả hệ số khuếch đại điện áp:

$$A_v \equiv \frac{v_d}{v_{gs}} = -g_m (R_D // r_o) \quad (4.68)$$

Do đó điện trở đầu ra  $r_o$  làm giảm bớt độ lớn của hệ số khuếch đại điện áp.

Mặc dù phân tích ở trên được thực hiện với transistor NMOS, và mô hình mạch tương đương như trên hình 4.37, áp dụng tốt với loại PMOS, ngoại trừ sử dụng  $|V_{GS}|$ ,  $|V_t|$ ,  $|V_{OV}|$  và  $|V_A|$ , và thay thế  $k'_n$  bằng  $k'_p$ .

#### 4.6.6 Độ dẫn $g_m$

Bây giờ chúng ta sẽ chú ý hơn tới độ dẫn của MOSFET được tính bởi phương trình 4.61, được nhắc lại ở đây

$$g_m = \kappa'_n (W/L)(V_{GS} - V_t) = \kappa'_n (W/L)V_{OV} \quad (4.69)$$

Mối quan hệ này chỉ ra rằng  $g_m$  là tỷ lệ thuận với tham số độ dẫn  $k'_n = \mu_n C_{ox}$  và với tỷ số  $W/L$  của transistor MOS; do đó để có độ dẫn khá lớn các thiết bị phải ngắn và rộng. Chúng ta cũng thấy rằng với một thiết bị nhất định độ dẫn là tỷ lệ với quá áp,  $V_{OV} = V_{GS} - V_t$ , là toàn bộ phần điện áp thiên định  $V_{GS}$  vượt quá điện áp ngưỡng  $V_t$ . Tuy nhiên, chú ý rằng sự tăng lên của  $g_m$  bởi phân cực thiết bị tại một điện áp  $V_{GS}$  lớn hơn có thể là một bất lợi của việc giảm độ nháp nhô tín hiệu điện áp cho phép tại cực máng.

Một biểu thức hữu ích khác của  $g_m$  có thể thu được bằng cách thay thế  $(V_{GS} - V_t)$  [từ phương trình (4.69)] bằng  $\sqrt{2I_D / (\kappa'_n (W/L))}$  từ phương trình (4.53):

$$g_m = \sqrt{2\kappa'_n} \sqrt{W/L} \sqrt{I_D} \quad (4.70)$$

Biểu thức này có nghĩa là:

1. Đối với một MOSFET,  $g_m$  là tỷ lệ với căn bậc hai của dòng điện phân cực một chiều.

2. Tại một dòng phân cực,  $g_m$  là tỷ lệ với  $\sqrt{W/L}$

Ngược lại, độ hỗ dẫn của transistor bipolar (BJT) được nghiên cứu ở chương 5 là tỷ lệ với dòng điện phân cực và độc lập với kích thước vật lý và hình dạng của thiết bị.

Để có được một cái nhìn sâu sắc về giá trị  $g_m$  của MOSFET được xét trong một mạch tích hợp hoạt động tại dòng điện  $I_D = 0.5\text{mA}$  và có  $k_n' = 120\mu\text{A}/\text{V}^2$ . Phương trình (4.70) cho thấy rằng  $W/L = 1$ ,  $g_m = 0.35\text{mA}/\text{V}$ , trong khi một thiết bị có  $W/L = 100$  có  $g_m = 3.5\text{mA}/\text{V}$ . Ngược lại, một BJT hoạt động tại dòng điện cực góp là  $0.5\text{mA}$  có  $g_m = 20\text{mA}/\text{V}$ .

Tuy nhiên một phương trình khác hữu ích để tính  $g_m$  của MOSFET có thể thu được bằng cách thay thế  $k_n'(W/L)$  trong phương trình (4.69) bằng  $2I_D/(V_{GS} - V_t)^2$ .

$$g_m = \frac{2I_D}{V_{GS} - V_t} = \frac{2I_D}{V_{OV}} \quad (4.71)$$


Tóm lại, có ba phương pháp để xác định  $g_m$  – Eqs (4.69), (4.70), và (4.71) – và có ba thông số ( $W/L$ ),  $V_{OV}$  và  $I_D$ , bất kỳ hai trong số chúng có thể lựa chọn độc lập. Do đó, nhà thiết kế có thể chọn chế độ hoạt động cho MOSFET với một điện áp  $V_{OV}$  và tại một dòng điện cụ thể; tỷ số  $W/L$  yêu cầu có thể tìm và xác định giá trị  $g_m$ .

#### 4.6.7 Mô hình mạch tương đương T


Thông qua một mạch chuyển đổi đơn giản nó có thể phát triển một mô hình mạch thay thế cho MOSFET. Một mô hình phát triển tiêu biểu là mô hình chữ T được biểu diễn trong hình 4.39. Hình 4.39(a) minh họa một mạch tương ứng được học ở trên không có  $r_o$ .

Trong hình 4.39(b) chúng ta thêm một nguồn dòng thứ hai  $g_m v_{gs}$  nối tiếp với nguồn điều khiển ban đầu. Việc thêm một nguồn dòng này rõ ràng không làm thay đổi các dòng điện cực và do đó được phép sử dụng. Một nút mạng mới được tạo ra, ký hiệu là X được kết nối tới cực G trong hình 4.39(c). Hiển nhiên, dòng điện cổng không thay đổi, do đó nó vẫn bằng 0 và do đó kết nối này không thay đổi đặc tính đầu cuối. Chúng ta chú ý rằng, chúng ta có một nguồn dòng điều khiển  $g_m v_{gs}$  kết nối thông qua điện áp điều khiển của nó  $v_{gs}$ .

Chúng ta có thể thay nguồn điều khiển này bằng một điện trở miễn là điện trở này tạo ra một dòng điện bằng với nguồn. Do đó, giá trị của điện trở là  $v_{gs}/g_m v_{gs} = 1/g_m$ . Việc thay thế này được minh họa trong hình 4.39(d), nó cũng mô tả một mô hình thay thế. Xét thấy  $i_g$  vẫn là bằng 0,  $i_d = g_m v_{gs}$ , và  $i_s = v_{gs}/(1/g_m) = g_m v_{gs}$  tất cả đều giống như mô hình ban đầu trong hình 4.39(a).



**Hình 4.39** Phát triển mô hình mạch tương đương T với MOSFET. Để đơn giản hóa,  $r_o$  được bỏ qua nhưng có thể thêm giữa cực D và S trong mô hình (d).



**Hình 3.40 (a)** Mô hình T của MOSFET bổ sung thêm điện trở  $r_o$  giữa D – G. (b) Một mô hình thay thế mô hình T

Mô hình hình 4.39(d) minh họa điện trở giữa cực G và S nhìn từ nguồn là  $1/g_m$ . Quan sát này, và mô hình T chứng tỏ hữu dụng trong nhiều ứng dụng. Chú ý điện trở giữa cực G và cực S, nhìn từ cực G là vô hạn.

Trong mô hình T phát triển, chúng ta không bao gồm  $r_o$ . Nếu muốn, điều này có thể được thực hiện bằng cách kết hợp điện trở  $r_o$  trong mạch trong hình 4.39(d) giữa G và S, như biểu diễn trong hình 4.40. Một mô hình tương đương thay thế mô hình T tại đó nguồn dòng

điều khiển điện áp được thay thế bằng nguồn dòng điều khiển dòng điện như minh họa trong hình 4.40(b).

Cuối cùng, chúng ta nên chú ý rằng yêu cầu phân biệt mô hình trong hình 4.37(b) với mô hình thay thế T, trong phần trước đôi khi được đề cập là mô hình mạch PI. Tên gọi này sẽ được giải thích ở chương tiếp theo.

#### 4.6.8 Mô hình hiệu ứng nền

Như đã đề cập trong phần 4.2, hiệu ứng nền xuất hiện trong một MOSFET khi nguồn không nối với phần nền (nó luôn luôn được kết nối với nguồn âm trong mạch tích hợp IC cho các thiết bị kênh n và nguồn dương với các thiết bị kênh p). Do đó, phần thân sẽ là tín hiệu đất, nhưng vì tín hiệu nguồn không như vậy, một điện áp tín hiệu  $v_{bs}$  phát tăng lên giữa thân (B) và cực S. Trong phần 4.2, nó được xét đến như nên hoạt động như một cổng thứ hai hoặc cổng sau đối với MOSFET. Do đó tín hiệu  $v_{bs}$  được tăng lên tới thành phần dòng máng, chúng sẽ được viết như  $g_{mb} v_{bs}$  ở đây  $g_{mb}$  là độ dẫn của phần thân, được định nghĩa là:

$$g_{mb} \equiv \left. \frac{\partial i_D}{\partial v_{BS}} \right|_{\substack{v_{GS} = \text{const} \\ v_{DS} = \text{const}}} \quad (4.75)$$


Nhớ lại rằng  $i_D$  phụ thuộc vào  $v_{BS}$  thông qua sự phụ thuộc của  $V_t$  vào  $V_{BS}$ , phương trình (4.20), (4.33), và (4.61) có thể sử dụng để xác định,

$$g_{mb} = \chi g_m \quad (4.76)$$

ở đây

$$\chi = \frac{\partial V_t}{\partial V_{SB}} = \frac{\gamma}{2\sqrt{2\phi_f + V_{SB}}} \quad (4.77)$$

Thông thường giá trị của  $\chi$  nằm trong khoảng 0.1 tới 0.3



**Hình 4.41** Mô hình mạch tương đương tín hiệu nhỏ của một MOSFET tại đó nguồn không được nối tới phần thân.




Hình 4.41 minh họa một mô hình MOSFET bổ sung bao gồm một nguồn điều khiển  $g_{mb}v_{bs}$  là các mô hình hiệu ứng thân. Đây là mô hình được sử dụng khi nguồn không được kết nối tới phần đất.

Cuối cùng, mặc dù phân tích phân tích ở trên được thực hiện đối với transistor NMOS, các kết quả và mạch tương đương và mạch tương đương trong hình 4.41 áp dụng tốt cho loại transistor PMOS, ngoại trừ sử dụng  $|V_{GS}|$ ,  $|V_t|$ ,  $|V_{OV}|$ ,  $|V_A|$ ,  $|V_{SB}|$ ,  $|\gamma|$  và  $|\lambda|$ , và thay  $k_n'$  bằng  $k_p'$ .

#### 4.6.9 Tổng kết

Chúng ta có thể kết luận phần này bằng bảng tổng hợp 4.2 bằng cách tính toán giá trị của thông số MOSFET tín hiệu nhỏ. Xét thấy với  $g_m$  chúng ta có ba cách, mỗi cách cung cấp một mạch cho người thiết kế lựa chọn. Chúng ta sẽ ghi các chú ý thường xuyên trong các phần và các chương tiếp theo.

<b>Bảng 4.2 Các mô hình mạch tương đương tín hiệu nhỏ của MOSFET</b>	
<p>Các tham số tín hiệu nhỏ</p> <p><b>Transistor NMOS:</b></p> <ul style="list-style-type: none"> <li>- Độ hỗ dẫn: <math display="block">g_m = \mu_n C_{ox} \frac{W}{L} V_{OV} = \sqrt{2\mu_n C_{ox} \frac{W}{L} I_D} = \frac{2I_D}{V_{OV}}</math> </li> <li>- Điện trở đầu ra: <math display="block">r_o = V_A / I_D = 1 / \lambda I_D</math> </li> <li>- Độ hỗ dẫn phần thân <math display="block">g_{mb} = \chi g_m = \frac{\gamma}{2\sqrt{2\phi_f + V_{SB}}} g_m</math> </li> </ul>	
<p>Transistor PMOS:</p> <p>Giống phương trình NMOS ngoại trừ sử dụng <math> V_{OV} </math>, <math> V_A </math>, <math> \lambda </math>, <math> \gamma </math>, <math> V_{SB} </math> và <math> \chi </math> và thay <math>\mu_n</math> bằng <math>\mu_p</math></p>	
<p>Các mô hình mạch tín hiệu nhỏ khi <math> V_{SB}  = 0</math></p>	



#### 4.7 Các bộ khuếch đại MOS một tầng

Chúng ta đã nghiên cứu phân cực cho một khuếch đại MOS (phần 4.5) và hoạt động tín hiệu nhỏ, và các mô hình của bộ khuếch đại MOS (phần 4.6), bây giờ chúng ta có thể sẵn sàng xét đến các dạng khác nhau được sử dụng để thiết kế sử dụng bộ khuếch đại MOS. Trong phần này chúng ta sẽ xét với từng bộ khuếch đại rời rạc, chuyển sang nghiên cứu mạch tích hợp (IC) khuếch đại MOS trong chương 6.

Bên cạnh đó sẽ tiện cho chúng ta hiểu, chia các bộ khuếch đại MOS làm dễ hiểu hơn so với tính từng phần của IN bởi vì hai lý do chính: Phần chia giữa tín hiệu một chiều và tín hiệu là rõ ràng hơn trong mạch riêng rẽ, và các mạch riêng rẽ sử dụng các điện trở như các tải khuếch đại.


Ngược lại, chúng ta sẽ xem xét ở chương 6, các bộ khuếch đại IC MOS sử dụng nguồn dòng không đối như các tải khuếch đại, với việc sử dụng bổ xung các MOSFET và thu được các mạch phức tạp hơn. Do đó các mạch nghiên cứu trong phần này sẽ cung cấp cho chúng ta cả phần giới thiệu về chức năng của các bộ khuếch đại dùng MOS và một cơ sở vững chắc để thiết kế trong khi chúng ta nghiên cứu các bộ khuếch đại IC MOS trong chương 6.

Do đó trong các mạch riêng lẻ nguồn MOSFET thường được kết nối tới phần nền, hiệu ứng nền sẽ không được tính đến. Do đó, trong phần này chúng ta sẽ không quan tâm đến hiệu ứng nền trong các tính toán. Cũng vậy, trong một số mạch chúng ta sẽ bỏ qua ro để làm

cho việc phân tích đơn giản và tập chung sự chú ý của chúng ta vào các tính năng nổi bật của bộ khuếch đại.

#### 4.7.1 Cấu trúc cơ bản

Hình 4.42 vẽ một bộ khuếch đại cơ bản chúng ta sẽ sử dụng với các trở kháng có giá trị khác nhau của các mạch khuếch đại MOS riêng rẽ. Trong các sơ đồ khác nhau để phân cực cho các bộ khuếch đại MOS riêng rẽ (phần 4.5) chúng ta đã chọn, cho cả hiệu quả của nó và tính đơn giản của nó, sử dụng phân áp bằng dòng điện không đổi. Hình 4.42 biểu diễn một dòng một chiều và điện áp một chiều tại các nút khác nhau.



**Hình 4.42** Cấu trúc cơ bản của mạch sử dụng để nhận ra cấu hình khuếch đại MOS một tầng.

#### 4.7.2 Các bộ khuếch đại đặc trưng

Khi chúng ta bắt đầu nghiên cứu về các mạch khuếch đại MOS, quan trọng là biết được làm thế nào các bộ khuếch đại hoạt động đặc trưng thực hiện các bộ khuếch đại như là các khối mạch thiết kế. Giới thiệu một phần về chức năng này được trình bày trong phần 1.5. Tuy nhiên, các tài liệu trong phần 1.5 được giới hạn đơn phương bộ khuếch đại.

Một số mạch khuếch đại chúng ta sẽ nghiên cứu trong cuốn sách này (mặc dù không phải ở chương này) không phải là riêng lẻ do đó chúng có phản hồi nội bộ có thể gây ra điện trở đầu vào của chúng phụ thuộc vào điện trở tải. Thông thường, phản hồi nội bộ có thể làm cho điện trở đầu ra phụ thuộc vào giá trị điện trở kháng của nguồn tín hiệu gửi tới bộ khuếch đại. Để phù hợp với các bộ khuếch đại đơn, chúng ta minh họa, trong bảng 4.3, một tập hợp các tham số chung và các mạch tương đương chúng ta sẽ sử dụng trong phân tích và so sánh với các bộ khuếch đại transistor. Một số yêu cầu cần lưu ý:

1. Bộ khuếch đại được trình bày cung cấp với một nguồn tín hiệu có một điện áp hở mạch  $v_{sig}$  và một nội trở  $R_{sig}$ . Chúng có thể là các thông số của một nguồn tín hiệu thực tế hoặc định luật Thevenin của mạch đầu ra của một tầng khuếch đại khác trước tầng khuếch đại

### Tài liệu học tập

được nghiên cứu trong một tầng khuếch đại khác. Thông thường  $R_L$  có thể là một điện trở tải thực tế hoặc một điện trở đầu vào của một tầng khuếch đại kế tiếp trong bộ khuếch đại.

2. Các tham số  $R_i$ ,  $R_o$ ,  $A_{vo}$ ,  $A_{is}$  và  $G_m$  liên quan tới các bộ *khuếch đại thích hợp*; do đó, chúng không phụ thuộc vào giá trị của  $R_{sig}$  và  $R_L$ . Ngược lại,  $R_{in}$ ,  $R_{out}$ ,  $A_v$ ,  $A_i$ ,  $G_{vo}$  và  $G_v$  có thể phụ thuộc vào một hoặc cả hai thông số  $R_{sig}$  và  $R_L$ . Ngoài ra, chú ý các mối quan hệ của các cặp thông số liên quan của các tham số; ví dụ,  $R_i = R_{in} |_{R_L = \infty}$  và  $R_o = R_{out} |_{R_{sig} = 0}$

3. Như đề cập ở phần trên, với các bộ khuếch đại không riêng lẻ,  $R_{in}$  có thể phụ thuộc vào  $R_L$ , và  $R_{out}$  có thể phụ thuộc vào  $R_{sig}$ . Mặc dù không có các bộ khuếch đại được học ở chương này là loại này, chúng ta sẽ gặp các bộ khuếch đại MOSFET không riêng lẻ ở chương 6 và các chương khác. Không có sự phụ thuộc như vậy tồn tại trong các bộ khuếch đại riêng, ví dụ  $R_{in} = R_i$  và  $R_{out} = R_o$ .

4. Tải của bộ khuếch đại của nguồn tín hiệu được xác định bởi điện trở đầu vào  $R_{in}$ . Giá trị của  $R_{in}$  xác định dòng điện  $i_i$  được bộ khuếch đại xác định từ nguồn tín hiệu. Nó cũng xác định tỷ lệ của tín hiệu  $v_{sig}$  xuất hiện ở đầu vào bộ khuếch đại (đó là  $v_i$ ).

5. Khi đánh giá hệ số khuếch đại  $A_v$  từ giá trị hở mạch  $A_{vo}$ ,  $R_o$  là điện trở đầu ra được sử dụng. Bởi vì  $A_v$  là được trên đầu vào của bộ khuếch đại với một tín hiệu điện áp lý tưởng  $v_i$ . Điều này được chứng minh bằng mạch tương đương A trong bảng 4.3. Nói cách khác, nếu chúng ta đánh giá hệ số khuếch đại điện áp  $G_v$  từ giá trị hở mạch  $G_{vo}$ , điện trở đầu ra sử dụng  $R_{out}$ . Bởi vì hệ số  $G_v$  được bộ khuếch đại với  $v_{sig}$ , chúng có điện trở trong  $R_{sig}$ . Điều này được chứng tỏ trong mạch tương đương C trong bảng 4.3

6. Chúng ta giúp người đọc phải kiểm tra cẩn thận và phản ánh trên các định nghĩa và sáu mối quan hệ được trình bày trong bảng 4.3, ví dụ 4.11 có thể giúp trong vấn đề này.

### Bảng 4.3 Các tham số đặc trưng của các bộ khuếch đại

Mạch điện

