

lab01 ALU

张立夫 PB15020718

实验目的

设计一算术运算单元 ALU

- 采用纯组合逻辑设计
- 32bit 位宽
- 完成指定运算功能

ALU 对外提供以下接口：

- 输入：32 位有符号运算数 alu_a
- 输入：32 位有符号运算数 alu_b
- 输入：5 位操作数 alu_op
- 输出：32 位运算结果 alu_out

实验平台

- 操作系统：MacOS X
- 编译器：Icarus Verilog version 10.2
- 仿真波形查看：Scansion

实验要求

1. ALU 实现以下 7 种操作：

空运算，符号加，符号减，与，或，异或，或非

2. 使用模块调用完成以下运算

- 斐波拉契数列
 - 2, 2, 4, 6, 10, 16
- 输入为 a, b, 其中 a = 2, b = 2
- 调用 ALU 完成：
 - 输入为 a = b = 2, 输出为 16
 - 需要定义一个顶层模块，模块内调用 ALU 模块 N 次

实验过程

1. 创建 ALU 文件 `alu.v`

- 采用 `case` 语句，对输入的操作数 alu_op 进行判断，进行不同的运算，赋值给 alu_out 进行输出。

2. 创建顶层文件 `top.v`

- 提供输入：a, b, 输出：out
- 为达到输出 16, 需调用 ALU 模块 4 次, 故创建 `wire` 类型变量 `[31:0] temp1, temp2, temp3`, 操作数均输入常数 1 (符号加运算)

3. 创建测试文件 `test.v`

- 设置生成仿真波形文件: `$dumpfile("test.vcd");$dumpvars;`
- 初始化 a = 0; b = 0; 100ns 后 a = 2; b = 2

4. 创建测试文件 `test_alu.v`

- 设置 7 组初始值, 对 ALU 的 7 个功能进行测试
- 每组测试操作数为该组对应数值

5. 编译运行


```
1 # 测试斐波拉契
2 iverilog -o test.vvp test.v
3 vvp test.vvp
4 open -a Scansion test.vcd
```

```
1 # 测试7种运算
2 iverilog -o test_alu.vvp test_alu.v
3 vvp test_alu.vvp
4 open -a Scansion test_alu.vcd
```

实验结果

1. 进行斐波拉契数列运算


`top.v` 仿真结果:



数据解释:

- temp1-3: 调用一到三次 ALU 模块输出结果
- out: 调用四次 ALU 模块后的输出结果


`alu.v` 仿真结果:




第一次调用 ALU 模块时其中变量数据

2. 对 7 种运算进行测试


1. 初始化, 空运算($\text{alu_op} = 0$)




2. 符号加($\text{alu_op} = 1$), 符号减($\text{alu_op} = 2$)



3. 与($\text{alu_op} = 3$), 或($\text{alu_op} = 4$)



4. 异或($\text{alu_op} = 5$), 或非($\text{alu_op} = 6$)



实验总结

本次实验比较基础, 实现的 ALU 模块在之后的实验中会有多次使用, 在本次实验过程中主要对新的实验环境 (iverilog + Scansion) 进行了熟悉。

附录

源代码:

top.v :

```
1 `timescale 1ns / 1ps
2 `include "alu.v"
```

```

3
4 module top(
5     input signed  [31:0] a,
6     input signed  [31:0] b,
7     output        [31:0] out
8 );
9
10 wire [31:0] temp1, temp2, temp3;
11
12 alu alu1(a, b, 5'h1, temp1);
13 alu alu2(b, temp1, 5'h1, temp2);
14 alu alu3(temp1, temp2, 5'h1, temp3);
15 alu alu4(temp2, temp3, 5'h1, out);
16
17 endmodule

```

alu.v :

```

1 `timescale 1ns / 1ps
2
3 module alu(
4     input signed [31:0] alu_a,
5     input signed [31:0] alu_b,
6     input         [4:0]  alu_op,
7     output reg signed [31:0] alu_out
8 );
9
10 parameter A_NOP = 5'h00; //空运算
11 parameter A_ADD = 5'h01; //符号加
12 parameter A_SUB = 5'h02; //符号减
13 parameter A_AND = 5'h03; //与
14 parameter A_OR  = 5'h04;  //或
15 parameter A_XOR = 5'h05; //异或
16 parameter A_NOR = 5'h06; //或非
17
18 always@(*) begin
19     case (alu_op)
20         A_NOP: alu_out = alu_a;
21         A_ADD: alu_out = alu_a + alu_b;
22         A_SUB: alu_out = alu_a - alu_b;
23         A_AND: alu_out = alu_a & alu_b;
24         A_OR:  alu_out = alu_a | alu_b;
25         A_XOR: alu_out = alu_a ^ alu_b;
26         A_NOR: alu_out = ~(alu_a | alu_b);
27         default: alu_out = alu_a;
28     endcase
29 end
30

```

```
31 endmodule
```

test.v :

```
1  `timescale 1ns / 1ps
2  `include "top.v"
3
4  module test;
5      reg [31:0] a;
6      reg [31:0] b;
7      wire [31:0] out;
8      top uut (
9          .a(a),
10         .b(b),
11         .out(out)
12     );
13
14     initial begin
15         $dumpfile("test.vcd");
16         $dumpvars;
17         a = 0;
18         b = 0;
19
20         #100;
21         a = 2;
22         b = 2;
23         #100;
24         $finish;
25
26     end
27 endmodule
```

test_alu.v :

```
1  `timescale 1ns / 1ps
2  `include "alu.v"
3
4  module test;
5      reg [31:0] a;
6      reg [31:0] b;
7      reg [4:0] op;
8      wire [31:0] out;
9      alu uut (
10         .alu_a(a),
11         .alu_b(b),
12         .alu_op(op),
13         .alu_out(out)
```

```
14     );
15
16     initial begin
17         $dumpfile("test_alu.vcd");
18         $dumpvars;
19         op = 0;
20         a = 0;
21         b = 0;
22         #100;
23         op = 0;
24         a = 3;
25         b = 2;
26         #100;
27         op = 1;
28         a = 10;
29         b = 7;
30         #100;
31         op = 2;
32         a = 5;
33         b = 8;
34         #100;
35         op = 3;
36         a = 11;
37         b = 19;
38         #100;
39         op = 4;
40         a = 18;
41         b = 23;
42         #100;
43         op = 5;
44         a = 24;
45         b = 16;
46         #100;
47         op = 6;
48         a = 13;
49         b = 31;
50         #100;
51         $finish;
52
53     end
54 endmodule
```