lab01 ALU

张立夫 PB15020718

实验目的

设计一算数运算单元 ALU

- 采用纯组合逻辑设计
- 32bit 位宽
- 完成指定运算功能

ALU 对外提供以下接口:

输入: 32 位有符号运算数 alu_a输入: 32 位有符号运算数 alu_b输入: 5 位操作数 alu_op

● 输出: 32 位运算结果 alu_out

实验平台

● 操作系统: MacOS X

• 编译器: Icarus Verilog version 10.2

● 仿真波形查看: Scansion

实验要求

1. ALU 实现以下 7 种操作:

空运算,符号加,符号减,与,或,异或,或非

- 2. 使用模块调用完成以下运算
 - 。 斐波拉契数列
 - **2**, 2, 4, 6, 10, 16
 - 输入为 a, b, 其中 a = 2, b = 2
 - o 调用 ALU 完成:
 - 输入为 a = b = 2, 输出为 16
 - 需要定义一个顶层模块,模块内调用 ALU 模块 N 次

实验过程

- 1. 创建 ALU 文件 alu.v
 - o 采用 case 语句,对输入的操作数 alu_op 进行判断,进行不同的运算,赋值给 alu_out 进行输出。

- 2. 创建顶层文件 top.v
 - 提供输入: a, b, 输出: out
 - o 为达到输出 16, 需调用 ALU 模块 4次, 故创建 wire 类型变量 [31:0] temp1, temp2, temp3, 操作数均输入常数 1 (符号加运算)
- 3. 创建测试文件 test.v
 - o 设置生成仿真波形文件: \$dumpfile("test.vcd");\$dumpvars;
 - 初始化 a = 0; b = 0; 100ns 后 a = 2; b = 2
- 4. 创建测试文件 test alu.v
 - 设置 7 组初始值,对 ALU 的 7 个功能进行测试
 - 每组测试操作数为该组对应数值
- 5. 编译运行


```
# 测试斐波拉契
iverilog -o test.vvp test.v
vvp test.vvp
open -a Scansion test.vcd
```

```
# 测试7种运算
iverilog -o test_alu.vvp test_alu.v
vvp test_alu.vvp
open -a Scansion test_alu.vcd
```

实验结果

1. 进行斐波拉契数列运算

top.v 仿真结果:




数据解释:

● temp1-3:调用一到三次 ALU 模块输出结果

● out: 调用四次 ALU 模块后的输出结果


alu.v 仿真结果:




第一次调用 ALU 模块时其中变量数据

2. 对 7 种运算进行测试


1. 初始化,空运算(alu_op = 0)




2. 符号加(alu_op = 1), 符号减(alu_op = 2)



3. 与(alu_op = 3), 或(alu_op = 4)



4. 异或(alu_op = 5), 或非(alu_op = 6)



实验总结

本次实验比较基础,实现的 ALU 模块在之后的实验中会有多次使用,在本次实验过程中主要对新的实验环境(iverilog + Scansion)进行了熟悉。

附录

源代码:

top.v:

```
1    `timescale 1ns / 1ps
2    `include "alu.v"
```

```
3
   module top(
 4
 5
     input signed [31:0] a,
     input signed [31:0] b,
 6
 7
     output
              [31:0] out
 8
   );
 9
10
    wire [31:0] temp1, temp2, temp3;
11
12
   alu alu1(a, b, 5'h1, temp1);
13
   alu alu2(b, temp1, 5'h1, temp2);
    alu alu3(temp1, temp2, 5'h1, temp3);
14
   alu alu4(temp2, temp3, 5'h1, out);
15
16
17
   endmodule
```

alu.v:

```
1
    `timescale 1ns / 1ps
2
   module alu(
 3
       input signed [31:0] alu_a,
4
       input signed [31:0] alu b,
5
 6
       input [4:0] alu_op,
 7
       output reg signed [31:0] alu_out
8
   );
9
10
   parameter A NOP = 5'h00; //空运算
   parameter A_ADD = 5'h01; //符号加
11
   parameter A SUB = 5'h02; //符号减
12
   parameter A AND = 5'h03; //与
13
   parameter A_OR = 5'h04; //或
14
   parameter A XOR = 5'h05; //异或
15
   parameter A NOR = 5'h06; //或非
16
17
18
   always@(*) begin
19
    case (alu_op)
20
      A_NOP: alu_out = alu_a;
21
       A_ADD: alu_out = alu_a + alu_b;
22
      A SUB: alu out = alu a - alu b;
       A AND: alu out = alu a & alu b;
23
24
       A_OR: alu_out = alu_a | alu_b;
25
      A_XOR: alu_out = alu_a ^ alu_b;
26
       A NOR: alu out = \sim(alu a | alu b);
       default: alu_out = alu_a;
27
28
     endcase
29
    end
30
```

test.v:

```
1
    `timescale 1ns / 1ps
    `include "top.v"
 2
 3
 4
    module test;
 5
        reg [31:0] a;
 6
        reg [31:0] b;
 7
        wire [31:0] out;
 8
        top uut (
 9
             .a(a),
10
             .b(b),
11
             .out(out)
12
        );
13
14
        initial begin
             $dumpfile("test.vcd");
15
16
             $dumpvars;
             a = 0;
17
18
             b = 0;
19
            #100;
20
             a = 2;
21
22
             b = 2;
23
             #100;
24
             $finish;
25
26
        end
27
    endmodule
```

test_alu.v :

```
`timescale 1ns / 1ps
1
2
    `include "alu.v"
3
4
   module test;
5
        reg [31:0] a;
 6
        reg [31:0] b;
7
        reg [4:0] op;
8
        wire [31:0] out;
9
        alu uut (
10
            .alu_a(a),
11
            .alu_b(b),
12
            .alu_op(op),
13
            .alu_out(out)
```

```
14
        );
15
16
        initial begin
             $dumpfile("test_alu.vcd");
17
18
             $dumpvars;
19
             op = 0;
             a = 0;
20
21
             b = 0;
22
            #100;
            op = 0;
23
24
             a = 3;
25
             b = 2;
26
            #100;
            op = 1;
27
             a = 10;
28
29
             b = 7;
             #100;
30
31
             op = 2;
32
             a = 5;
33
             b = 8;
34
            #100;
            op = 3;
35
             a = 11;
36
37
            b = 19;
38
             #100;
39
             op = 4;
40
             a = 18;
41
             b = 23;
42
             #100;
43
            op = 5;
             a = 24;
44
45
             b = 16;
            #100;
46
             op = 6;
47
             a = 13;
48
49
             b = 31;
             #100;
50
51
             $finish;
52
53
        end
54
    endmodule
```