CPU 设计报告

学校 北京航空航天大学 姓名 汪俊辰

一、设计简介

W-MIPS 是一款基于 MIPS 架构设计的 32 位 CPU,无中断和异常。W-MIPS 使用了六级流水线结构(PF、IF、ID、EX、MEM、WB),采用单发射机制,实现了 27 条指令(包括性能测试的 22 条指令和 subu nop srav blez add),使用数据旁路(Bypass)的方式解决数据冲突,使用流水线暂停(stall)解决访存结构冲突,使用延迟槽和动态分支预测解决分支冲突。为了提升 CPU 的性能,本项目实现了指令 cache(icache),但是由于评测需要,没有实现数据 cache(dcache),而是采取了多周期访存的方式。

本项目已经通过三级功能测试和性能测试,时钟频率最高可达到 200MHZ。

二、设计方案

(一) 总体设计思路

W-MIPS 由六级流水线以及 SRAM 控制器(sram_ctrl)、串口通信控制器(SPC)共三个 IO 控制器组成。

六级流水线包括预取指(PF)、取指(IF)、译码(ID)、执行(EX)、访存(MEM)、写回(WB)六个阶段。在 PF 阶段,PC 从 PC_reg 传输到 icache,同时给出分支预测的结果,如果 PC 命中缓存,则下一个周期会将对应的指令取出,否则 icache 将访问主存取出数据块,icache 访存的过程中流水线暂停;在 IF 阶段,从 icache 中取出的指令(IR)和对应的 PC 被送入下一个流水级;在 ID 阶段,根据 IR 生成控制信号,并从寄存器堆中取出操作数;在 EX 阶段,执行运算操作;在 MEM 阶段,执行访存操作;在写回阶段,将指令执行结果写入寄存器堆。流水线架构参考了文献[1]。

流水线(icache)向 IO 控制器发出访存请求, IO 控制器将访存结果传输到流水线(icache)。 SRAM 控制器负责沟通流水线和 SRAM, SPC 控制器负责沟通流水线和串口。

本项目使用数据旁路的方式解决数据冲突。数据旁路的起点为 EX 阶段执行结果 (EX_ALUD)、EX/MEM 流水级的 ALUD 寄存器输出和访存结果(MemDout)、WB 阶

段将要写入寄存器堆的操作数(WB_WD),终点为ID/EX 流水级的RD1、RD2 寄存器输入。

本项目使用流水线暂停的方式解决访存结构冲突。当 MEM 阶段和 IF 阶段缓存给出访存请求时,流水线暂停;如果两者同时给出访存请求,则 MEM 阶段优先访存。

(二) PF 模块设计

PF 阶段负责给出待取出指令的地址并送入 icache,同时根据 BTB 表生成分支预测信号,将 PC 和分支预测信号传入 IF 阶段。主要子模块如下:

PFU: 预取址元件,负责给出待取指令地址。接收来自 IF 的分支预测信号、来自 ID 阶段的跳转信号、来自 EX 的分支信号和 JR 指令相关信号,根据相关控制信号生成下一周期的 PC 送入 PC 寄存器(pc reg),输出 PC 寄存器的值。

BTB: 分支目标缓冲器,负责给出分支预测信号。接收来自 EX 的 PC、分支指令目标地址、实际是否执行等分支信号,输出预测分支是否执行和预测分支执行的目标地址。项目采用的分支预测方式是动态分支预测(Dynamic Prediction),具体方式是构建一个 BTB 表储存历史分支信息,根据历史信息预测当前 PC 指令是否可能执行。

(三) IF 模块设计

IF 阶段负责从 icache 中取出指令,将其和对应的 PC 送入 ID 阶段,同时将分支预测信号送入 PF 阶段(为了兼容延迟槽)。主要子模块如下:

Icache: 指令缓存器,负责给出 PC 对应指令(有一个周期的延迟),采用二路组相联的地址映射方式;当指令未命中时,需要从内存中载入对应指令,并给出暂停信号以暂停整个流水线。

(四) ID 模块设计

ID 阶段负责根据 IR 生成控制信号,并从寄存器堆中取出操作数,将控制信号和操作数、PC、IR 等必要信号送入 EX 阶段。主要子模块如下:

Controler: 控制信号生成器,先译码生成指令信号,再生成对应的控制信号。

RGF: 寄存器堆,包含 MIPS 标准对应的 32 个寄存器,有一个写端口和两个读端口,时钟上升沿写入(不使用寄存器内部转发)。

Relate: 数据相关控制信号生成模块,负责根据 ID 和 EX、MEM、WB 三个阶段的指令

的数据相关情况生成相应的数据旁路控制信号。

(五) EX 模块设计

EX 阶段负责根据操作数执行运算,使用 ALU 生成运算结果、要写入的寄存器的地址或者访存地址,并将运算结果传入 MEM 阶段;同时也会给出分支、JR 指令的信号。主要子模块如下:

ALU: 算数逻辑单元。负责生成运算结果。

BRD:分支指令检测单元,根据分支指令控制信号和操作数给出分支指令执行结果,送入 PFU 和 BTB。

(六) EX 模块设计

EX 阶段负责根据操作数执行运算,使用 ALU 生成运算结果、要写入的寄存器的地址或者访存地址,并将运算结果传入 MEM 阶段;同时也会给出分支、JR 指令的信号。主要子模块如下:

ALU: 算数逻辑单元。负责生成运算结果。

BRD:分支指令检测单元,根据分支指令控制信号和操作数给出分支指令执行结果,送入 PFU 和 BTB。

(七) MEM 模块设计

MEM 阶段负责根据访存地址发出访存请求,并接收 IO 控制器发来的访存结果。主要子模块如下:

DM transceiver: 访存信号接发器,负责发送访存请求并接收访存结果。

(八) WB 模块设计

WB模块负责将指令执行结果写回寄存器堆。

(九) SRAM 控制器模块设计

SRAM 控制器负责接收来自 MEM 和 IF 的访存请求,根据优先级执行,并将访存结果发送到对应模块。

SRAM 控制器是一个有限状态机,共有一个空闲状态和多个工作状态(数量视访存周期而定)。在空闲状态中,如果接收到访存请求则进入工作状态;在最后一个工作状态,如

果接收到了新的访存请求,则直接进入第一个工作状态,否则进入空闲状态。

(十) 串口通信控制器模块设计

串口通信控制器(SPC)负责接收来自 MEM 的访存请求,将通信结果发送到 DM transceiver,或将要发送的数据通过串口发送出去。

三、设计结果

(一)设计交付物说明

项目目录层次:

对项目仿真时,需要将 ram.v 中的二进制文件路径更改为自己设备上的路径。

(二)设计演示结果

表 1 正确性测试结果

测试名	得分
一级评测	100
二级评测	100
三级评测	100
性能测试	100

表 2 性能测试结果

测试名	140MHZ	200MHZ
STREAM	0.062	0.047
MATRIX	0.121	0.098
CRYPTONIGHT	0.236	0.181
总计	0.419	0.326

四、参考设计说明

本项目的接口定义和流水线框架参考了华中科技大学版的《计算机组成原理》,SRAM 控制器的设计参考了 NSCSCC2022 个人赛开源<u>代码</u>。

五、参考文献

[1] 谭志虎. 计算机组成原理[M]. 北京: 人民邮电出版社, 2021.