Interfaces do Controlador DMA

1. Visão geral das interfaces

O controlador DMA será responsável pela comunicação entre a CPU, a memória compartilhada e o acelerador matricial, permitindo a movimentação dos dados sem a necessidade de intervenção contínua do processador.

Sua interface de comunicação será organizada em duas partes: uma destinada à configuração e ao monitoramento pela CPU e outra responsável pelas transferências de dados realizadas por meio da interconexão AXI.

Na interface de configuração, a CPU deverá acessar os registradores internos do DMA para informar os endereços das matrizes, suas dimensões e os comandos de execução. Esse acesso poderá ser implementado por uma interface AXI Slave ou por uma interface MMIO adaptada à arquitetura do sistema, conforme a definição do grupo responsável pela integração.

Para a movimentação dos dados, o DMA deverá operar como AXI Master, iniciando as transações de leitura e escrita necessárias à comunicação com a memória e com o acelerador.

A definição final das interfaces dependerá da variante AXI adotada, das larguras dos barramentos e da organização do sistema de interconexão.

2. Interface de configuração

A configuração do DMA será realizada por meio de registradores mapeados em memória, acessíveis pela CPU. Esses registradores permitirão definir os parâmetros da operação e consultar o estado de execução do controlador.

A interface deverá suportar operações de escrita nos registradores de configuração e controle, além de operações de leitura para acompanhamento do processamento.

Tabela 1 — Parâmetros da interface de configuração

INFORMAÇÃO	A CONFIRMAR COM CPU / SISTEMA
Interface	AXI Slave para CSR ou interface MMIO adaptada
Endereço-base	**DMA_BASE** no mapa global
Dados	Registradores propostos de 32 bits; largura externa a confirmar
Transações	Leitura de STATUS; escrita de bases, dimensões e CONTROL
Controle	Tratamento de escrita durante BUSY e limpeza de flags

O endereço DMA_BASE deverá ser incorporado ao mapa de memória global, permitindo que a CPU identifique a região destinada aos registradores do controlador.

Também será necessário estabelecer o comportamento da interface durante a execução de uma transferência, especialmente quanto à possibilidade de alterar os registradores enquanto o DMA estiver ocupado. Da mesma forma, deverão ser definidos os mecanismos de atualização e limpeza dos indicadores de controle e estado.
Essas decisões serão importantes para garantir que novas configurações não interfiram nas operações em andamento.

3. Interface AXI Master

O DMA utilizará uma interface mestre para iniciar as transações de acesso aos dispositivos conectados à interconexão AXI.
Nessa configuração, o controlador será responsável por fornecer os endereços, os dados e os sinais de controle necessários às operações de leitura e escrita. A interconexão encaminhará as solicitações aos dispositivos correspondentes, respeitando o mapeamento de endereços estabelecido para o sistema.
A arquitetura AXI organiza a comunicação em cinco canais independentes, utilizados para transportar endereços, dados e respostas das transações.

Tabela 2 — Canais da interface AXI Master

CANAL	DIREÇÃO FUNCIONAL	FUNÇÃO
AW	DMA → interconexão	Endereço e atributos de escrita
W	DMA → interconexão	Dados de escrita e indicação dos bytes válidos
B	Interconexão → DMA	Resposta de escrita
AR	DMA → interconexão	Endereço e atributos de leitura
R	Interconexão → DMA	Dados e resposta de leitura

A comunicação em cada canal utiliza um mecanismo de sincronização baseado nos sinais VALID e READY.

O sinal VALID indica que o transmissor disponibilizou uma informação válida, enquanto READY informa que o receptor está preparado para recebê-la. A transferência ocorre na borda ativa do clock em que ambos os sinais estão simultaneamente ativos.

Enquanto uma transferência estiver pendente, o transmissor deverá manter VALID ativo e preservar as informações associadas ao canal até que a aceitação seja realizada.

Esse mecanismo permite controlar o fluxo das transações e acomodar diferenças de disponibilidade entre os módulos conectados ao barramento.

A escolha entre AXI4 e AXI4-Lite ainda deverá ser definida pelo grupo. O AXI4 permite operações em rajada (bursts), possibilitando transferências de múltiplos dados associados a uma única transação de endereçamento. Já o AXI4-Lite é limitado a transações de um único dado por endereço, sendo normalmente utilizado em interfaces de configuração e controle.

A adoção de AXI4 nas transferências de dados poderá ser vantajosa para a movimentação dos blocos das matrizes, enquanto AXI4-Lite poderá atender à interface de configuração dos registradores. Essa organização, entretanto, depende da arquitetura estabelecida para o sistema.

4. Comunicação com a memória e o acelerador

Durante a execução da multiplicação matricial, o DMA deverá coordenar as transferências entre as regiões de memória utilizadas para armazenar os operandos e os buffers associados ao acelerador.

Inicialmente, o controlador realizará a leitura dos elementos das matrizes A e B, armazenados na memória compartilhada. Os dados serão então encaminhados aos buffers de entrada do acelerador, respeitando a organização dos blocos definida para o processamento.

Após o carregamento dos operandos, o DMA deverá coordenar o início da operação e aguardar a sinalização de conclusão do acelerador. Em seguida, realizará a leitura dos resultados disponíveis e sua escrita na região de memória correspondente à matriz C.

A implementação dessas transferências poderá utilizar acessos endereçados pela interconexão AXI, desde que os buffers e os registradores necessários ao controle do acelerador estejam acessíveis por esse barramento.

Nesse modelo, o DMA não precisará conhecer a organização interna dos buffers, mas deverá utilizar corretamente seus endereços, suas larguras de acesso e as condições estabelecidas para leitura e escrita.

A documentação preliminar do acelerador apresenta um registrador de estado com os seguintes campos:

Tabela 3 — Campos previstos para o registrador de estado do acelerador

BITS	CAMPO	FUNÇÃO
[1:0]	**STATE**	Estado atual de funcionamento
[2]	**DONE**	Indicação de conclusão do processamento
[3]	**ERROR**	Sinalização de erro

O endereço desse registrador e a forma de acesso ainda deverão ser definidos. Também será necessário estabelecer como o DMA solicitará o início do processamento e identificará a disponibilidade dos resultados.

Os sinais start_i, load_i e mode_i, apresentados no diagrama do acelerador, fazem parte da interface prevista para esse módulo, mas ainda não representam uma conexão direta formalmente estabelecida com o DMA.

Caso o controle do acelerador seja realizado exclusivamente pelo barramento, será necessário definir como essas funções serão acessadas por meio de registradores ou outros mecanismos de controle.

A integração deverá garantir que o DMA somente inicie novas transferências ou recupere os resultados quando o acelerador estiver em condições adequadas para essas operações.

5. Clock, reset e definições de integração

O funcionamento do DMA deverá ser sincronizado ao clock utilizado pelo sistema, respeitando os requisitos temporais da interconexão AXI.

Os diagramas disponibilizados para o acelerador apresentam os sinais clk_i e rst_ni, sendo este último um sinal de reset ativo em nível baixo. A utilização dessa mesma convenção pelo DMA ainda deverá ser confirmada durante a definição das interfaces.

O reset deverá estabelecer condições iniciais conhecidas para os registradores e para a lógica de controle, evitando a emissão de novas transações durante a reinicialização do módulo. O comportamento das operações que estiverem em andamento no momento do reset também deverá ser especificado.

DEFINIÇÕES DA ARQUITETURA E INTEGRAÇÃO

Considerando a arquitetura proposta para o sistema, foram adotadas algumas definições iniciais para orientar o desenvolvimento do DMA. Essas escolhas buscam simplificar a implementação e manter a compatibilidade com o processador RISC-V, a memória compartilhada e o acelerador matricial. Os pontos apresentados poderão ser ajustados conforme as decisões tomadas pelo grupo.

- Protocolo de comunicação: utilização do AXI4-Lite como proposta inicial, considerando sua menor complexidade. O DMA atuará como Master nas transferências de dados, enquanto a configuração dos seus registradores pela CPU deverá ocorrer por uma interface Slave. (A utilização do AXI4 completo ou de uma combinação dos dois protocolos ainda será definida com o responsável pelo barramento.)
- Largura dos barramentos: adoção inicial de endereços e palavras de transferência de 32 bits, considerando a arquitetura RV32I. Para a multiplicação matricial, a proposta é utilizar operandos de 8 bits e resultados de 32 bits. (As larguras e a representação dos operandos deverão ser confirmadas com o responsável pelo acelerador, incluindo a organização dos elementos na memória.)
- Interconexão dos módulos: o DMA realizará os acessos à memória principal e aos buffers do acelerador através do barramento compartilhado, sem depender diretamente das implementações internas desses componentes. (A decodificação dos endereços, a arbitragem entre CPU e DMA e a organização das portas de memória serão definidas pelo responsável pela integração.)
- Mapa de memória: manutenção dos oito registradores de 32 bits propostos para o DMA, com deslocamentos de 0x00 a 0x1C em relação a DMA_BASE. As matrizes A, B e C serão identificadas pelos endereços-base configurados

pela CPU. (Os endereços absolutos, as regiões reservadas e o mapeamento dos buffers e registradores do acelerador deverão ser definidos no mapa global do sistema.)

- Configuração do DMA: a CPU será responsável por informar os endereços das matrizes, suas dimensões e o comando de início da operação. Após essa configuração, o DMA executará as transferências de maneira autônoma. (O protocolo da interface de configuração e o comportamento dos campos de controle e status serão ajustados conforme o contrato estabelecido com a CPU e o barramento.)
- Controle do acelerador: o DMA realizará o carregamento dos operandos nos buffers do acelerador, solicitará o processamento e acompanhará sua conclusão. A proposta é utilizar os registradores de controle e status disponibilizados pelo acelerador através do barramento, incluindo a indicação DONE. (O mecanismo definitivo de inicialização, a disponibilidade dos buffers e a leitura dos resultados serão alinhados com o responsável pelo Systolic Array.)
- Controle de tiling: o DMA utilizará contadores e geração de endereços para percorrer os blocos das matrizes, permitindo operações com dimensões superiores ao tamanho físico da malha sistólica. A proposta é manter a acumulação dos resultados parciais no acelerador, deixando o DMA responsável pela sequência e movimentação dos blocos. (Essa divisão será confirmada com o responsável pelo acelerador, especialmente quanto ao tratamento dos blocos incompletos e à disponibilidade dos resultados finais.)
- Tratamento de erros: o controlador deverá considerar respostas de erro nas transações do barramento e possíveis falhas informadas pelo acelerador. A proposta é interromper a operação em caso de falha e disponibilizar uma indicação de erro para consulta pela CPU. (Os campos necessários, as condições de erro e o procedimento de recuperação serão definidos durante o detalhamento da FSM e das interfaces.)
- Clock e reset: inicialmente, considera-se a utilização de um clock compartilhado entre os módulos e reset ativo em nível baixo, seguindo a convenção apresentada no diagrama preliminar do acelerador (clk_i e rst_ni). (A padronização final deverá ser confirmada com o responsável pela integração.)

Essas definições servem como base para a microarquitetura inicial do DMA. Com a validação das interfaces pelo grupo, será possível consolidar os registradores, a máquina de estados e o controle das transferências, mantendo a compatibilidade entre os módulos durante a implementação RTL e as etapas de verificação.