Especificação das interfaces do DMA

Neste documento, são apresentadas as conexões entre o controlador DMA, o processador RV32I, a memória compartilhada e o acelerador matricial. De acordo com o enunciado do projeto, o DMA deve permitir sua configuração por meio de registradores mapeados em memória, realizar transferências de dados de forma autônoma e se comunicar com o acelerador para coordenar as operações.

Como o enunciado não define exatamente como essa comunicação deve acontecer, as interfaces apresentadas a seguir são propostas iniciais, que ainda poderão ser ajustadas em conjunto com o grupo.

Convenções de interface

As direções dos sinais foram definidas considerando o DMA como referência, ou seja, as entradas e saídas são indicadas do ponto de vista do controlador.

As larguras DATA_W, ADDR_W e DIM_W ainda precisam ser definidas. Por enquanto, foi considerada uma largura de 32 bits para o acesso aos registradores do DMA, seguindo o mapa de memória proposto anteriormente. Já a quantidade de bits utilizada para representar os elementos das matrizes, assim como o formato desses dados, ainda será discutida com o grupo.

O clock e o reset serão compartilhados pelos módulos considerados nesta proposta. No entanto, ainda será necessário definir se o reset será ativo em nível alto ou baixo.

Configuração pela CPU (MMIO)

A CPU vai configurar o DMA por meio dos registradores mapeados em memória. Para isso, serão utilizados sinais de endereço, dados e controle, permitindo que o processador leia e escreva nos registradores. A tabela abaixo apresenta os sinais considerados para essa comunicação. As direções são em relação ao DMA.

Sinal sugerido	Direção	Largura	Função
cfg_addr	Entrada	ADDR_W	Endereço da transação de configuração.
cfg_wdata	Entrada	32	Valor escrito no registrador selecionado.
cfg_rdata	Saída	32	Valor retornado em uma leitura.
cfg_write	Entrada	1	Distingue escrita de leitura quando há requisição.
cfg_valid	Entrada	1	Indica requisição de acesso válida.
cfg_ready	Saída	1	Confirma a aceitação ou conclusão conforme o protocolo que o grupo definir.

Os acessos destinados ao DMA serão identificados pelo decodificador de endereços do sistema, considerando a região iniciada em DMA_BASE. Nessa região estarão os registradores ADDR_A, ADDR_B, ADDR_C, DIM_M, DIM_K, DIM_N, CONTROL e STATUS, definidos anteriormente.

Ainda será necessário combinar com o grupo como funcionarão os tempos de leitura e escrita e o que acontece caso a CPU envie um novo comando START enquanto o DMA estiver ocupado (BUSY).

Por enquanto, esses sinais representam apenas uma proposta de interface. O protocolo de comunicação ainda não foi definido.

Acesso à memória compartilhada

O DMA também precisa acessar a memória principal para buscar os elementos das matrizes A e B e armazenar os resultados da matriz C. Para isso, foram considerados os seguintes sinais:

Sinal sugerido	Direção	Largura	Função
mem_addr	Saída	ADDR_W	Endereço da leitura ou escrita solicitada.
mem_wdata	Saída	DATA_W	Dados enviados à memória em escritas.
mem_rdata	Entrada	DATA_W	Dados recebidos da memória em leituras.
mem_write	Saída	1	Seleciona operação de escrita.

Sinal sugerido	Direção	Largura	Função
mem_valid	Saída	1	Indica solicitação válida do DMA.
mem_ready	Entrada	1	Confirma aceitação da solicitação conforme o protocolo adotado.
mem_rvalid	Entrada	1	Indica disponibilidade do dado lido, caso a leitura tenha resposta em ciclo separado.

O sinal mem_rvalid pode ou não ser necessário, dependendo de como a memória vai funcionar. Se a leitura tiver uma resposta em outro ciclo de clock, esse sinal poderá ser usado para indicar quando o dado estiver disponível. Caso a resposta seja imediata, talvez não seja preciso utilizá-lo.

Outro ponto importante é o controle dos endereços. O DMA só deve avançar para o próximo acesso depois que a solicitação atual for aceita, evitando que algum elemento seja ignorado durante a transferência.

A forma de conexão com a memória, seja por uma porta própria ou por uma interconexão compartilhada, ainda depende das decisões sobre a arquitetura geral do sistema.

Comunicação com o acelerador

Além de acessar a memória, o DMA terá que enviar os dados das matrizes para o acelerador e receber os resultados do processamento.

A ideia é que o DMA cuide da movimentação dos elementos enquanto o acelerador realiza os cálculos. Para essa comunicação, foram considerados os seguintes sinais:

Sinal sugerido	Direção	Largura	Função
acc_in_data	Saída	DATA_W	Elemento de A ou B transferido ao buffer local.
acc_in_valid	Saída	1	Indica elemento válido na interface de entrada.
acc_in_ready	Entrada	1	Indica capacidade do acelerador de aceitar o elemento.
acc_in_sel	Saída	1	Identifica origem A ou B, se a entrada for compartilhada.
acc_start	Saída	1	Solicita processamento de um bloco quando preparado.
acc_busy	Entrada	1	Indica acelerador ocupado.
acc_done	Entrada	1	Indica processamento concluído.
acc_out_data	Entrada	RESULT_W	Elemento de resultado disponibilizado pelo acelerador.
acc_out_valid	Entrada	1	Indica resultado válido.
acc_out_ready	Saída	1	Indica que o DMA pode receber o resultado.

O sinal acc_in_sel foi pensado para o caso de o acelerador utilizar uma única entrada de dados para as duas matrizes. Se forem utilizadas entradas separadas para A e B, essa organização terá que ser modificada.

Também precisamos definir como o acelerador vai identificar a posição de cada elemento dentro do bloco. Isso pode ser feito seguindo uma ordem fixa de envio ou utilizando sinais adicionais para indicar os índices dos elementos.

Quanto à saída, o sinal acc_done informa que o processamento terminou, mas não significa necessariamente que todos os resultados já foram transferidos. Por isso, o recebimento dos dados também deverá seguir os sinais de controle da interface de saída.

3.5. Pontos que precisam ser definidos com o grupo

Antes de começar a implementação em RTL, ainda precisamos alinhar alguns detalhes entre os responsáveis pela CPU, pelo DMA, pelo acelerador e pela integração do sistema.

Os principais pontos são:

- ➔ Mapa de memória: definir o endereço DMA_BASE e as demais regiões utilizadas.
- ➔ Formato dos dados: decidir a largura dos elementos, se terão sinal e como serão representados.
- ➔ Acesso à memória: definir os tempos de resposta e como será feito o controle das transferências.
- ➔ Organização dos buffers: estabelecer como os elementos das matrizes serão armazenados dentro do acelerador.
- ➔ Transferência das matrizes: combinar como A e B serão carregadas e como os resultados de C serão recebidos.
- ➔ Sinais de controle: definir o funcionamento do reset e dos sinais START, BUSY e DONE.
- ➔ Resultados parciais: decidir onde será feita a acumulação dos valores durante a multiplicação por blocos.
- ➔ Interrupção: avaliar se será utilizado algum sinal para avisar a CPU sobre o fim da operação. Esse recurso é opcional no enunciado.

As interfaces e os nomes dos sinais apresentados nesta seção são propostas iniciais para a primeira entrega. Ainda poderão ser alterados conforme as decisões do grupo e as necessidades de integração entre os módulos.