软硬件协同的用户态中断扩展 操作系统专题训练 技术报告

尤予阳 贺鲲鹏

清华大学

2021年9月27日



清华大学

- 1 背景
- ② RISC-V 用户态中断扩展规范与实现
- ③ 操作系统与用户态中断
- 4 后续工作

背景

0000000

背뫂

- 用户程序想知道外界发生了什么,或者通过主动轮询,或者通过内核通知
- 前者消耗 CPU 资源,后者延迟较大
- 能否由某种硬件机制执行通知过程?
- ——用户态中断



0000000

1 背景

RISC-V 特权级和中断架构

RISC-V N 扩展 Linux 信号

- ② RISC-V 用户态中断扩展规范与实现
- ③ 操作系统与用户态中断
- 4 后续工作



00000000

RISC-V 特权级架构

- MHSU 四层结构
 - H 暂未完全实现与 应用
- 特权级不是必需的
- 通过中断和异常,陷入高特权级


Machine		
bootloader	Supervisor	
	OS	User
		Application

特权级数	特权级	系统
1	М	简单嵌入式系统
2	M U	安全嵌入式系统
3	M S U	类 Unix 操作系统

00000000

RISC-V 中断规范

- 控制寄存器
 - xstatus
 - xie xip
 - xideleg xedeleg
 - xtvec xepc xcause xtval xscratch
- 特权指令
 - MRET SRET URET WEL · · ·



操作系统与用户态中断

背뫂

- 1 背景
 - RISC-V 特权级和中断架构

RISC-V N 扩展

Linux 信号

- ② RISC-V 用户态中断扩展规范与实现
- ③ 操作系统与用户态中断
- 4 后续工作



00000●00 RISC-V N 扩展

- 未完成的用户态中断扩展草案
- 设计初衷主要是为嵌入式系统提供安全性扩展
 - 可信代码运行在 M 态,不可信代码运行在 U 态
 - 允许不可信代码处理中断
- 在最新的 RISC-V 指令集手册 1.12-draft 中被移除
 - 部分原因是认为设计目标可以通过 M+bare S 来实现
 - 还有部分原因是没有人再推动这个扩展草案的完善和实现




- 1 背景
 - RISC-V 特权级和中断架构 RISC-V N 扩展 Linux 信号
- ② RISC-V 用户态中断扩展规范与实现
- ③ 操作系统与用户态中断
- 4 后续工作



清华大学


Linux 信号

- 一种 IPC 机制
- 传递很短的一段信息
- 从内核态返回用户态 时处理
- 内核软件模拟的中断 机制
 - 注意与 RISC-V 的 "软件中断"(Software Intterupt) 区分



操作系统与用户态中断

系统框架



已实现的模块或功能





未来要完善的模块或功能



- 1 背景
- ② RISC-V 用户态中断扩展规范与实现 寄存器和指令 硬件处理流程 模拟器和 FPGA 实现
- ③ 操作系统与用户态中断
- 4 后续工作



新增寄存器

寄存器和指令

- 状态: ustatus
- 中断: uip, uie
- 陷入信息: uepc, ucause, utval
- 处理函数入口地址: utvec
- 委托: sedeleg, sideleg
- uscratch




URET

- pc = uepc
- ustatus.UIE = ustatus.UPIE
- ustatus.UPIE = 1

- 1 背景
- ② RISC-V 用户态中断扩展规范与实现 寄存器和指令 硬件处理流程 模拟器和 FPGA 实现
- ③ 操作系统与用户态中断
- 4 后续工作

用户态陷入的硬件处理流程



- 1) 背景
- ② RISC-V 用户态中断扩展规范与实现 寄存器和指令 模拟器和 FPGA 实现
- 3 操作系统与用户态中断
- 4 后续工作

QEMU 和 FPGA 中的实现

- QEMU 基于 5.0 稳定版, FPGA 基于标签化 RISC-V 项目, 核心为 Rocket Core
- 添加相关 CSR (ustatus, uie, uip, sideleg, sedeleg, ...)
- 添加处理逻辑(使能,屏蔽,跳转,委托等)
- 添加 URET 指令
- 添加 PLIC 上下文



QEMU 的开发环境

- Ubuntu 20.04, 安装 QEMU 官方推荐的依赖
- 或者使用已经安装依赖的 docker 镜像 duskmoon/dev-env:ubuntu-20.04-qemu-dep
- 修改后的 QEMU 5 duskmoon314/qemu:riscv-N-stable-5.0



QEMU 5 缺什么功能?

- QEMU 5 支持 RISC-V v1.10 的中断规范
 - N 扩展(用户态中断)基本为草案,未实现
- 缺失部分
 - 用户态中断相关 CSR (存储结构和读写函数)
 - 用户态中断触发硬件逻辑
 - URET 指今
 - PLIC 触发 UEI 硬件逻辑和配置项



用户态 CSRs

- ustatus: 镜像 mstatus
- 使用 ustatus_mask 控制读写位

用户态 CSRs

- sideleg sedeleg
- 尺允许委托 M 委托给 S 的部分

```
env->sideleg = val & env->mideleg;
```

env->sedeleg = val & env->medeleg;



用户态 CSRs

- uip uie: 镜像 mip mie
- 使用 uip_writable_mask 和 sideleg 控制读写位

함몸

用户态中断触发逻辑

- mip & mie != 0 => 存在待处理的中断/异常
- ❷ 检查是否被委托,以及各特权级中断使能

4□ > 4回 > 4 = > 4 = > ■ 900

用户态中断触发逻辑


3 检查是否符合用户态中断触发条件

```
if (riscv_has_ext(env, RVN) &&
    env->priv == PRV_U &&
    cause < TARGET_LONG_BITS &&
    ((sdeleg >> cause) & 1)) {
    // execute interrupt
```

用户态中断触发逻辑

4"硬件"进行状态保存

```
s = env -> mstatus;
s = set field(s, MSTATUS UPIE,
    get field(s, MSTATUS UIE));
s = set field(s, MSTATUS UIE, 0);
env->ucause = cause:
env -> uepc = env -> pc;
env->utval = tval:
env \rightarrow pc = (env \rightarrow utvec >> 2 << 2) +
    ((async &&
    (env->utvec & 3) == 1)
    ? cause * 4 : 0):
```



指令 URET

• 恢复硬件保存的状态

```
mstatus = set_field(mstatus, USTATUS_UIE,
        get_field(mstatus, USTATUS_UPIE));
mstatus = set_field(mstatus, USTATUS_UPIE, 1);
return env->uepc;
```

FPGA

需要实现的内容与 QEMU 中类似

```
read mapping += CSRs.mideleg -> reg mideleg
read mapping += CSRs.medeleg -> reg medeleg
val read uie = reg mie & reg sideleg
val read_uip = read_mip & reg_sideleg
val read ustatus = Wire init = 0 // asTyneOf/new
read ustatus.upie := io.status.upie
read ustatus.uie := io.status.uie
read mapping += CSRs.ustatus -> read ustatus.asUInt
   xLen-1.8
read mapping *= CSRs.uip -> read uip.asUInt
read mapping += CSRs.uie -> read uie.asUInt
read mapping += CSRs.uscratch -> reg uscratch
read mapping ** CSRs.ucause *> reg ucause
read mapping += CSRs.utval -> reg utval.sextTo xLen
read mapping += CSRs.uepc -> readEPC reg uepc .
sextTo xlen
read mapping += CSRs.utvec -> read utvec
read mapping += CSRs.sideleg -> reg sideleg
read_mapping ** CSRs.sedeleg -> reg_sedeleg
```

```
val d interrupts = debug int assert << CSR.</pre>
debugIntCause
val m_interrupts = Mux(reg_mstatus.prv <= PRV.S ||</pre>
reg mstatus.mie, ~(~pending interrupts | reg mideleg)
. UInt(0))
val s interrupts = Mux(reg mstatus.prv < PRV.S | |</pre>
(reg_mstatus.prv === PRV.S && reg_mstatus.sie),
pending interrupts & reg mideleg & ~reg sideleg. UInt
val u interrupts = Mux( reg mstatus.prv === PRV.U &&
reg mstatus.uie , pending interrupts & reg sideleg,
UInt(0))
val (anvInterrupt, whichInterrupt) = chooseInterrupt
(Seg(u interrupts, s interrupts, m interrupts,
d interrupts))
val interruptMSB = BigInt(1) << (xLen-1)</pre>
val interruptCause = UInt(interruptMSB) +
whichInterrupt
```

```
when (insp ret)
        when (Bool(usingVM) && lio.rw.addr(9) && lio.rw.addr
          reg mstatus.uie := reg mstatus.upie
          reg mstatus.upie := true
          new prv := PRV.U
          io.evec := readEPC(reg uepc)
          elsewhen Boot(usingVM) 88 lio,rw.addr(9)
788
          reg mstatus.sie := reg mstatus.spie
789
          reg_mstatus.spie := true
          reg mstatus.spp := PRV.U
          new pry := reg mstatus.spp
          io.evec := readEPC(reg sepc)
          .elsewhen (Bool(usingDebug) && io.rw.addr(18)) (
          new prv := reg dcsr.prv
          reg debug := false
          io.evec := readEPC(reg_dpc)
          .otherwise (
          reg_mstatus.mie := reg_mstatus.mpie
          reg mstatus.mpie := true
800
          reg_mstatus.mpp := legalizePrivilege(PRV.U)
801
          new prv := reg mstatus.mpp
802
           in eyes := readFPC(reg mens)
```

图 1: 读取 CSR

图 2: 中断委托


图 3:≣URET

- 1 背景
- ② RISC-V 用户态中断扩展规范与实现
- ③ 操作系统与用户态中断 内核对用户态中断的管理 用户程序接口 演示程序
- 4 后续工作

함몸

用户态中断上下文


- 记录每个进程的用户态中断 CSR、 中断缓冲区和中断记录数目
- 中断缓冲区为一个内存页
- 一条中断记录包括原因和附加消 息
 - 时钟中断和外部中断原因分别为 4 和 8. 与 xcause 寄存器编码保持一 致
 - 外部中断附加消息为中断外设号
 - 信号的中断原因为源进程 PID « 4



書書

进程切换

- 进程切换时,保存当前 进程的中断 CSR,恢复 下一进程的中断 CSR, 以及外设中断使能配置
- 从内核返回用户态时, 将缓存的中断数量写入 uscratch 寄存器
- URET 返回正常执行流, 无需系统调用




进入调度 抢占或主动让出

(ロ) (回) (巨) (巨) (巨) (の)


外部中断

- 内核记录每个外设对应的 进程编号
- 如果外设对应的驱动进程 正在 CPU 上运行, PLIC 直 接产生 UEI, 无需经过内核
- 否则产生 SEI, 由内核转发




时钟中断

- 内核根据定时器到期 时间维护一个有序列 表
- 产生中断时传递给到 期时间最早的申请者



信号发送

• 多核情况下, 若目标进 程正在另一核上运行, 可直接发送跨核中断, 无需等待下一次调度



操作系统与用户态中断 00000000000000

- 1 背景
- ② RISC-V 用户态中断扩展规范与实现
- ③ 操作系统与用户态中断 内核对用户态中断的管理 用户程序接口 演示程序
- 4 后续工作

新增系统调用

背黒

用户程序接口

- init_user_trap()
 - 分配缓冲区页,初始化进程中断信息结构体
- send_msg(pid, msg)
 - 向 pid 对应进程发送一条消息 msg, 相当于 signal()
- set_timer(time_us)
 - 设置一个 time_us 后到期的定时器, 相当于 alarm()
- claim_ext_int(device_id)
 - 注册成为 device_id 对应外设的用户态驱动
 - 将 PLIC 对应的 claim/complete 寄存器地址区间和外设的地址区间映射到用户进程



用户程序库

함몸

用户程序接口

- 提供跳板代码和缺省的中断处理函数
- 前者作为中断入口地址被写入 utvec
- 后者被标记为弱链接,用户进程可以定义同名的函数,这样跳板代码会跳转到用户的处理函数
- 用户进程也可以修改 utvec, 使用自定义跳板



用户程序库

背黒

用户程序接口

```
alltraps u:
         # csrw uscratch, sp
         addi sp, sp, -35*8; # sp = sp + -35*8
         sd x1, 1*8(sp)
         sd x3, 3*8(sp)
         .set n. 5
         .rept 27
             SAVE GP %n
20
             .set n. n+1
         .endr
         csrr t0, ustatus
         csrr t1, uepc
24
         csrr t2, utvec
         sd t0, 32*8(sp)
26
         sd t1, 33*8(sp)
         sd t2, 34*8(sp)
         csrr t3, uscratch
         sd t3, 2*8(sp)
30
         mv = a0, sp # a0 = sp
         call user trap handler
```

```
#[Linkage = "weak"]
    #[no mangle]
    pub fn user trap handler(cx: &mut UserTrapContext) -> &mut UserTrapContext {
         let ucause: Ucause = ucause::read():
         let utval: usize = utval::read();
26
        match ucause.cause() {
             ucause::Trap::Interrupt(ucause::Interrupt::UserSoft) => {
28
                 println!("[user mode trap] user soft");
29
                 unsafe {
                     uip::clear usoft();
34
                 println!(
                     "Unsupported trap {:?}, utval = {:#x}, uepc = {:#x}!",
                     ucause.cause().
                     utval.
                     uepc::read()
40
44
```

图 4: 跳板代码

图 5: 缺省的中断处理函数

尤予阳, 贺鲲鹏

软硬件协同的用户态中断扩展

- 1 背景
- ② RISC-V 用户态中断扩展规范与实现
- ③ 操作系统与用户态中断 内核对用户态中断的管理 用户程序接口 演示程序
- 4 后续工作

油示程序

- 用户态的串口驱动
 - 串口接收到输入时产生中断
 - 驱动将用户输入回显到串口
 - 打印自己收到的信号, 并在收到 15 时退出
- 信号和定时器演示
 - 设置 10 个间隔 1 秒的定时器
 - 在时钟中断处理函数中, 向用户态 串口驱动发送一条消息
 - 在最后一次定时器生效时发送 15 (SIGTERM)




图 6: 演示程序执行流

```
Hello from UART1!
[user trap demo] user soft interrupt, num: 1
                                                                                                [uart ext] Received message 0xdeadbeef01 from pid 2
[user trap demo] cause: 4, message 209464206
                                                                                                [uart ext] Received message 0xdeadbeef02 from pid 2
[user trap demo] sending msg: deadbeef06
                                                                                                [uart_ext] Received message Oxdeadheef03 from mid 2
                                                                                                [uart ext] Received message 0xdeadbeef04 from pid 2
                                                                                                [uart_ext] Received message Oxdeadbeef05 from mid 2
                                                                                                [uart ext] Received message 0xdeadbeef06 from pid 2
hello world uart ext] Received message 0xdeadbeef07 from pid 2
[wart ext] user external interrunt, inc. 9
                                                                         建口收到的内容及同局
[uart ext] user external interrupt, irg: 9
[wart ext] user external interrunt, inc. 9
[uart ext] user external interrupt, irq: 9
[uart ext] user external interrupt, irg: 9
                                                                                                [uart ext] Received message 0xdeadbeef09 from pid 2
[uart ext] Received SIGTERM, exiting,
[wart ext] user external interrunt, iro: 9
[uart ext] user external interrupt, irg: 9
[uart ext] user external interrupt, irq: 9
[uart ext] user external interrupt, irg: 9
[uart ext] user external interrupt, irq: 9
[user trap demo] user timer interrupt at 17757 ms
[user trap demo] sending msg: deadbeef07
[uart ext] user soft interrupt
[uart ext] user external interrupt, irg: 9
                                                                                                fuart evtl 为田户杰出口研动并积 统治出口产生的协会由斯 绘田户
                                                                                                输入回思到串口
[user trap demo] user soft interrupt, num: 1
[user trap demo] cause: 4, message 234464554
                                                                                                [user trap demo] 进程注册了10个间隔1秒的定时器,到时产生用户
[user trap demo] sending msg; deadbeef08
                                                                                                态时钟中断, 在中断处理函数中向 [uart ext] 发送IPC
                                                                                                [DEBUG] 为内核调试输出
'uart extl user soft interrupt
                                         ── 接收到内核直接写uip.UTIP注入的时钟中断
                                             共发学相应的IPC信息
[user trap demo] sending msg; deadbeef09
[DEBUG] : [push trap record] pid: 2, cause: 32, message: 956397711113
[uart ext] user soft interrupt
[user trap demo] user soft interrupt, num: 1 内核通过中断缓冲队列注入的时钟中断
[user trap demo] cause: 4, message 259468042
                                         cause 4 对应用户态时钟中断的编号
user trap demol sending SIGTERM
                                                    内核注入信号、及两个进程的退出返回值
[uart ext] user soft interrunt
```

4 D F 4 D F 4 D F 4 D F 5

- 1) 背景
- ② RISC-V 用户态中断扩展规范与实现
- ③ 操作系统与用户态中断
- 4 后续工作

后续工作

背黒

- 性能测试,针对基于用户态中断实现的驱动、IPC 等
- 更多硬件支持, 进一步分担内核在管理中断时的负担
- 适配 Linux 内核
- 与硬件虚拟化扩展的联系
- 基干用户态中断的异步内核

项目信息

- repo: https://github.com/Gallium70/rv-n-ext-impl/
- 文档: https://gallium70.github.io/rv-n-ext-impl/

Thanks!