

การจัดองค์การคอมพิวเตอร์

W1.7 Project Overview

31110321 Computer Organization สำหรับนักศึกษาชั้นปีที่ 2 สาขาวิชาวิศวกรรมคอมพิวเตอร์

> ทรงฤทธิ์ กิติศรีวรพันธุ์ songrit@npu.ac.th สาขาวิชาวิศวกรรมคอมพิวเตอร์ มหาวิทยาลัยนครพนม


Lecture plan

- 1.1 Boolean Logic
- 1.2 Boolean Functions Synthesis
- 1.3 Logic Gates
- 1.4 Hardware Description Language
- 1.5 Hardware Simulation
- 1.6 Multi-Bit Buses
- 1.7 Project Overview

Project 1

Given : Nand

• Goal : สร้างเกตต่อไปนี้



Project 1


Given : Nand

• Goal : สร้างเกตต่อไปนี้

Elementary Multi-way 16-bit logic gates variants variants □ Not Not16 □ Or8Way And □ And16 Mux4Way16 o Or n Mux8Way16 □ 0r16 □ Xor □ Mux16 DMux4Way Mux DMux8Way □ DMux ←

Mux

Multiplexor





a	b	sel	out
0	0	0	0
0	1	0	0
1	0	0	1
1	1	0	1
0	0	1	0
0	1	1	1
1	0	1	0
1	1	1	1
	0 0 1 1 0 0	0 0 0 1 1 1 0 0 0 1 1 1 0	0 0 0 1 0 1 1 0 0 1 0 1 1 0 1 1


sel	out		
0	а		
1	b		
ความหมายเดียวกับ			
truth table			

- 2-way multiplexor ใช้ sel เลือกข้อมูลทางใดทางหนึ่ง
- ใช้แพร่หลาย:
 - วงจรดิจิทัล
 - การสื่อสารเครือข่ายคอมพิวเตอร์

สร้างเกตที่โปรแกรมได้ด้วย mux







а	b	sel	out
0	0	0	0
0	1	0	0
1	0	0	0
1	1	0	1
0	0	1	0
0	1	1	1
1	0	1	1
1	1	1	1

When sel==0 the gate acts like an And gate


When sel==1
the gate acts like
an Or gate

```
CHIP AndMuxOr {
    IN a, b, sel;
    OUT out;

PARTS:
    And (a=a, b=b, out=andOut);
    Or (a=a, b=b, out=orOut);
    Mux (a=andOut, b=orOut, sel=sel, out=out);
}
```

Demux

Demultiplexor




in	sel	а	b
0	0	0	0
0	1	0	0
1	0	1	0
1	1	0	1

- ทำตรงข้าม Mux
- เข้า 1 ออก 2

DMux.hdl

```
CHIP DMux {
    IN in, sel;
    OUT a, b;

PARTS:
    // Put your code here:
}
```



- มีข้อจำกัดมีสายเส้นเดียว มีข้อมูล 2 ชุด
- เลือกข้อมูลใดข้อมูลหนึ่ง ในหนึ่งเวลา
- sel ต่อกับสวิจช์ใช้เลือกข้อมูล
- sel = 1 เลือก a , sel = 0 เลือก b

Project 1

Elementary

logic gates

- Not
- And
- o Or
- Xor
- Mux
- DMux

<u>16-bit</u>

variants


- □ Not16
- □ And16 ←
- □ 0r16
- Mux16

Multi-way

variants

- □ Or8Way
- n Mux4Way16
- n Mux8Way16
- DMux4Way
- DMux8Way

And16




```
a = 1 0 1 0 1 0 1 1 0 1 0 1 1 1 0 0
b = 0 0 1 0 1 1 0 1 0 0 1 0 1 0 1 0
out = 0 0 1 0 1 0 0 1 0 0 0 0 0 0 0
```

- ประมวลครั้งละ 16 bit
- (ใช้ multi buses)

```
CHIP And16 {
    IN a[16], b[16];
    OUT out[16];
    PARTS:
    // Put your code here:
}
```

16-bit, 4-way multiplexor

Mux4Way16



Mux4Way16.hdl

```
CHIP Mux4Way16 {
    IN a[16], b[16], c[16], d[16],
        sel[2];
    OUT out[16];


    PARTS:
    // Put your code here:
}
```

sel[1]	sel[0]	out
0	0	а
0	1	b
1	0	С
1	1	d

- คำใบ้
 - ใช้ Mux16 หลายตัว

Demo: Chip building

Xor



Xor.cmp

```
a b out
0 0 0
0 1 1
1 0 1
1 1 0
```

เมื่อรันโปรแกรม Xor.hdl ในไดเร็กทอรี่ที่มีไฟล์ Xor.tst และ Xor.cmp โปรแกรม Hardware Simulator จะทดสอบการ ทำงานให้อัตโนมัติ

Xor.hdl

```
CHIP Xor {
    IN a, b;
    OUT out;

PARTS:
    // Put your code here.
}
```

Xor.tst

```
load Xor.hdl,
output-file Xor.out,
compare-to Xor.cmp,
output-list a b out;
set a 0, set b 0, eval, output;
set a 0, set b 1, eval, output;
set a 1, set b 0, eval, output;
set a 1, set b 1, eval, output;
```