

浙江大学

本科生实验报告



课程名称 计算机体系结构

姓 名 吴同

学 院 计算机科学与技术学院

专 业 计算机科学与技术

学 号 **3170104848**

指导教师 陈文智

浙江大学实验报告

专业： 计算机科学与技术
姓名： 吴同
学号： 3170104848
日期： 2019 年 11 月 27 日
地点： 曹西 301

课程名称： 计算机体系结构 指导老师： 陈文智 电子邮件： wutongcs@zju.edu.cn
实验名称： 支持 31 条指令的流水线 CPU 实验类型： 综合型 同组同学： 徐欣苑

一、 实验目的和要求

1. 实验目的

- 理解 31 条指令的格式和执行效果
- 掌握执行 31 条指令的流水线 CPU 设计
- 掌握执行 31 条指令的流水线 CPU 的程序验证

2. 实验要求

- 设计执行 31 条指令的流水线 CPU 的数据通路和控制器
- 使用程序验证 CPU 并观察程序的执行

二、 实验内容和原理

1. 实验内容

本次实验在原有流水线 CPU 的基础上，增加以下指令。

inst	31...26	25...21	20...16	15...11	10...6	5...0	operation
addu	000000	rs	rt	rd	00000	100001	$\$rd = \$rs + \$rt; PC += 4$
subu		rs	rt	rd	00000	100011	$\$rd = \$rs - \$rt; PC += 4$
xor		rs	rt	rd	00000	100110	$\$rd = \$rs \wedge \$rt; PC += 4$
nor		rs	rt	rd	00000	100111	$\$rd = \sim(\$rs \mid \$rt); PC += 4$
sltu		rs	rt	rd	00000	101010	$\$rd = (\$rs < \$rt) ? 1 : 0; PC += 4$
sll		00000	rt	rd	sa	000000	$\$rd = \$rt << \$sa; PC += 4$
srl		00000	rt	rd	sa	000010	$\$rd = \$rt >> \$sa; PC += 4$
sra		00000	rt	rd	sa	000011	$\$rd = \$rt >>> \$sa; PC += 4$
sllv		rs	rt	rd	00000	000100	$\$rd = \$rs << \$rt; PC += 4$
srlv		rs	rt	rd	00000	000110	$\$rd = \$rs >> \$rt; PC += 4$
srav		rs	rt	rd	00000	000111	$\$rd = \$rs >>> \$rt; PC += 4$
addiu	001001	rs	rt	imm			$\$rt = \$rs + (\text{sign})imm; PC += 4$
xori	001110	rs	rt	imm			$\$rt = \$rs \wedge (\text{zero})imm; PC += 4$
lui	001111	00000	rt	imm			$\$rt = \$imm << 16; PC += 4$
slti	001010	rs	rt	imm			$\$rt = (\$rs < (\text{sign})\$imm) ? 1 : 0; PC += 4$
sltiu	001011	rs	rt	imm			$\$rt = (\$rs < (\text{zero})\$imm) ? 1 : 0; PC += 4$

2. 实验原理

本次实验对数据通路做出微小的修改，以支持 sll、srl、sra 指令。其他指令通过修改控制器的逻辑即可添加。




图 1: 支持 31 条指令的数据通路图

三、 实验过程记录

由于本实验中不对 overflow 进行处理，所以 addu、subu、sltu、addiu 的控制逻辑分别与 add、sub、slt、addi 相同。

xor 和 nor 的控制逻辑与 or 相似，xori 的控制逻辑与 ori 的相似，同时在 ALU 内增加相应的运算单元。

sll、srl、sra 三条移位指令的控制逻辑为：

```

1  R_FUNC_SLL: begin
2      exe_alu_oper = EXE_ALU_SL;
3      exe_a_src = EXE_A_SA;
4      wb_addr_src = WB_ADDR_RD;
5      wb_data_src = WB_DATA_ALU;
6      wb_wen = 1;
7      rt_used = 1;
8  end
9  R_FUNC_SRL: begin
10     exe_alu_oper = EXE_ALU_SR;
11     exe_a_src = EXE_A_SA;
12     wb_addr_src = WB_ADDR_RD;
13     wb_data_src = WB_DATA_ALU;
14     wb_wen = 1;
15     rt_used = 1;
16 end
17 R_FUNC_SRA: begin

```

```
18     exe_alu_oper = EXE_ALU_SR;
19     exe_a_src = EXE_A_SA;
20     wb_addr_src = WB_ADDR_RD;
21     wb_data_src = WB_DATA_ALU;
22     wb_wen = 1;
23     rt_used = 1;
24     sign = 1;
25 end
```

sllv、srlv、srav 三条指令的控制逻辑为：

```
1  R_FUNC_SLLV: begin
2      exe_alu_oper = EXE_ALU_SL;
3      wb_addr_src = WB_ADDR_RD;
4      wb_data_src = WB_DATA_ALU;
5      wb_wen = 1;
6      rs_used = 1;
7      rt_used = 1;
8  end
9  R_FUNC_SRLV: begin
10     exe_alu_oper = EXE_ALU_SR;
11     wb_addr_src = WB_ADDR_RD;
12     wb_data_src = WB_DATA_ALU;
13     wb_wen = 1;
14     rs_used = 1;
15     rt_used = 1;
16 end
17 R_FUNC_SRAV: begin
18     exe_alu_oper = EXE_ALU_SR;
19     sign = 1;
20     wb_addr_src = WB_ADDR_RD;
21     wb_data_src = WB_DATA_ALU;
22     wb_wen = 1;
23     rs_used = 1;
24     rt_used = 1;
25 end
```

lui 指令的控制逻辑为：

```
1  INST_LUI: begin
2      exe_b_src = EXE_B_IMM;
3      exe_alu_oper = EXE_ALU_LUI;
4      wb_addr_src = WB_ADDR_RT;
5      wb_data_src = WB_DATA_ALU;
6      wb_wen = 1;
7  end
```

slti、sltiu 指令的控制逻辑为：

```
1  INST_SLTI: begin
2      exe_alu_oper = EXE_ALU_SLT;
3      wb_addr_src = WB_ADDR_RT;
4      wb_data_src = WB_DATA_ALU;
5      wb_wen = 1;
```

```
6     rs_used = 1;
7     imm_ext = 1;
8     exe_b_src = EXE_B_IMM;
9     sign = 1;
10    end
11    INST_SLTIU: begin
12        exe_alu_oper = EXE_ALU_SLT;
13        wb_addr_src = WB_ADDR_RT;
14        wb_data_src = WB_DATA_ALU;
15        wb_wen = 1;
16        rs_used = 1;
17        imm_ext = 1;
18        exe_b_src = EXE_B_IMM;
19    end
```

四、 实验结果分析

本次实验的测试程序进行了修改，修改后的程序如下：

```
1    lui $1, 0
2    ori $4, $1, 80
3    jal 0x001b
4    addi $5, $0, 4
5    sw $2, ($4)
6    lw $9, 0($4)
7    sub $8, $9, $4
8    addi $5, $0, 3
9    addi $5, $5, -1
10   ori $8, $5, 0xffff
11   xori $8, $8, 0x5555
12   addi $9, $0, -1
13   andi $10, $9, 0xffff
14   or $6, $10, $9
15   xor $8, $10, $9
16   and $7, $10, $6
17   beq $5, $0, 0x0003
18   nop
19   j 0x0008
20   nop
21   addi $5, $0, -1
22   sll $8, $5, 15
23   sll $8, $8, 16
24   sra $8, $8, 16
25   srl $8, $8, 15
26   j 0x0019
27   nopadd $8, $0, $0
28   lw $9, 0($4)
29   add $8, $8, $9
30   addi $5, $5, -1
31   bne $5, $0, 0xffffc
32   addi $4, $4, 4
33   jr $ra
```

s11 \$2, \$8, 0

仿真 1800ns, 即 90 个时钟周期, 结果如下:




图 2: 仿真结果图 (0 ~ 1800ns)




图 3: 仿真结果图 (0 ~ 400ns)




图 4: 仿真结果图 (400 ~ 800ns)




图 5: 仿真结果图 (800 ~ 1200ns)




图 6: 仿真结果图 (1200 ~ 1600ns)




图 7: 仿真结果图 (1600 ~ 1800ns)

仿真验证通过后，将 CPU 与外设进行综合，下载到 SWORD 板中，测试结果符合预期。

五、 讨论与心得

本次实验较为简单，在前序实验的基础上，增加 CPU 支持的指令。本次实验的数据通路只进行了微小的修改，控制器的修改也都是相似的逻辑。在修改 ALU 的过程中，我学会了 Verilog HDL 中的 unsigned 和 signed 类型转换，并学会了算术右移这一运算符。