

# 浙江大学

## 本科生实验报告



课程名称 计算机体系结构

姓 名 吴同

学 院 计算机科学与技术学院

专 业 计算机科学与技术

学 号 **3170104848**

指导教师 陈文智

# 浙江大学实验报告

专业： 计算机科学与技术  
姓名： 吴同  
学号： 3170104848  
日期： 2019 年 12 月 11 日  
地点： 曹西 301

课程名称： 计算机体系结构      指导老师： 陈文智      电子邮件： wutongcs@zju.edu.cn  
实验名称： 支持中断的流水线 CPU      实验类型： 综合型      同组同学： 徐欣苑

## 一、 实验目的和要求

### 1. 实验目的

- 理解 CPU 中断的原理和执行过程
- 理解 CP0 协处理器的功能
- 掌握支持中断的流水线 CPU 的设计方法
- 掌握支持中断的流水线 CPU 的程序验证方法

### 2. 实验要求

- 设计支持中断的流水线 CPU 的数据通路、控制器和 CP0
- 使用程序验证 CPU 并观察程序的执行

## 二、 实验内容和原理

本实验中实现的 CP0 协处理器负责响应和处理中断。CP0 中有两个寄存器，一个作为基寄存器，一个作为程序计数器。当中断信号到达时，协处理器向控制器发出信号，停掉正在进行的译码过程，将 CP0 的基寄存器的地址送入流水线的程序计数器。

本实验实现三条与 CP0 有关的指令：

- mfc0：将普通寄存器的值写入 CP0 的寄存器




图 1: mfc0 指令格式

- mtc0：从 CP0 的寄存器读数据，写入普通寄存器中




图 2: mtc0 指令格式

- **eret**: 跳转到 CP0 的程序计数器存储的地址




图 3: eret 指令格式

增加 CP0 后的数据通路图如下：




图 4: 增加 CP0 后的数据通路图

### 三、实验过程记录

#### 1. 设计 CP0

补全课件所给的框架内的代码：

```

1  always @(posedge clk) begin
2      if (rst)
3          ehbr <= 0;
4      else if (oper == EXE_CP_STORE && addr_w == CP0_EHBR)
5          ehbr <= data_w;
6  end
7
8  always @(posedge clk) begin
9      if (rst || ir || oper == EXE_CP0_ERET)
10         epcr <= 0;
11     else if (oper == EXE_CP_STORE && addr_w == CP0_EPCR)

```

```
12     epcr <= data_w;
13 end
14
15 always @(*) begin
16     jump_en = 0;
17     jump_addr = 0;
18     eret = 0;
19     if (rst) begin
20         jump_en = 1;
21     end
22     else if (ir) begin
23         jump_en = 1;
24         jump_addr = {ehbr[31:2], 2'b00};
25     end
26     else if (oper == EXE_CP0_ERET) begin
27         jump_en = 1;
28         eret = 1;
29         jump_addr = {epcr[31:2], 2'b00};
30     end
31 end
32
33 always @(*) begin
34     case (addr_r)
35         CP0_EPCR: data_r = epcr;
36         CP0_EHBR: data_r = ehbr;
37         default: data_r = 0;
38     endcase
39 end
```

## 2. 修改控制器

三条与 CP0 有关的指令的译码：

```
1  INST_CP0: begin
2      if (inst[25]) begin
3          case (inst[5:0])
4              CP0_CO_ERET: begin
5                  cp_oper = EXE_CP0_ERET;
6              end
7              default: begin
8                  unrecognized = 1;
9              end
10         endcase
11     end
12     else begin
13         case (inst[24:21])
14             CP_FUNC_MF: begin
15                 exe_alu_oper = EXE_ALU_ADD;
16                 exe_a_src = EXE_A_CP0;
17                 exe_b_src = EXE_B_CP0;
18                 wb_addr_src = WB_ADDR_RT;
19                 wb_data_src = WB_DATA_ALU;
20                 wb_wen = 1;

```

```

21         end
22         CP_FUNC_MT: begin
23             cp_oper = EXE_CP_STORE;
24             rt_used = 1;
25         end
26         default: begin
27             unrecognized = 1;
28         end
29     endcase
30 end
31 end

```

### 3. 修改数据通路

IF 阶段修改指令的跳转逻辑：

```

1  always @(posedge clk) begin
2      if (if_rst) begin
3          inst_addr <= 0;
4      end
5      else if (jump_en) begin
6          inst_addr <= jump_addr;
7      end
8      else if (if_en) begin
9          case (pc_src_ctrl)
10             PC_NEXT: inst_addr <= inst_addr_next;
11             PC_JUMP: inst_addr <= {inst_addr_id[31:28],
12                                     inst_data_id[25:0], 2'b0};
13             PC_JR: inst_addr <= data_rs_modified;
14             PC_BEQ: inst_addr <= inst_addr_next_id + {data_imm[29:0],
15                                                         2'b0};
16         endcase
17     end
18 end

```

ID 阶段增加 CP0 的寄存器的通路：

```

1  assign
2      addr2cp0 = addr_rd,
3      data2cp0 = data_rt_modified;
4  assign
5      ret_addr = (pc_src_ctrl == PC_NEXT) ? inst_addr : inst_addr_id;

```

EXE 阶段添加多路选择器的输入：

```

1  always @(*) begin
2      opa_exe = data_rs_exe;
3      opb_exe = data_rt_exe;
4      case (exe_a_src_exe)
5          EXE_A_RS: opa_exe = data_rs_exe;
6          EXE_A_SA: opa_exe = {27'b0, data_imm_exe[10:6]};
7          EXE_A_LINK: opa_exe = inst_addr_next_exe;
8          EXE_A_CP0: opa_exe = cp02data_exe;

```

```

9      endcase
10     case (exe_b_src_exe)
11         EXE_B_RT: opb_exe = data_rt_exe;
12         EXE_B_IMM: opb_exe = data_imm_exe;
13         EXE_B_LINK: opb_exe = 32'h4; // linked address is the next one
              of the delay slot
14         EXE_B_CP0: opb_exe = 32'h0;
15     endcase
16 end

```

#### 四、实验结果分析

本次实验使用的测试程序如下：

```

1      lui $1, 0
2      addiu $1, $1, 0x20
3      mtc0 $1, $3
4      add $2, $0, $0
5      add $3, $0, $0
6      addi $2, $2, 1
7      j 0x14
8      nop
9      mfc0 $4, $2
10     addi $3, $3, 1
11     eret
12     nop

```

完成 CPU 的设计后，修改仿真代码，在适当时候给出中断信号。收到中断前，2 号寄存器的值持续加 1。收到中断信号后，CPU 开始执行中断代码，3 号寄存器的值加 1。

在本实验，如果 CP0 正在处理中断，则不会接收新到达的中断。仿真中对这种情况进行了模拟，实现了预期的效果。




图 5: 仿真结果图 (7500ns)





图 6: 第一次响应中断



将 CPU 与外设综合,下载到 FPGA 开发板中,实验结果符合预期。

本实验实现了简易的 CP0 协处理器。通过这次实验，我对中断的执行有了更加清晰的认识，同时对于操作系统的理解也更加深入。

6