# 实验九报告

## (加法器、加减法器和ALU基本原理与设计)

姓名: \_\_\_蒋仕彪\_\_ 学号: \_\_\_3170102587\_\_ 专业: \_\_\_ 求是科学班(计算机)1701\_\_

课程名称: 逻辑与计算机设计基础实验

实验时间: \_\_\_\_2018-11-12\_\_\_

# 一、实验目的

- □ 掌握一位全加器的工作原理和逻辑功能
- □ 掌握串行进位加法器的工作原理和进位延迟
- □ 掌握减法器的实现原理
- □ 掌握加减法器的设计方法
- □ 掌握ALU基本原理及在CPU中的作用
- □ 掌握ALU的设计方法

# 二、实验内容和原理

## 2.1 实验内容:

- □ 任务 1: 原理图方式设计 4 位加减法器
- □ 任务 2: 实现 4 位 ALU 及应用设计

## 2.2 实验原理:

### 2.2.1 1位全加器


- 三个输入位:数据位 A<sub>i</sub>和 B<sub>i</sub>,低位进位输入 C<sub>i</sub>
- 二个输出位:全加和 S<sub>i</sub>,进位输出 C<sub>i+1</sub>

$A_i$	$B_i$	$C_{i}$	$S_i$	$C_{i+1}$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$S_i = A_i \otimes B_i \otimes C_i$$

$$C_{i+1} = A_i B_i + B_i C_i + C_i A_i$$


#### □ 根据一位全加器的输入输出关系,得到电路图



```
module adder_1bit(
   input wire a, b, ci,
   output wire s, co);
   and m0(c1,a,b);
   and m1(c2,b,ci);
   and m2(c3,a,ci);
   xor m3(s1,a,b);
   xor m4(s,s1,ci);
   or m5(co,c1,c2,c3);
endmodule
```


## 2.2.2 多位串行进位加法器

- 由一位全加器将进位串接构成。
- 低位进位C<sub>0</sub>为0, C<sub>i</sub>为高位进位输出。




## 2.2.3 1位加减法器

- □ 用负数补码加法实现,减数当作负数求补码
- □ 共用加法器
- □ 用"异或"门控制求反,低位进位C₀为1





## 2.2.4 多位串行进位全减器

- □ 用负数补码加法实现,减数当作负数求补码
- □ 共用加法器
- □ 用"异或"门控制求反,低位进位C₀为1



## 2.2.5 4位加减法器






### 2.2.6 8位加减法器代码实现



### 2.2.7 按键去抖动原理

- □ 抖动原因:按键按下或放开时,存在机械震动
- □ 抖动时间一般在10~20ms
- □ 按键去抖动方法:延时,以避开机械抖动



#### 2.2.8 辅助模块: 时钟计数分频器

- □ 抖动原因:按键按下或放开时,存在机械震动
- □ 抖动时间一般在10~20ms
- □ 按键去抖动方法:延时,以避开机械抖动

module clkdiv(input wire clk, output reg[31:0] clkdiv=0);

always @(posedge clk) //clkdiv[0] 第1个L->h, 第2个H->L

begin clkdiv <=clkdiv + 1'b1;end endmodule

# 三、主要仪器设备

- 1. 装有 Xilinx ISE 14.7 的计算机 1台
- 2. SWORD 开发板 1 套

# 四、操作方法与实验步骤

## 4.1 4位加减法器设计

- □ 新建工程
  - 工程名称用MyALU。
  - Top Level Source Type用HDL
- □ 新建源文件
  - 类型是Schematic
  - 文件名称用AddSub1b。
- □ 新建源文件
  - 类型是Schematic
  - 文件名称用AddSub4b
- □ 原理图方式进行设计,调用前面设计的AddSub1b
- □ 进行波形仿真,激励输入至少4组


### 4.2 ALU 设计

- □ 新建源文件
  - 类型是 Verilog 或 Schematic
  - 文件名称用 ALU
- □ 原理图方式进行设计
- □ 进行波形仿真
  - 激励输入至少4组
  - 覆盖4种操作
- □ 新建源文件
  - 类型是 Verilog, 文件名 Top。
  - 右键设为 "Set as Top Module"
- □ 代码输入进行设计
  - 调用 pbdebounce 模块
  - 调用 AddSub4b 模块
  - 调用 pbdebounce、clkdiv 模块
  - 调用 DispNum 模块
  - 调用 CreateNumber 模块

- □ 业务逻辑要求
  - 两个 4 位操作数 A, B
  - 可用两个按键进行自增/减
  - 得到结果 C 和进位 Co
  - 把 A、B、C 和 Co 动态显示
- □ UCF 引脚定义
  - 输入
    - □ 时钟: clk
    - □ 按键控制输入: sw[0]控制 num[3:0], sw[1]控制 num[7:4]
    - □ 按键加/减1控制: sw[2]对应 sw[0], sw[3]对应 sw[1]
    - □ ALU 运算控制: sw2[1:0],00-加,01-减,10-与,11-或
  - 输出
    - $\square$  AN[0]: A num[3:0]
    - $\square$  AN[1]: B num[7:4]
    - $\square$  AN[2]: C C
    - AN[3]: Co Co

# 五、实验结果与分析


## 5.1 4位加减法器设计



□ 以上为AddSub4b原理图的设计


```
₫
                wire Co;
        14
                wire [3:0] S;
  DE
        15
             // Bidirs
        16
  2 | | | | | |
        17
        18
             // Instantiate the UUT
                AddSub4b UUT (
        19
  10
                    .Ctrl (Ctrl),
        20
        21
                    .A(A),
  1
        22
                    .B(B),
        23
                    . Co (Co),
  %
                    .S(S)
        24
  %
        25
                );
             // Initialize Inputs
        26
                initial begin
        27
                    Ctrl = 0;
        28
        29
                    A = 5;
                    B = 2;
        30
                    #100;
        31
                    Ctrl = 1;
        32
                    A = 5;
        33
                    B = 2;
        34
                    #100
        35
        36
                    Ctrl = 0;
                    A = 3;
        37
                    A = 3;
        38
        39
                    #100
                    Ctrl = 1;
        40
                    A = 3;
        41
                    B = 3;
        42
        43
                end
             endmodule
        44
        45
```

□ 以上为AddSub4b的仿真代码



□ 以上为AddSub4b的仿真结果

## 5.2 ALU 设计



□ 以上为ALU原理图设计

```
// Initialize Inputs
26
       initial begin
27
          S=2'b00;
28
29
          A=4'b1010;
          B=4'b0111;
30
31
          #100;
32
33
          S=2'b01;
          A=4'b1101;
34
          B=4'b1010;
35
36
          #100;
37
          S=2'b10;
38
          A=4'b1001;
39
40
          B=4'b0101;
41
42
          #100;
43
          S=2'b11;
          A=4'b1001;
44
          B=4'b0101;
45
46
       end
47
48 endmodule
49
```

□ 以上为ALU仿真代码



#### □ 以上为ALU仿真结果

```
module top(
    input wire clk,
    input wire [3:0]SW,
    input wire [1:0]SW2,
    output wire [3:0]AN,
    output wire [7:0] SEGMENT
    );
   wire [7:0] num;
   wire [1:0] btn_out;
   wire [3:0] C;
   wire Co;
   wire [31:0] clk_div;
   pbdebounce m0(clk_div[17],SW[0],btn_out[0]);
   pbdebounce m1(clk_div[17],SW[1],btn_out[1]);
    clkdiv m2(clk,0,clk div);
    CreateNumber(btn_out, SW[3:2], num[7:0]);
   ALU m5(.A(num[3:0]), .B(num[7:4]), .S(SW2), .C(C), .Co(Co));
   disnum m6( clk,{num[7:0],3'b0,Co,C},4'b0,4'b0,1'b0,AN,SEGMENT );
endmodule
```

#### □ 以上为Top. v代码

```
NET "SW[0]" LOC = AA10 | IOSTANDARD = LVCMOS15;
NET "SW[1]" LOC = AB10 | IOSTANDARD = LVCMOS15;
NET "SW[2]" LOC = AA13 | IOSTANDARD = LVCMOS15;
NET "SW[3]" LOC = AA12 | IOSTANDARD = LVCMOS15;
NET "SW2[0]" LOC = Y13 | IOSTANDARD = LVCMOS15;
NET "SW2[1]" LOC = Y12 | IOSTANDARD = LVCMOS15;
NET "Clk" LOC = AC18 | IOSTANDARD = LVCMOS18;
NET "SEGMENT[0]" LOC = AB22 | IOSTANDARD = LVCMOS33;
```

```
NET "SEGMENT[1]" LOC = AD24 | IOSTANDARD = LVCMOS33;

NET "SEGMENT[2]" LOC = AD23 | IOSTANDARD = LVCMOS33;

NET "SEGMENT[3]" LOC = Y21 | IOSTANDARD = LVCMOS33;

NET "SEGMENT[4]" LOC = W20 | IOSTANDARD = LVCMOS33;

NET "SEGMENT[5]" LOC = AC24 | IOSTANDARD = LVCMOS33;

NET "SEGMENT[6]" LOC = AC23 | IOSTANDARD = LVCMOS33;

NET "SEGMENT[7]" LOC = AA22 | IOSTANDARD = LVCMOS33;

NET "AN[0]" LOC = AD21 | IOSTANDARD = LVCMOS33;

NET "AN[1]" LOC = AC21 | IOSTANDARD = LVCMOS33;


NET "AN[2]" LOC = AB21 | IOSTANDARD = LVCMOS33;


NET "AN[3]" LOC = AC22 | IOSTANDARD = LVCMOS33;
```

#### □ 以上为引脚定义









□ 以上为实际成果展示(+, or, and, -)

# 实验十(锁存器与触发器基本原理) 实验报告

姓名: \_\_蒋仕彪\_\_ 学号: \_\_3170102587\_\_ 专业: \_\_求是科学班(计算机)1701\_\_

课程名称: 逻辑与计算机设计基础实验

实验时间: \_\_\_\_\_2018-11-22

## 一、实验目的

- □ 掌握锁存器与触发器构成的条件和工作原理
- □ 掌握锁存器与触发器的区别
- □ 掌握基本 SR 锁存器、门控 SR 锁存器、D 锁存器、SR 锁存器、D 触发器的基本功能
- □ 掌握基本 SR 锁存器、门控 SR 锁存器、D 锁存器、SR 锁存器存在的时序问题

# 二、实验内容和原理

### 2.1 实验内容

- □ 实现基本SR锁存器,验证功能和存在的时序问题
- □ 实现门控SR锁存器,并验证功能和存在的时序问题
- □ 实现D锁存器,并验证功能和存在的时序问题
- □ 实现SR主从触发器,并验证功能和存在的时序问题
- □ 实现D触发器,并验证功能


#### 2.2 实验原理

#### 2.2.1 锁存器


- □ 构成锁存器的充分条件
  - 能长期保持给定的某个稳定状态
  - 有两个稳定状态: 0、1
  - 在一定条件下能随时改变逻辑状态,即:置1或置0
- □ 最基本的锁存器有: SR锁存器、D锁存器
- □ 锁存器有两个稳定状态,又称双稳态电路

## 2.2.2 SR锁存器

□ 将两个具有2输入端的反向逻辑器件的输出与输入端交叉连起来,另一个输入端作为 外部信息输出端,就构成最简单的SR锁存器。




## 2.2.3 门控 SR 锁存器




### 2.2.4 D锁存器

- □ 基本SR锁存器缺点:存在不确定状态
- 解决方法: 消除不确定状态
- 只需1个数据输入端 D
- 输出端Q等于输入端D
- 采用电平控制 C



CD	QQ	说明
0 ×	QQ	保持
10	01	置0
11	10	置1




### 2.2.5 触发器


- □ D锁存器的缺点:存在空翻现象——如果D锁存器直接用在时序电路中作为状态存储元件,当使能控制信号有效时,会导致该元件内部的状态值随时多次改变,而不是保持所需的原始状态值
- □ 解决方法: 消除空翻现象, 使每次触发仅使锁存器的内部状态仅改变一次
- □ 触发:外部输入使锁存器状态改变的瞬间状态
- □ 触发器: 在锁存器的基础上使每次触发仅使状态改变一次的锁存电路(双稳态)

## 2.2.6 空翻现象


- □ 空翻现象:又称为竞态现象,是数字电路中的一个术语,指在同一个时钟脉冲信号作用区间内,由于时钟脉冲的宽度过大,触发器出现在"0""1"两逻辑信号中多次翻转的现象。它限制了同步RS触发器在实际工作中的正常应用。
- □ 同步RS时钟触发器有空翻现象。空翻是在基本RS触发器的基础上构造时钟触发器时,因导引电路C门和D门功能不完善而造成的一种现象,即在一次时钟来到期间,触发器多次翻转的现象称为空翻,如图所示。这违背了构造时钟触发器的初衷,每来一次时钟,最多允许触发器翻转一次,若多次翻转,电路也会发生状态的差错,因而是不允许的。因为在CP=1期间,时钟对C门和D门的封锁作用消失,数据端R和S端的多次变化就会通过C门和D门到达基本RS触发器的输入端,造成触发器在一次时钟期间的多次翻转。



CRS	QQ	说明
$0 \times \times$	QQ	保持
100	QQ	保持
101	10	置1
110	01	置0
111	11	未定义




### 2.2.7 触发器




常见的触发器有: 主从SR触发器、D触发器、JK触发器、T

#### 2.2.8 SR主从触发器


- □ 由两个钟控S-R锁存器串联构成,第二个锁存器的时钟通过反相器取反
- □ 当C=1时,输入信号进入第一个锁存器(主锁存器)
- □ 当C=0时,第二个锁存器(从锁存器)改变输出
- □ 从输入到输出的通路被不同的时钟信号值(C = 1 和 C = 0)所断开



## 2.2.8 SR主从触发器



异步	控制	上升沿触发						
R	s	C <sub>P</sub>	D	Q	Q			
0	1	×	×	0	1			
1	0	×	×	1	0			
1	1	1	0	0	1			
1	1	1	1	1	0			
		1						



# 三、实验设备与材料

- □ 装有 Xilinx ISE 14.7 的计算机 1 台
- □ SWORD 开发板

1 套

# 四、操作方法与实验步骤

## 4.1 基本SR锁存器

- 新建工程MyLATCHS
- 新建源文件SR\_LATCH. sch
- □ 用原理图方式设计
- 用NAND2实现
- □ 仿真

## 4.2 门控SR锁存器

- 新建源文件CSR\_LATCH. sch
- □ 用原理图方式设计
- 用NAND2实现
- □ 仿真(包含空翻)
- 生成自定义符号的CSR\_LATCH. sym

## 4.3 D锁存器

- 新建源文件 D\_LATCH. sch
- □ 用原理图方式设计
- 用 NAND2 实现
- □ 仿真(包含空翻)

## 4.4 SR主从触发器


- 新建源文件 MS\_FLIPFLOP. sch
- □ 用原理图方式设计
- □ 调用 CSR LATCH 实现
- □ 仿真(包含一次性采样)

## 4.5 D触发器

- 新建源文件 D\_FLIPFLOP. sch
- □ 用原理图方式设计
- □ 调用 NAND3 实现
- □ 仿真

# 五、实验结果与分析


## 5.1 基本SR锁存器



□ 以上为原理图设计


```
module SR_LATCH_SR_LATCH_sch_tb();
// Inputs
  reg S;
  reg R;
// Output
  wire Q;
  wire Qbar;
// Instantiate the UUT
  SR_LATCH UUT (
        .S(S),
        .R(R),
        .Q(Q),
        .Qbar(Qbar)
  );
     initial begin
           S = 1; R = 0; #50;
           S = 1; R = 1; #50;
           S = 0; R = 1; #50;
           S = 1; R = 1; #50;
           S = 0; R = 0; #50;
           S = 1; R = 1; #50;
           S = 1; R = 1; #50;
        end
endmodule
```

#### □ 以上为仿真代码




□ 以上为仿真波形

## 5.2 门控SR锁存器




□ 以上为原理图设计

□ 以上为仿真代码



□ 以上为仿真结果(注意到,C=1后Q进行了多次翻转,发生空翻)

## 5.3 D锁存器



□ 以上为原理图设计

```
initial forever begin
        C=0;
        #50;
        C=1;
        #50;
end
initial forever begin
        D=0;
        #10;
        D=1;
        #10;
end
endmodule
```

□ 以上为仿真代码



□ 以上为仿真结果 (注意到,50~100ns和150ns~200ns发生空翻)

## 5.4 SR 主从触发器

□ 以上为原理图设计

```
initial begin
    S=1;R=0;
    #100;
    S=0;R=0;
    #195;
    S=0;R=1;
    #10;
    S=0;R=0;
    #500;


end
initial forever begin
    C=1; #50;
    C=0; #50;
end
```

□ 以上为仿真代码



□ 以上为仿真结果(300ns处发生了一次性采样,理论上Q不能变成0)


## 4.5 D触发器



□ 以上为原理图设计

```
initial begin
    D = 0; S = 1; R = 0; #100;
    S = 1; R = 1; #300;
    S = 0; R = 1;
end
initial forever begin
    D = 0;
    Cp = 0; #50;
    Cp = 1; #50;
    Cp = 0; #50;
    D = 1;
    Cp = 1; #50;
    Cp = 0; #50;
    Cp = 0; #50;
    cp = 1; #50;
    cp = 1; #50;
    end
endmodule
```

□ 以上为仿真代码



□ 以上为仿真结果

# 实验十一(同步时序电路设计)实验报告

姓名: \_\_ 蒋仕彪\_\_ 学号: \_\_ 3170102587\_\_ 专业: \_\_ 求是科学班(计算机)1701\_\_

课程名称: 逻辑与计算机设计基础实验

实验时间: \_\_\_\_\_2018-11-29\_\_\_\_

# 一、实验目的

- □ 掌握典型同步时序电路的工作原理和设计方法
- □ 掌握时序电路的激励函数、状态图、状态方程的运用
- □ 掌握用Verilog进行有限状态机的设计、调试、仿真
- □ 掌握用FPGA实现时序电路功能

# 二、实验内容和原理

- 2.1 实验内容:
  - □ 任务 1: 原理图方式设计 4 位同步二进制计数器
  - □ 任务 2: 以 Verilog 行为描述方式设计 16 位可逆二进制同步计数器
- 2.2 实验原理:
- 2.2.1 4位二进制计数器状态表

## 4位同步二进制计数器状态表



◎状态变化条件		当前状态(现态) 下一状态(次态)				态)	触发器激励(输入)						
		$Q_{4}$	$Q_{\!\scriptscriptstyle B}$	$Q_{c}$	Q <sub>D</sub>	$Q_A^{n+1}$	$Q_B^{n+1}$	$Q_C^{n+1}$	$Q_D^{n+I}$	D	$D_{\!B}$	D <sub>C</sub>	$D_{\!D}$
€ 计数触发	0	0	0	0	0	1	0	0	0	1	0	0	0
€ 无外部输入	1	1	0	0	0	0	1	0	0	0	1	0	0
	2	0	1	0	0	1	1	0	0	1	1	0	0
◎ 输入激励	3	1	1	0	0	0	0	1	0	0	0	1	0
€ 满足次态	4	0	0	1	0	1	0	1	0	1	0	1	0
的输入要求	5	1	0	1	0	0	1	1	0	0	1	1	0
	6	0	1	1	0	1	1	1	0	1	1	1	0
€ 输入方程	7	1	1	1	0	0	0	0	1	0	0	0	1
◎ 状态分配	8	0	0	0	1	1	0	0	1	1	0	0	1
	9	1	0	0	1	0	1	0	1	0	1	0	1
€ 计数值决定	10	0	1	0	1	1	1	0	1	1	1	0	1
◎ 触发器选择	11	1	1	0	1	0	0	1	1	0	0	1	1
€ D触发器	12	0	0	1	1	1	0	1	1	1	0	1	1
EDEX及裔	13	1	0	1	1	0	1	1	1	0	1	1	1
€ 4个	14	0	1	1	1	1	1	1	1	1	1	1	1
浙江大学系统结构与	15	1	1	1	1	0	0	0	0	0	0	0	0

## 2.2.2 4位二进制同步计数器


		$Q_A$	$Q_B$	$Q_c$	$Q_D$	$D_A$	$D_B$	$D_{C}$	$D_D$
	0	0	0	0	0	1	0	0	0
	1	1	0	0	0	0	1	0	0
	2	0	1	0	0	1	1	0	0
	3	1	1	0	0	0	0	1	0
	4	0	0	1	0	1	0	1	0
	5	1	0	1	0	0	1	1	0
	6	0	1	1	0	1	1	1	0
	7	1	1	1	0	0	0	0	1
	8	0	0	0	1	1	0	0	1
	9	1	0	0	1	0	1	0	1
	10	0	1	0	1	1	1	0	1
	11	1	1	0	1	0	0	1	1
	12	0	0	1	1	1	0	1	1
	13	1	0	1	1	0	1	1	1
	14	0	1	1	1	1	1	1	1
3	15	JL W	<b>4</b> 1	1	1	0	0	0	0
-	1	2							

#### □ 激励函数

$$\begin{aligned} &D_A = Q_A \\ &D_B = \overline{Q_A}Q_B + Q_A\overline{Q_B} = \overline{Q_A} \oplus \overline{Q_B} \\ &D_C = \overline{Q_A}Q_C + \overline{Q_B}Q_C + Q_AQ_B\overline{Q_C} \\ &= \overline{(\overline{Q_A} + \overline{Q_B})} \oplus \overline{Q_C} \\ &D_D = \overline{Q_A}Q_D + \overline{Q_B}Q_D + \overline{Q_C}Q_D + Q_AQ_BQ_C\overline{Q_D} \\ &= \overline{(\overline{Q_A} + \overline{Q_B})} \oplus \overline{Q_C} \end{aligned}$$

#### □ 进位RC的输出函数

$$R_C = \overline{\overline{Q_A} + \overline{Q_B} + \overline{Q_C} + \overline{Q_D}}$$



## 4位同步计数器结构化描述:原语描述



```
module counter_4bit(clk, Qa, Qb, Qc, Qd, Rc);
                  //端口及变量定义
FD
                  FFDA (.C(clk),.D(Da),.Q(Qa)),
                  FFDB (.C(clk),.D(Db),.Q(Qb)),
                                                   也可调用实验九设计的D触发器
                  FFDC (.C(clk),.D(Dc),.Q(Qc)),
                  FFDD (.C(clk),.D(Dd),.Q(Qd));
                                    // define initial value of the D type Flip-Flop
defparam FFDA.INIT = 1'b0;
defparam FFDB.INIT = 1'b0;
defparam FFDC.INIT = 1'b0;
defparam FFDD.INIT = 1'b0;
                                    //4个非门, FD实例没有反向输出端
         GQa (.I(Qa), .O(nQa)),
         GQb (.I(Qb), .O(nQb)),
         GQc (.I(Qc), .O(nQc)),
         GQd (.I(Qd), .O(nQd));
assign Da = nQa;
                                    //赋值描述
XNOR2 ODb (.10(Qa), .11(nQb), .O(Db)),
                                                                //2输入异或非
         ODc (.I0(Nor_nQa_nQb), .I1(nQc), .O(Dc)),
         ODd (.10(Nor_nQa_nQb_nQc), .11(nQd), .O(Dd));
         ORc (.10(nQa), .11(nQb), .12(nQc), .13(nQd), .O(Rc));
NOR4
                                                                //4输入或非门
NOR2
                                                                //2输入或非门
         G1 (.I0(nQa), .I1(nQb), .O(Nor_nQa_nQb));
NOR3
         G2(.10(nQa), .11(nQb), .12(nQc), .O(Nor_nQa_nQb_nQc));
endmodule
```

## 4位同步计数器结构化描述:门级描述



```
行为化结构描述
module counter_4bit(clk, rst, Qa, Qb, Qc, Qd, Rc);
wire Da, Db, Dc, Dd, nQa, nQb, nQc, nQc, Rc;
reg Qa, Qb, Qc, Qd;
                                                                   D_A = Q_A
     assign Da = nQa;
     assign Db = \sim (Qa^nQb);
                                                                   D_R = \overline{Q_A}Q_R + Q_A\overline{Q_R} = Q_A \oplus \overline{Q_R}
     assign Dc = \sim ((\sim (nQa \mid nQb)) \land nQc);
     assign Dd = \sim ((\sim (nQa \mid nQb \mid nQc)) \land nQd);
                                                                   D_C = \overline{Q_A}Q_C + \overline{Q_B}Q_C + Q_AQ_B\overline{Q_C}
     assign Rc = \sim (nQa \mid nQb \mid nQc \mid nQd));
                                                                        =(\overline{Q_A}+\overline{Q_B})\oplus\overline{Q_C}
    always @ (posedge clk)
             if (rst) {Qa,Qb,Qc,Qd} <= 4'b00000;
                                                                   D_D = \overline{Q_A}Q_D + \overline{Q_B}Q_D + \overline{Q_C}Q_D + Q_AQ_BQ_C\overline{Q_D}
              else begin
                   Qa <= Da;
                   Qb <= Db;
                                                                        =(Q_A+Q_B+Q_C)\oplus Q_D
                   Qc <= Dc;
                   Qd \le Dd;
             end
endmodule
```

## 四位同步二进制双向计数器激励方程



- 激励函数与结构化行为描述
  - · 行为描述简单
  - · 结构化有利于学习

S=1时,正向计数,各触发器逻辑表达式同前面 S=0时,反向计数,各触发器逻辑表达式如下式

```
根据理论课自行完成分析过程
module counter_4rev (clk, rst,s, cnt, Rc);
...../端口定义
                                                                                                    D_{B} = \overline{S}(\overline{Q_{A}} \oplus \overline{Q_{B}}) + S(\overline{Q_{A}} \oplus \overline{Q_{B}}) = \overline{S} \oplus \overline{Q_{A}} \oplus \overline{Q_{B}}
wire Da,Db,Dc,Dd,nQa,nQb,nQc,nQc, Rc;
reg Qd, Qc, Qb, Qa;
                                                                                                    D_C = \overline{S}[(\overline{Q_A} \overline{Q_B}) \oplus \overline{Q_C}] + S[(\overline{Q_A} + \overline{Q_B}) \oplus \overline{Q_C}]
        assign Da = ?;
        assign Db = ?;
                                                                                                           = [\overline{SQ_AQ_R} + S(\overline{Q_A} + \overline{Q_R})] \oplus \overline{Q_C}
        assign Dc = ?;
assign Dd = ?;
assign Rc = ?;
                                                                                                          = [\overline{S}(Q_A + Q_B) + S(\overline{Q_A} + \overline{Q_B})] \oplus \overline{Q_C}
                                                                                                   D_D = \overline{S}[(\overline{Q_A} \overline{Q_B} \overline{Q_C}) \oplus \overline{Q_D}] + S[(\overline{Q_A} + \overline{Q_B} + \overline{Q_C}) \oplus \overline{Q_D}]
        assign cnt = {Qd, Qc, Qb, Qa};
      always @ (posedge clk)
if (rst) cnt <= 4'b0000; //同步清零
else {Qd, Qc, Qb, Qa} <=
{Dd,Dc,Db,Da};
                                                                                                          = [\overline{SQ_AQ_RQ_C} + S(\overline{Q_A} + \overline{Q_R} + \overline{Q_C})] \oplus \overline{Q_D}
                                                                                                          = [\overline{S}(Q_A + Q_B + Q_C) + S(\overline{Q_A} + \overline{Q_B} + \overline{Q_C})] \oplus \overline{Q_D}
                                                                                                   R = SQ_AQ_BQ_CQ_D + SQ_AQ_BQ_CQ_D
endmodule
```

## 2.2.3 可逆二进制同步计数器

- □ 可逆二进制同步计数器通过控制端S选择正向或者反向计数
  - S = 1时,正向计数,各触发器逻辑表达式同前面
  - S = 0时,反向计数,各触发器逻辑表达式如下式

$$\begin{split} D_{A} &= \overline{Q_{A}} \\ D_{B} &= \overline{S}(\overline{\overline{Q_{A}} \oplus \overline{Q_{B}}}) + S(\overline{\overline{Q_{A}} \oplus \overline{Q_{B}}}) = \overline{S} \oplus \overline{Q_{A}} \oplus \overline{Q_{B}} \\ D_{C} &= \overline{S}[(\overline{\overline{Q_{A}}Q_{B}}) \oplus \overline{Q_{C}}] + S[(\overline{\overline{Q_{A}} + \overline{Q_{B}}}) \oplus \overline{Q_{C}}] = [\overline{S}\overline{\overline{Q_{A}}Q_{B}} + S(\overline{Q_{A}} + \overline{Q_{B}})] \oplus \overline{Q_{C}} \\ &= [\overline{\overline{S}(Q_{A} + Q_{B}) + S(\overline{Q_{A}} + \overline{Q_{B}})] \oplus \overline{Q_{C}}} \\ D_{D} &= \overline{S}[(\overline{\overline{Q_{A}}Q_{B}Q_{C}}) \oplus \overline{Q_{D}}] + S[(\overline{\overline{Q_{A}} + \overline{Q_{B}} + \overline{Q_{C}}}) \oplus \overline{Q_{D}}] = [\overline{\overline{S}\overline{Q_{A}}Q_{B}Q_{C}} + S(\overline{Q_{A}} + \overline{Q_{B}} + \overline{Q_{C}})] \oplus \overline{Q_{D}} \\ &= [\overline{\overline{S}(Q_{A} + Q_{B} + Q_{C}) + S(\overline{Q_{A}} + \overline{Q_{B}} + \overline{Q_{C}})] \oplus \overline{Q_{D}}} \\ R &= \overline{SQ_{A}Q_{B}Q_{C}Q_{D}} + SQ_{A}Q_{B}Q_{C}Q_{D} \qquad (进位、借位输出) \end{split}$$

□ 可逆二进制4位同步计数器的行为描

```
module counter_4bit_rev(clk, s, cnt, Rc);
input wire clk, s;
output reg [3:0] cnt;
output wire Rc;
Initial begin cnt = 0;
assign Rc = (~s & (~|cnt)) | (s & (&cnt));
always @ (posedge clk) begin
    if (s)
        cnt <= cnt + 1;
    //always 中被赋值的变量 cnt 一定为 reg 量型。
    else
        cnt <= cnt - 1;
end
```

## 32位同步二进制可逆计数器: 行为描述



#### ○ 同步二进制可逆计数器行为描述

#### 洲沙人曾系统结构与系统软件实验室

#### 2.2.4 分频器设计

□ 100MHz 信号通过 50,000,000 次分频后,得到 1Hz 的秒脉冲方波,作为计数器的脉冲输入

```
module counter_1s(clk, clk_1s);
input wire clk;
output reg clk_1s;
reg [31:0] cnt;
always @ (posedge clk) begin
   if (cnt < 50_000_000) begin
      cnt <= cnt + 1;
   end else begin
      cnt <= 0;
      clk_1s <= ~clk_1s;
   end
end
endmodule</pre>
```

## 三、主要仪器设备

- 装有 Xilinx ISE 14.7 的计算机 1台
- SWORD 开发板

1 套

# 四、操作方法与实验步骤

## 4.1 设计4位同步二进制计数器

- □ 新建工程
  - 工程名称用 MyCounter。
  - Top Level Source Type 用 HDL
- □ 新建源文件
  - 类型是 Schematic
  - 文件名称用 Counter4b。
- □ 原理图方式进行设计
- □ 进行波形仿真
- □ 新建源文件,用作时钟
  - 类型是 Verilog
  - 文件名称用 clk 1s
- Verilog 行为描述
- □ 新建源文件
  - 类型是 Verilog
  - 文件名称用 Top。
  - 右键设为 "Set as Top Module"
- □ 输入为 clk (100MHZ) 时钟
- □ 每秒自增 1//根据"分频器设计"程序得到 1s 时钟
- □ 显示在 1 位数码管上//AN0, AN1, AN2, AN3 中选一个 //其他数码管位可以显示 0 或者不显示, 最好不显示
- Rc 显示在 LED 灯上

## 4.2 设计 16 位可逆同步二进制计数器

- □ 新建工程
  - 工程名称用 myRevCounter。
  - Top Level Source Type 用 HDL
- □ 新建源文件
  - 类型是 Verilog
  - 文件名称用 RevCounter。
- □ 结构化描述方式进行设计

- □ 波形仿真(包含正向计数和反向计数)
- □ 新建源文件,设计 100ms 时钟
  - 类型是 Verilog
  - 文件名称用 clk 100ms
- Verilog 行为描述
- □ 新建源文件
  - 类型是 Verilog, 文件名称用 Top。
  - 右键设为 "Set as Top Module"
- □ 输入为 clk (100MHZ) 时钟
- 用 sw[0]控制自增/自减1(每 0.1 秒)
- □ 显示在 4 位数码管上
- Rc 状态用 LED 灯来显示

# 五、实验结果与分析

## 5.2 设计16位可逆同步二进制计数器

```
module RevCounter(
   input wire clk, s,
   output reg[15:0] cnt,
   output wire Rc
);
   assign Rc=(~s & (~|cnt)) | (s & (&cnt));
   initial begin
        cnt = 0;
   end
   always @ (posedge clk) begin
        if (s) cnt <= cnt + 1;
        else cnt <= cnt - 1;
   end
endmodule</pre>
```


□ 以上为 Revcounter 的 verlog 代码

```
module test_counter;

// Inputs
  reg clk;
  reg s;
  // Outputs
  wire [15:0] cnt;
```

```
wire Rc;
    RevCounter uut (
        .clk(clk),
        .s(s),
        .cnt(cnt),
        .Rc(Rc)
    );
    initial begin
        // Initialize Inputs
        clk = 0;
        s = 0;
        initial forever begin
            clk = 0;
            #50;
            clk = 1;
            #50;
        // Add stimulus here
endmodule
```

#### □ 以上为仿真代码



□ 以上为仿真结果

```
module clk_100ms(clk,clk_100ms);
input wire clk;
output reg clk_100ms;
reg [15:0] cnt;
always @(posedge clk)begin
    if(cnt<5_000_000)begin
        cnt <= cnt + 1;
    end else begin
        cnt <= 0;
        clk_100ms <= ~clk_100ms;
    end
end</pre>
```

□ 以上为 clk\_100ms. v 的代码

□ 以上为 top. v 的代码



□ 以上为成果展示