

Plasma Etch OES Virtual Metrology NPU

프로젝트 진행 여부 판단을 위한 팀 회의 핵심 요약

Zybo Z7-20 (Zynq-7020) | INT8 CNN NPU | BOSCH Plasma Etch OES

현재 결론: 조건부 GO

AI/데이터 feasibility, LOLO 검증, multi-seed 안정성, INT8 및 fixed-point golden 까지 완료되었습니다. 남은 핵심 위험은 RTL NPU, AXI, PS-PL 통합과 실제 Zybo 시연입니다.

회의에서 결정할 것

- 이 주제를 3인 팀의 약 2주 프로젝트로 최종 채택할지
- 첫 데모 범위를 "전처리된 INT8 입력 -> NPU -> Etch Depth"로 고정할지
- RTL / SoC-AXI-Vitis / 데이터·시연 통합 역할을 어떻게 나눌지
- Ridge 보다 CNN 이 약간 낮은 정확도라는 사실과 데이터 일반화 한계를 어떻게 발표할지

2026.08.17 팀 회의용

1. 1 페이지 결론 - 이 프로젝트를 진행해도 되는가?

권고안: 진행 권장

현재 단계에서 주제 변경 필요성은 낮습니다. "AI 가 될까?"라는 위험은 대부분 제거되었습니다. 다만 성공 여부는 앞으로의 RTL 구현 완성도와 SoC 통합에 달려 있습니다.

왜 진행할 만한가 - 실제 반도체 Plasma Etch 공정 문제 - OES 기반 Virtual Metrology 라는 명확한 목적 - unseen Lot 을 분리한 LOLO 검증 - Tiny CNN, INT8, fixed-point 까지 통과 - FPGA NPU 로 구현할 계산 규격과 golden 이 이미 있음	남아 있는 핵심 위험 - NPU RTL 자체는 아직 미구현 75 wafer / 8 lot 로 데이터가 작음 - Ridge 가 CNN 보다 정확도는 약간 우수 - 새 fab/장비/recipe 로의 일반화는 검증하지 않음 2 주 내 AXI/Vitis/보드 시연까지 끝내야 함
---	---

현재까지 확보한 핵심 수치

검증 항목	결과	해석
Dataset	75 wafers / 8 lots / 75-75 preprocessing PASS	데이터 파이프라인 정상
Wafer-order baseline	MAE 0.1541 μm	강한 chamber drift 존재
Wafer + OES Ridge	MAE 0.0988 μm	OES 가 추가 정보를 가짐
Residual Tiny CNN	multi-seed MAE 0.1163 $\pm$ 0.0051 μm	작은 CNN 에서도 유효
INT8 PTQ	MAE 0.1232 μm , R^2 0.8056	FP32 성능 유지
Fixed-point	FC2 mismatch 0/75, final diff 0 μm	RTL 용 정수 규격 확보

현재 위치



2. 프로젝트 목적과 최종 시연

2.1 해결하려는 문제

- Plasma Etch 공정 후 실제 식각 깊이를 계측하기 전에, 공정 중 측정한 OES(빛의 파장별 세기)로 Mean Si Etch Depth 를 예측합니다.
- 이런 방식은 실제 계측을 소프트웨어 모델로 보완하는 Virtual Metrology(VM)입니다.
- 공정 자체는 SF6 Etch + C4F8 Passivation 의 BOSCH cycle 입니다. 현재 CNN 입력은 timing 상 SF6 Etch phase 에 대응한다고 추정되는 Gas5-high 구간의 OES 만 사용합니다.

최종 시스템의 실제 예측식

Final Etch Depth = Wafer-order Linear Baseline + OES CNN Residual

2.2 PS-PL 시스템 흐름



- PS(ARM): OES 전처리, 100×128 INT8 입력 생성, wafer-order baseline 계산, NPU 시작/결과 읽기, 최종 μm 값 복원.
- PL(FPGA): Conv1 -> Pool1 -> Conv2 -> Pool2 -> AvgPool -> FC1 -> FC2 의 INT8/INT32 추론 가속.
- NPU 최종 출력은 FC2 INT32 accumulator 1 개이며, PS 가 output scale 을 적용해 residual [μm]로 복원합니다.

2.3 권장 시연 범위

1 차 데모 - 반드시 완성	확장 데모 - 시간 여유 시
PC 에서 미리 만든 100×128 INT8 sample 을 SD 또는 C 배열로 PS 에 제공 -> AXI/BRAM -> NPU -> INT32 결과 -> 최종 Etch Depth 출력. Python golden 과 bit-exact 비교.	Raw OES NetCDF 를 PS 가 직접 읽어 cycle 추출, wavelength pooling, log1p, normalization, INT8 변환까지 수행. 기능 완성도는 높지만 SW 구현량이 큼.

3. 데이터와 전처리 - 무엇을 NPU 입력으로 만드는가?

3.1 원본 데이터

데이터	규모/형태	프로젝트 사용
OES	3648 wavelength channels, wafer 당 약 648 s	플라즈마 spectral-temporal signal
Process	31 variables, 5 Hz	Gas flow, RF, pressure 등
Measurement	wafer 당 9-point Si etch	9 개 측정값 평균을 target 으로 사용

- 총 usable sample: 75 wafers, 8 lots (Lot 1,2,3,4,5,6,7,9).
- Target 범위: 39.5544 ~ 40.8170 μm , 평균 40.2331 μm , 표준편차 약 0.3440 μm .
- OES 와 Process 는 timestamp 기준이 달라 495~505 nm OES 와 Gas5 를 이용해 offset 을 추정했고, wafer 별 약 0.10~0.25 s 범위로 정렬되었습니다.

3.2 확정된 전처리 파이프라인



- 각 Etch phase 의 OES spectrum 을 평균한 뒤 3648 wavelength 를 128 bin 으로 줄입니다.
- 최종 wafer 1 개의 NPU 입력은 $100 \times 128 \times 1 = 12,800$ 개의 INT8 값입니다.
- 75 개 모두 자동 전처리 성공: $X=(75,100,128,1)$, $y=(75,)$, Failed=0.

중요: leakage 방지

같은 Lot 의 wafer 는 chamber drift 를 공유하므로 random split 을 사용하지 않았습니다. LOLO(Leave-One-Lot-Out)로 Lot 전체 를 Test 로 분리하고 normalization 통계도 Training Lots 에서만 계산했습니다.

4. AI 설계 과정 - 왜 최종적으로 Residual CNN 이 되었는가?

4.1 실패를 포함한 설계 흐름

단계	모델/실험	MAE [μm]	핵심 해석
1	Mean baseline	0.2984	비교 기준
2	Wafer-order Linear	0.1541	wafer 순서만으로 강한 drift 포착
3	Direct Tiny CNN	0.2989	평균값 근처로 collapse - 실패
4	OES Ridge	0.2319	OES 자체에 유효 신호 존재 확인
5	Wafer + OES Ridge residual	0.0988	OES 가 wafer-order 외 추가 정보 보유
6	Residual Tiny CNN	0.1034 (단일 실험)	CNN 도 residual 정보 추출 성공
7	Multi-seed Residual CNN	0.1163 평균	초기화 변화에도 안정

4.2 최종 CNN 구조



- Trainable parameters: 5,489 개. FPGA 에 넣기 위해 의도적으로 작은 모델입니다.
- Direct CNN 의 GAP(Global Average Pool) 대신 coarse spatial position 을 남겨 cycle / wavelength 위치 정보를 보존했습니다.
- CNN 은 40.xx μm 전체를 직접 예측하지 않고, wafer-order baseline 의 오차인 residual 을 예측합니다.

핵심 설계 전환
"OES -> 절대 Etch Depth"에서 "Wafer-order baseline + OES residual correction"으로 문제를 재정의한 것이 성능 개선의 핵심입니다.

5. 검증 결과 - 현재 AI/NPU feasibility 는 어디까지 확인했나?

5.1 Lot-wise / Multi-seed 안정성

Seed	LOLO MAE [μm]	Baseline 개선 Lot
Seed 7	0.1171	7/8
Seed 21	0.1131	7/8
Seed 42	0.1247	6/8
Seed 84	0.1144	8/8
Seed 123	0.1121	8/8
평균 $\pm$ std	0.1163 $\pm$ 0.0051	-

- Worst seed 도 MAE 0.1247 μm 로 wafer-order baseline 0.1541 μm 보다 우수했습니다.
- Lot 5 와 Lot 7 은 상대적으로 약한 구간이며, 최종 발표에서 limitation 으로 명시하는 것이 적절합니다.

5.2 INT8 및 fixed-point 결과

모델	MAE [μm]	R ²	비고
FP32 (보수적 seed)	0.1247	0.8020	-
INT8 PTQ	0.1232	0.8056	FP32 대비 -0.0015 μm
Fixed M+Shift	deployment sanity 0.0872	-	최종 FC2 결과 reference 와 동일

- INT8 activation $\times$ INT8 weight -> INT32 accumulator 로 구현 가능함을 확인했습니다.
- Requantization 은 실수 multiplier 대신 정수 M 과 $\gg 24$ shift 로 변환했습니다.
- 확정값: Conv1 M=46222, Conv2 M=139797, FC1 M=224171, 모두 Shift=24.
- 중간 layer 에서 극소수 ± 1 LSB 차이는 있었지만 FC1/FC2 mismatch 는 0, 최종 물리 출력 차이는 0 μm 였습니다.

성능 수치 사용 시 주의

Deployment-set MAE 0.0872 μm 는 75 개 전체로 학습한 최종 배포 모델의 training-set sanity check 입니다. 일반화 성능으로 제시하면 안 되며, 프로젝트 성능은 LOLO INT8 MAE 0.1232 μm 를 기준으로 사용합니다.

6. 반드시 알고 있어야 할 논리적 약점과 발표 방어

6.1 Ridge 가 CNN 보다 더 정확하다

사실

Wafer + OES Ridge MAE = 0.0988 μm 로, Residual CNN multi-seed 평균 0.1163 μm 보다 좋습니다. 따라서 "CNN 이 가장 정확 해서 NPU 로 구현한다"고 주장하면 안 됩니다.

- Ridge 역할: classical ML accuracy reference. 평균 spectrum + cycle slope 256 feature 를 사용합니다.
- CNN 역할: spectral-temporal OES map 을 직접 입력으로 받아 feature 를 학습하는 NPU 구현 대상입니다.
- 프로젝트 목표는 최고 정확도의 predictor 하나를 고르는 것이 아니라, OES CNN inference 를 INT8 NPU 로 구현하는 HW/SW co-design 입니다.

6.2 데이터 규모와 일반화 범위

- 총 75 wafers 지만 chamber state 관점의 독립적인 그룹은 8 lots 입니다. 데이터는 여전히 작습니다.
- 현재 결과는 동일 공개 BOSCH 실험 캠페인 내 unseen-lot feasibility 를 보여주는 것이며, 다른 fab/장비/recipe 에 대한 일반화는 검증하지 않았습니다.
- LOLO 결과를 보면서 모델 구조를 변경했으므로, LOLO 수치는 완전히 untouched external test 가 아니라 feasibility/generalization estimate 로 해석해야 합니다.

6.3 기타 반드시 명시할 사항

항목	현재 사실	주의
Gas mapping	Gas5 $\approx$ SF6, Gas4 $\approx$ C4F8 은 timing 기반 강한 추정	화학종 매핑을 확정 사실처럼 말하지 않기
최종 입력	Gas5-high Etch phase OES 만 사용	C4F8 phase 는 현재 CNN 입력에 미사용
최종 모델	OES-only 가 아니라 wafer-order prior + OES residual	시연 화면에도 wafer order 를 입력으로 표시
AvgPool / rounding	정수 반올림 규칙을 RTL 과 Python 에서 동일하게 해야 함	bit-exact spec 문서화 필요

7. 앞으로의 NPU/SoC 구현 계획과 회의 결정사항

7.1 권장 NPU 구조

- Board: Zybo Z7-20 (Zynq-7020). PS 의 ARM Cortex-A9 와 PL FPGA 를 함께 사용합니다.
- 연산 엔진: Conv 와 FC 가 공유하는 8-MAC Array. 전체 약 1.39M MAC/inference.
- Memory: Activation BRAM A/B Ping-Pong + Weight ROM/BRAM. Weight 총량은 약 5.5 KB 로 작습니다.
- Control: AXI4-Lite register START / STATUS(DONE,BUSY) / RESULT(FC2 INT32). 입력 12.8 KB 는 AXI BRAM Controller 를 통해 BRAM 에 전달하는 구조가 단순합니다.



7.2 Vivado -> Vitis 흐름



- Vivado: npu_core RTL -> Python golden 과 layer 별 bit-exact simulation -> AXI wrapper -> IP 화 -> Zynq PS/BRAM Block Design.
- Vitis: 전처리된 INT8 데이터를 BRAM 에 쓰고 START, DONE polling, RESULT read, output scale 적용, baseline + residual 계산 및 UART/화면 출력.

7.3 3 인 팀 / 약 2 주 기준 역할 제안

담당	주요 작업	초기 완료 기준
A - NPU RTL	Memory layout, 8-MAC, Conv/FC address generation, controller FSM	Conv1 부터 golden match
B - Arithmetic/Verification	Requant, Pool, weight/input .mem 생성, testbench, layer bit-exact 비교	Python ↔ RTL mismatch 0 목표
C - SoC/Software	AXI IP wrapper, Block Design, XSA, Vitis BRAM/START/DONE/RESULT, demo UI	PS-PL end-to-end 동작

7.4 회의에서 최종 합의할 체크리스트

- ☐ 프로젝트 목적을 "OES 기반 Etch Depth residual CNN NPU"로 합의한다.
- ☐ 정확도 최고 모델이 Ridge 라는 사실을 숨기지 않고 CNN 은 NPU 구현 대상으로 정의한다.
- ☐ 1 차 데모는 전처리된 100×128 INT8 입력부터 시작하고 Raw OES PS 전처리는 확장 목표로 둔다.
- ☐ RTL spec 을 현재 fixed golden(M/Shift/rounding/layout)에 맞춰 동결한다.
- ☐ 2 주 내 성공 기준을 "Golden bit-exact RTL + AXI + Zybo end-to-end inference"로 잡는다.
- ☐ N=75 / 8 lots / 동일 캠페인이라는 일반화 한계를 발표 자료에 명시한다.

최종 판단

이 프로젝트는 지금부터 "AI 가능성 검토"가 아니라 "확정된 INT8 CNN 을 실제 Zynq NPU 로 구현하는 단계"입니다. 팀이 RTL/AXI/Vitis 구현을 2 주 안에 감당할 수 있다고 합의하면 진행하는 판단이 합리적입니다.

핵심 산출물: full_dataset_raw.npz / full_dataset_qc.csv / multiseed_summary.csv / deployment_int8_model.npz / fixed_requant_params.npz / rtl_golden_sample0.npz