


HASHSLAYER



STATE-OF-THE-ART
CRACKOWANIA NA FPGA

AUTOR: MATUSZ LEWCZAK

AGENDA

Wstęp do FPGA

FPGA w chmurze

Crackowanie na FPGA




MATEUSZ LEWCZAK
IT SECURITY CONSULTANT @ SECURITUM

SZYBKA TERMINOLOGIA


- Układ == układ realizujący jakąś logikę.
- Hashcore == układ liczący hashe.
- Jednostka hashująca == Wiele jednostek hashujących w jednym układzie.
- Programowanie FPGA == wgrywanie fizycznej konfiguracji FPGA.

CZYM JEST FPGA?




(a)

I/O Block





(b)

LOOK-UP TABLE




FLIP-FLOP'Y



BLOCK RAM


Port A



Port B


not wired

Port A



ZASTOSOWANIE

- Przetwarzanie danych w czasie rzeczywisty.
- Przetwarzanie sygnałów cyfrowych.
- Sztuczna inteligencja (Altera).
- Glue Logic (iPhone 7).
- Automitve.
- Wszędzie...



PROGRAMOWANIE FPGA

„PROGRAMOWANIE” FPGA

VHDL:

```
2 process ({S0,S1},A,B,C,D)
3 begin
4     case {S0,S1}, is
5         when "00" => Y <= A;
6         when "01" => Y <= B;
7         when "10" => Y <= C;
8         when "11" => Y <= D;
9         when others => Y <= A;
10    end case;
11 end process;
```

Verilog:

```
1
2
3 always @({S0,S1}, A, B, C, D)
4     case ({S0,S1})
5         2'b00: Y = A;
6         2'b01: Y = B;
7         2'b10: Y = C;
8         2'b11: Y = D;
9     endcase
10
```

HIGH LEVEL SYNTHESIS

SDAccel™
Environment

FPGA VS CPU VS GPU

FPGA

Bazuje na bramkach i sygnałach

Specjalistyczne układy skrojone pod potrzebę

Niski zegar (100/200 MHz)

Brak jakiegokolwiek narzutu

Bardzo małe zużycie energii (10/20 W)

CPU i GPU


Bazuje na instrukcjach

Ogólne zastosowanie

Wysoki zegar (4/5 GHz)


Narzut softwareowy

Duże zużycie energii (nawet 600W)




PIPELINING


PIPELINING



PIPELINING



$$\text{RESULT} = (\text{DATA IN}) * 3 + 5$$




PIPELINING – ANALOGIA

TY




SYN KOLEZANKI TWOJEJ MAMY






JAK WYGLADA
PRZYKŁADOWA
JEDNOSTKA
HASHUJĄCA?


SHA256 – NOT PIPELINED




SHA256 – PIPELINED




POGLADOWY UKLAD SHA256



WYNIKI






FPGA W CHMURZE – SPECYFIKACJA

SPECYFIKACJA SPRZETOWA


AWS EC2 f1.2xlarge

- Xilinx Virtex UltraScale+ VU9P,
 - 1.2M LUTS,
 - 2.5M FF,
 - 9 MB BRAM,
 - 34 MB ULTRARAM.
- 2x32 GB DDR4 RDIMM (512 bit interface),
- Dedykowany interfejs PCI Express x16.


AWS SHELL



INTERFEJSY PAMIECI W F1 – DOBRE PRAKTYKI




INTERFEJSY PAMIECI W F1 – DOBRE PRAKTYKI



CO MA ZNACZENIE?

- Ilość elementów logicznych.
- Częstotliwość taktowania zegara.
- Ilość i szerokość kanałów DDR4.




FPGA W CHMURZE
- DEVELOPMENT

CZEGO POTRZEBUJEMY?

- Idealnie? Superkomputer lub gotowa instancje C5
- Ubuntu 21.04,
- IDE Vitis 2021.1,
- AWS FPGA SDK.

HOST <-> DEVICE



PRZYKŁADOWY FRAGMENT KODU KERNELA

```
extern "C" void hmacSha1Kernel_1(ap_uint<512> in, ap_uint<512> out) {
#pragma HLS dataflow
[...]
readIn<_burstLength, _channelNumber>(in, textInStrm, textLengthStrm, textNumStrm, keyInStrm);

splitInput<_channelNumber, _burstLength>(textInStrm, textLengthStrm, textNumStrm, keyInStrm,
keyStrm, msgStrm, msgLenStrm, eMsgLenStrm);

hmacSha1Parallel<_channelNumber>(keyStrm, msgStrm, msgLenStrm, eMsgLenStrm, hshStrm, eHshStrm);

mergeResult<_channelNumber, _burstLength>(hshStrm, eHshStrm, outStrm, burstLenStrm);

writeOut<_burstLength, _channelNumber>(outStrm, burstLenStrm, out);
}
```

KOMPILOWANIE KERNELA


1. Synthesis,
2. Optimization,
3. Placement,
4. Routing,
5. Implementation.

DLACZEGO WŁASNIE TAK?

1. Opóźnienia w transmisji.
2. Duże zużycie zasobów.


JAK MOZEMY TESTOWAC?

- Lokalnie
 - Software Emulation,
 - Hardware Emulation.
- Zdalnie
 - Hardware




FPGA W CHMURZE - DEPLOYMENT

AWS SHELL



AMAZON FPGA IMAGE



JAK?

```
$VITIS_DIR/tools/create_vitis_afi.sh \
-xclbin=<input_xilinx_fpga_binary_xclbin_filename>
-o=<output_aws_fpga_binary_awsxclbin_filename_root> \
-s3_bucket=<bckt> -s3_dcp_key=<dcp_dir> -s3_logs_key=<logs_dir>
```

JAK?

```
$VITIS_DIR/tools/create_vitis_afi.sh \
-xclbin=<input_xilinx_fpga_binary_xclbin_filename>
-o=<output_aws_fpga_binary_awsxclbin_filename_root> \
-s3_bucket=<bckt> -s3_dcp_key=<dcp_dir> -s3_logs_key=<logs_dir>

aws ec2 describe-fpga-images --fpga-image-ids <AFI ID>
```

JAK?


```
$VITIS_DIR/tools/create_vitis_afi.sh \
-xclbin=<input_xilinx_fpga_binary_xclbin_filename>
-o=<output_aws_fpga_binary_awsxclbin_filename_root> \
-s3_bucket=<bckt> -s3_dcp_key=<dcp_dir> -s3_logs_key=<logs_dir>
```

```
aws ec2 describe-fpga-images --fpga-image-ids <AFI ID>
```

...


```
"State": {
    "Code": "available"
},
```

...



CRACKOWANIE HASHY NA FPGA

SCHEMAT OGÓLNY LAMANIA HASHY (ATAK SLOWNIKOWY)




UKLAD IDEALNY?

- Konfiguracja „uszyta na miarę”.
- W 100% wykorzystuje pipelining.
- Wykorzystuje maks. 10% zasobów.
- Wielokrotnego użytku.


WYNIKI

4xRTX4090 vs AWS F1 [MH/s]




WYNIKI

4xRTX4090 vs AWS F1 [MHs/Watt]




CO DALEJ?

- Skupić się na trudniejszych hashach.
- Zoptymalizować hashcore.
- Może HDL?
- Zrobić porządek w repo :D



SZCZEGÓLNE
WLASCIWOSCI


DICTIONARY ATTACK




OBEJSCIE PROBLEMU INTERFEJSOW


- Kiedy potrzebujemy dostępu do pamięci?
- Jakie istnieją sposoby ataków na hashe?
- Co nam to daje? Jaki jest profit?

BRUTE-FORCE ATTACK



WIELODOSTEPOWOSC





NIE WSZYSTKO JEST
TAKIE WESOLE

WADY

- Bardzo skomplikowany development.
- Czas kompilowania.
- Konfiguracja musi być „szyta na miarę”.
- Drogie testowanie.



MATEUSZ LEWCZAK
GITHUB: @LEFTARCODE

BIBLIOGRAFIA

- Bai, Yu & Alawad, Mohammed & DeMara, Ronald & Lin, Mingjie. (2015). Optimally Fortifying Logic Reliability through Criticality Ranking. *Electronics*. 4. 150-172. 10.3390/electronics4010150.
- McEvoy, Robert & Crowe, Fionuala & Murphy, Colin & Marnane, William. (2006). Optimisation of the SHA-2 family of hash functions on FPGAs. *Proceedings - IEEE Computer Society Annual Symposium on Emerging VLSI Technologies and Architectures 2006*. 2006. 317-322. 10.1109/ISVLSI.2006.70.
- Układy FPGA – Języki programowania – Politechnika Krakowska
 - <http://mysinski.wieik.pk.edu.pl/MiUP/Układy%20programowane%20czesc%20II%20FPGA.pdf>
 - https://en.wikipedia.org/wiki/Instruction_pipelining