Міністерство освіти і науки України

Національний університет "Львівська політехніка"

Кафедра ЕОМ



Звіт

3 лабораторної роботи №2

3 дисципліни: «Моделювання комп'ютерних систем»

На тему: «Структурний опис цифрового автомата Перевірка роботи автомата за допомогою стенда Elbert V2 – Spartan3A FPGA»

Варіант 2

Виконав: ст. гр. КІ-201

Бовтач О.М

Прийняв:

Козак Н.Б

Львів 2024

Мета роботи:

На базі стенда реалізувати цифровий автомат світлових ефектів згідно заданих вимог.

Етапи роботи:

- 1. Інтерфейс пристрою та функціонал реалізувати згідно отриманого варіанту завдання.
- 2. Логіку переходів реалізувати з використанням мови опису апаратних засобів.
- 3. Логіку формування вихідних сигналів реалізувати з використанням мови опису апаратних засобів.
- 4. Згенерувати символи для описів логіки переходів та логіки формування вихідних сигналів.
- 5. Зінтегрувати всі компоненти логіку переходів логіку формування вихідних сигналів та пам'ять станів в єдину систему. Пам'ять станів реалізувати за допомогою графічних компонентів з бібліотеки.
- 6. Промоделювати роботу окремих частин автомата та автомата вцілому за допомогою симулятора ISim.
- 7. Інтегрувати створений автомат зі стендом додати подільник частоти для вхідного тактовового сигналу призначити фізичні виводи на FPGA.
- 8. Згенерувати файал та перевірити роботу за допомогою стенда Elbert V2 Spartan3A FPGA.
- 9. Підготувати і захистити звіт.

Варіант виконання роботи:

Пристрій повинен реалізувати комбінацій вихідних сигналів згідно таблиці:

| Стан# | LED_0 | LED_1 | LED_2 | LED_3 | LED_4 | LED_5 | LED_6 | LED_7 |
|-------|-------|-------|-------|-------|-------|-------|-------|-------|
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 2 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 |
| 3 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 |
| 4 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 |
| 5 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 |
| 6 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
| 7 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |

Табл. 1.1 Вихідні сигнали для кожного стану..

- Пристрій повинен використовувати тактовий сигнал 12MHz від мікроконтролера і знижувати частоту за допомогою внутрішнього подільника Мікроконтролер є частиною стенда Elbert V2 Spartan3A FPGA. Тактовий сигнал заведено на вхід LOC = P129 FPGA.
- Інтерфейс пристрою повинен мати вхід синхронного скидання (RESET).
- Інтерфейс пристрою повинен мати вхід керування режимом роботи (MODE):
 - Якщо MODE=0 то стан пристрою інкрементується по зростаючому фронту тактового сигналу пам'яті станів (0->1->2->3->4->5->6->7->0...).
 - Якщо MODE=1 то стан пристрою декрементується по зростаючому фронту тактового сигналу пам'яті станів (0->7->6->5->4->3->2->1->0...).
 - Інтерфейс пристрою повинен мати однорозрядний вхід (SPEED):
 - ⊙ Якщо SPEED=0 то автомат працює зі швидкістю, визначеною за замовчуванням.
 - \circ Якщо *SPEED=1* то автомат працює зі швидкістю, <u>В 2 РАЗИ НИЖЧОЮ</u> ніж в режимі (*SPEED= 0*).
- Для керування сигналом MODE використати будь який з 8 DIP перемикачів.
- Для керування сигналами RESET/SPEED використати будь які з PUSH BUTTON кнопок.

Виконання роботи:

1) Логіку переходів реалізувати з використанням мови опису апаратних засобів.

Табл.2.2.1-2.2.3. Логіка переходів для всіх станів автомата.

1)

| MODE | CUR_STATE(2) | CUR_STATE(1) | CUR_STATE(0) | NEXT_STATE(0) |
|------|--------------|--------------|--------------|---------------|
| 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 1 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 1 | 0 |
| 1 | 1 | 1 | 0 | 1 |

| 1 | 1 | 1 | 1 | 1 |
|---|---|---|---|---|
| | | | | 1 |

2)

| MODE | CUR_STATE(2) | CUR_STATE(1) | CUR_STATE(0) | NEXT_STATE(1) |
|------|--------------|--------------|--------------|---------------|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 1 |
| 0 | 0 | 1 | 0 | 1 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 |
| 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 1 | 0 |
| 1 | 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 | 1 |

3)

| MODE | CUR_STATE(2) | CUR_STATE(1) | CUR_STATE(0) | NEXT_STATE(2) |
|------|--------------|--------------|--------------|---------------|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 |
| 1 | 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 0 | 0 |
| 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |

Мінімізовані функції наступних станів автомата:

 $NEXT_STATE(0) = not(CURR_STATE(0))$ after 1 ns;

 $NEXT_STATE(1) = ((not(MODE) \ and \ not(CURR_STATE(1)) \ and \ CURR_STATE(0)) \ or \ (not(MODE) \ and \ CURR_STATE(1)) \ and \ not(CURR_STATE(0))) \ or \ (MODE \ and \ not(CURR_STATE(1)) \ and \ a$

not(CURR_STATE(0))) or (MODE and CURR_STATE(1) and CURR_STATE(0))) after 1 ns;

NEXT_STATE(2) <= ((not(MODE) and CURR_STATE(2) and not(CURR_STATE(1))) or (CURR_STATE(2) and CURR_STATE(1)) and not(CURR_STATE(0))) or (MODE and CURR_STATE(2) and CURR_STATE(0)) or (not(MODE) and not(CURR_STATE(2)) and CURR_STATE(1) and CURR_STATE(0)) or (MODE and not(CURR_STATE(2)) and not(CURR_STATE(1)) and not(CURR_STATE(0)))) after 1 ns;

Рис.2.1. VHDL опис логіки переходів.




Рис.2.2. Граф переходів автомата між станами.

2) Логіку формування вихідних сигналів реалізувати з використанням мови опису апаратних засобів VHDL.

Логічні вирази для вихідних сигналів:

```
OUT BUS(0) = '1';
OUT BUS(1) = IN BUS(2) or IN BUS(1) or IN BUS(0) after 1 ns;
OUT_BUS(2) = IN_BUS(2) or IN_BUS(1) after 1 ns;
OUT_BUS(3) = IN_BUS(2) or (IN_BUS(1)) and IN_BUS(0) after 1 ns;
OUT BUS(4) = IN BUS(2) after 1 ns;
OUT BUS(5) = (IN BUS(2) and IN BUS(0)) or (IN BUS(2) and IN BUS(1)) after
1 ns;
OUT_BUS(6) = IN_BUS(2) and IN_BUS(1) after 1 ns;
```

```
OUT_BUS(7) = IN_BUS(2) and IN_BUS(1) and IN_BUS(0) after 1 ns;
```

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
         Port ( IN_BUS : in std_logic_vector(2 downto 0);
OUT_BUS : out std_logic_vector(7 downto 0)
           end OUTPUT_LOGIC;
          architecture OUTPUT_LOGIC_ARCH of OUTPUT_LOGIC is
14
15
OUT_BUS(0) <= '1';
16
OUT_BUS(1) <= (IN_BUS(2) or IN_BUS(1) or IN_BUS(0)) after 1 ns;
17
OUT_BUS(2) <= (IN_BUS(2) or IN_BUS(1)) after 1 ns;
18
OUT_BUS(3) <= (IN_BUS(2) or (IN_BUS(1)) and IN_BUS(0))) after 1 ns;
19
OUT_BUS(4) <= (IN_BUS(2)) after 1 ns;
20
OUT_BUS(5) <= ((IN_BUS(2)) and IN_BUS(0)) or (IN_BUS(2)) and IN_BUS(1))) after 1 ns;
21
OUT_BUS(6) <= (IN_BUS(2)) and IN_BUS(1)) after 1 ns;
22
OUT_BUS(7) <= (IN_BUS(2)) and IN_BUS(1)) after 1 ns;
23
end OUTFUT_LOGIC_ARCH;
```

Puc.2.4. VHDL onuc вихідних сигналів.

3) Зінтегрувати всі компоненти логіку переходів логіку формування вихідних сигналів та пам ять станів в єдину систему за допомогою ISE WebPACK Schematic Capture. Пам ять станів реалізувати за допомогою графічних компонентів з бібліотеки.




Рис. 2.6. Інтеграція всіх створених компонентів разом з пам'ятю стану автомата.

4) Промоделювати роботу окремих частин автомата та автомата вцілому за допомогою симулятора ISim.



Рис.2.7. Результати симуляції логіки переходів в ІЅіт.





Рис.2.8. Результати симуляції логіки вихідних сигналів в ISim.




Puc.2.9. Peзультати симуляції автомата (MODE = 0, RESET = 0).



Puc.2.10. Peзультати симуляції автомата (MODE = 1, RESET = 0).



Puc.2.11. Peзультати симуляції автомата (MODE = 0, RESET = 1).



Puc.2.12. Peзультати симуляції автомата (MODE = 1, RESET = 1).

Test Bench:


```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.numeric_std.ALL;
LIBRARY UNISIM;
USE UNISIM.Vcomponents.ALL;
ENTITY TOP_SCHEME_TOP_SCHEME_sch_tb IS
END TOP_SCHEME_TOP_SCHEME_sch_tb;
ARCHITECTURE behavioral OF TOP_SCHEME_TOP_SCHEME_sch_tb IS
```

COMPONENT TOP_SCHEME

```
PORT( CLOCK:
                            STD LOGIC;
                     IN
     RESET :
                     IN
                            STD LOGIC;
                            STD_LOGIC;
    SPEED
                    IN
                     OUT
    OUTPUT :
                            STD_LOGIC_VECTOR (7 DOWNTO 0);
                            STD_LOGIC);
     MODE :
                     IN
 END COMPONENT;
 SIGNAL CLOCK
                            STD_LOGIC := '0';
                     STD_LOGIC;
 SIGNAL RESET:
                            STD LOGIC;
 SIGNAL SPEED
 SIGNAL OUTPUT
                            STD_LOGIC_VECTOR (7 DOWNTO 0);
 SIGNAL MODE
                            STD_LOGIC;
BEGIN
       CLOCK <= not CLOCK after 83ns;
 UUT: TOP_SCHEME PORT MAP(
              CLOCK => CLOCK,
              RESET => RESET,
              SPEED => SPEED,
              OUTPUT => OUTPUT,
              MODE => MODE
 );
-- *** Test Bench - User Defined Section ***
 tb: PROCESS
 BEGIN
              MODE <= '1';
              SPEED <= '1';
              RESET <= '1', '0' after 200ms;
              wait until RESET = '0';
              assert OUTPUT = "00000001";
              wait for 348128us;
              assert OUTPUT = "11111111";
              wait for 696255us;
              assert OUTPUT = "01111111";
              wait for 696255us;
              assert OUTPUT = "00111111";
              wait for 696255us;
              assert OUTPUT = "00011111";
              wait for 696255us;
              assert OUTPUT = "00001111";
              wait for 696255us;
              assert OUTPUT = "00000111";
              wait for 696255us;
              assert OUTPUT = "00000011";
              wait for 696255us;
              SPEED <= '0';
              assert OUTPUT = "00000001";
              wait for 174064us;
              assert OUTPUT = "111111111";
              wait for 348128us;
              assert OUTPUT = "01111111";
              wait for 348128us;
              assert OUTPUT = "00111111";
              wait for 348128us;
```

```
assert OUTPUT = "00011111";
               wait for 348128us;
               assert OUTPUT = "00001111";
               wait for 348128us;
               assert OUTPUT = "00000111";
               wait for 348128us;
               assert OUTPUT = "00000011";
               wait for 348128us;
               SPEED <= '1';
               MODE <= '0';
               assert OUTPUT = "00000001";
               wait for 174064us;
               assert OUTPUT = "00000011";
               wait for 696255us;
               assert OUTPUT = "00000111";
               wait for 696255us;
               assert OUTPUT = "00001111";
               wait for 696255us;
               assert OUTPUT = "00011111";
               wait for 696255us;
               assert OUTPUT = "00111111";
               wait for 696255us;
               assert OUTPUT = "01111111";
               wait for 696255us;
               assert OUTPUT = "11111111";
               wait for 696255us;
               SPEED <= '0';
               MODE <= '0';
               assert OUTPUT = "00000001";
               wait for 174064us;
               assert OUTPUT = "00000011";
               wait for 348128us;
               assert OUTPUT = "00000111";
               wait for 348128us;
               assert OUTPUT = "00001111";
               wait for 348128us;
               assert OUTPUT = "00011111";
               wait for 348128us;
               assert OUTPUT = "00111111":
               wait for 348128us;
               assert OUTPUT = "01111111";
               wait for 348128us;
               assert OUTPUT = "11111111";
               wait for 348128us;
 END PROCESS;
-- *** End Test Bench - User Defined Section ***
```

END;



Puc.2.21. Результати виконання Test Bench.

6) Інтегрувати створений автомат зі стендом Elbert V2 – Spartan3A FPGA. Додати подільник частоти для вхідного тактовового сигналу призначити фізичні виводи на FPGA.




Рис.2.21. Автомат світлових сигналів та подільник тактового сигналу.

Рис.2.22. Призначення фізичних входів та виходів.

Висновок:

В ході виконання цієї лабораторної роботи я реалізував на базі стенда Elbert V2 – Spartan3A FPGA цифровий автомат світлових ефектів згідно заданих вимог.