Aufgabe 3 – Timing Analyse (6 Punkte)

Gegeben ist folgende Schaltung und Verzögerungszeiten der FFs und Gatter. Alle FFs sind mit dem selben Clock verbunden (in grau).



FF	t_{pcq}	= 40 ps
	t_{ccq}	= 25 ps
	t_{setup}	= 50 ps
	t_{hold}	= 80 ps
gates	t_{pd-and}	= 30 ps
	t_{cd-and}	= 25 ps
	t_{pd-or}	= 35 ps
	t_{cd-or}	= 30 ps
	t_{pd-not}	= 15 ps
	t_{cd-not}	= 10 ps
	t_{pd-buf}	= 10 ps
	t_{cd-buf}	= 5 ps

Berechne

a) den längsten komb. Pfad (t_{pd}) und

b) den kürzesten komb. Pfad (t_{cd})

der Schaltung und markiere diese in der Schaltung.

c) Ermittle den maximalen Takt mit dem das *Setup Time Constraint* noch eingehalten werden kann. *Hinweis: Einheiten nicht vergessen.*

d) Kann das *Hold Time Constraint* eingehalten werden? Falls nicht ändere die Schaltung mithilfe von Buffern und gib die aktualisierten Minimal-Verzögerungen an.

Füge Buffer so ein, dass die Maximale Verzögerungszeit nicht verändert wird! Es müssen auch andere Pfade berücksichtigt werden; das *Hold Time Constraint* muss auf allen Pfaden eingehalten werden. Achte darauf so wenig Buffer wie möglich einzufügen.

a)



tpd = 35 ps * 3 + 15 ps * 2 = 135 ps

b)



tcd = 25 ps + 10 ps = 35 ps

c) Tc > tpcq + tpd + tsetup = 40 ps + 135 ps + 50 ps = 225 ps = 225 *10^-12 s

fc = 1 / Tc = 4.44 GHz

d) tcd > thold – tccq = 80 ps – 25 ps = 55 ps

Hold Time Constraint verletzt!



tcd1 = 10 ps * 2 + 5 ps * 3 + 25 ps = 60 ps

tcd2 = 25 ps * 2 + 5 ps * 2 = 60 ps

tcd3 = 25 ps + 30 ps + 5 ps = 60 ps

tcd4 = 5 ps * 5 + 10 ps + 25 ps = 60 ps

60 ps > 55 ps

Hold Time Constraint eingehalten.