Relatório 2

Nome: Gabriel Cruz Vaz Santos

Matrícula: 200049038

Turma: C

Questão 1

Introdução

Foi solicitado a criação de uma entidade com 3 entradas diferentes (A, B, Cin) e duas saídas (S e Cout) que implementem um somador completo.

Teoria

A saída S é o XOR (ou exclusivo) das entradas (A XOR B XOR Cin), enquanto a saída Cout é a sequência de AB em paralelo a sequência de ACin e BCin ((A AND B) OR (Cin AND B) OR (B AND Cin))

Códigos

Os códigos foram programados no ambiente de desenvolvimento integrado Visual Studio Code, na linguagem VHDL e compilados pelo software do ModelSim. A figura 1 representa o código para implementação do somador completo e a figura 2 o teste


```
somador_completo.vhd
      library ieee;
     use ieee.std logic 1164.all;
      entity somador completo is
          port(
             A: in std logic;
              B: in std logic;
              Cin: in std logic;
              S: out std logic;
              Cout: out std logic
          );
      end somador completo;
      architecture somador completo arch of somador completo is
          begin
              s <= A xor B xor Cin;
              Cout <= ( A and B ) or ( A and Cin ) or ( B and Cin );
     end somador_completo_arch;
 18
```

```
| Library isee; | use leee.std_logic_l164.alt; | and the process | use leee.std_logic_l164.alt; | architecture somador_completo_tb arch of somador_completo_tb is | component somador_completo_ts | component somador_completo_ts | port | A in std_logic; | A in std_logic; | cin: an std_logic; | court out std_logic; | signal A l: std_logic; | signal 8 l: std_logic; | signal 8 l: std_logic; | signal 8 l: std_logic; | constant time_l: time: = 8 ns; | constant time_l: time: = 8 ns; | constant time_l: time: = 16 ns; | begin | somador_completo port map (A => A_l, B => B_l, Cin => Cin_l, S => open, Cout => open ); | clock0: process | begin | somador_completo_to_taltine_l: | and process clock0: | clock1: process | begin | clock1: process | begin | clock2: process | clock2
```


Compilação

Os códigos acima foram compilados para garantir seu funcionamento, através do compilador do Modelsim. Não apresentam erros de sintaxe;

H somador_completo... ✓ VHDL 0 02/11/2022 04:54:58 ...
H somador_completo_... ✓ VHDL 1 02/11/2022 05:56:33 ...



Simulação



Análise

No instante 0 ns: tanto a saída S tanto Cout são 0, por todas as entradas serem zero:

No instante 4 ns: As entradas A e Cin são 0 enquanto B é 1. Com isso, a saída S vale 1 por se tratar de XORs e a saída Cout é 0, pois apenas uma das entradas é diferente de 0;

No instante 8 ns: As entradas A e B são 0, enquanto Cin é 1. Assim como em 4 ns, a saída S vale 1 e Cout é 0;

No instante 10 ns: As entradas A e Cin são 1, enquanto B é 0. Nesse caso, a saída S vale 0, por se tratar de XOR, enquanto a saída Cout, que possui OR e duas entradas não nulas, vale 1.

Conclusão

Nesse experimento conseguimos com êxito descrever um somador completo igual ao proposto. As simulações se comportaram da maneira esperada e não foram encontrados erros de sintaxe no código.

Questão 2

Introdução

Foi solicitado uma entidade com 2 vetores de entrada: D com 4 bits e S com 2 bits para fazer um multiplicador 4x1.

Teoria

O programa possui apenas uma saída: Y. Os bits do vetor D funcionarão como entradas, enquanto os bits do vetor S funcionarão como os seletores que determinarão quais entradas de dados serão observadas pela saída Y.

Código


Os códigos foram programados no ambiente de desenvolvimento integrado Visual Studio Code, na linguagem VHDL e compilados pelo software do ModelSim. A figura 1 representa o código para implementação do somador completo e as figuras 2, 3 4 representam o teste.

```
multiplexador_tb.vhd
             clock1: process
             end process clock1;
             clock5: process
60
                   wait for time 5;
               end process clock5;
```

Compilação

end multiplexador tb arch;

Os códigos acima foram compilados para garantir seu funcionamento, através do compilador do Modelsim. Não apresentam erros de sintaxe;



Simulação



Análise

Quando S0 e S1 valem zero, a saída só será 1 caso D(0) seja 1. Caso contrário, a saída será sempre zero.

Caso S0 seja igual a 1 e S1 igual a 0, a saída só será 1 caso D(1) seja 1. Caso contrário, a saída será sempre zero.

Caso S0 seja igual a 0 e S1 igual a 1, a saída só será 1 caso D(2) seja 1. Caso contrário, a saída será sempre zero.

E caso S0 e S1 sejam iguais a 1, a saída só será 1 caso D(3) seja igual a 1. Caso contrário, a saída será sempre zero.

Conclusão

Nesse experimento conseguimos com êxito descrever um multiplexador 4 x 1 igual ao proposto. As simulações se comportaram da maneira esperada e não foram encontrados erros de sintaxe no código.