Relatório 3

Nome: Gabriel Cruz Vaz Santos

Matrícula: 200049038

Turma: C

Questão 1

Introdução

Foi solicitado a implementação de uma entidade com 2 vetores de entrada (S com 3 bits e D com 8 bits) e uma saída Y (um bit) que implementem um multiplexador 8 para 1.

Teoria

As entradas do vetor S são as responsáveis por definir a saída (Y), que irá nos levar a algum dos vetores de D como resposta.

Código

Os códigos foram programados no ambiente de desenvolvimento integrado Visual Studio Code, na linguagem VHDL e compilados pelo software do ModelSim. A figura 1 é referente a implementação da entidade e arquitetura do multiplexador, enquanto as demais imagens são do teste.

```
Relatorio3 > 🏮 multiplexador_8x1.vhd
      library ieee;
 1
      use ieee.std logic 1164.all;
      entity multiplexador 8x1 is
          port(
              S: in std logic vector ( 2 downto 0 );
              D: in std logic vector ( 7 downto 0 );
              Y: out std logic
          );
      end multiplexador 8x1;
      architecture multiplexador 8x1 arch of multiplexador 8x1 is
          begin
              Y <= d(0) when s = "000" else
                   d(1) when s = "001" else
                   d(2) when s = "010" else
                   d(3) when s = "011" else
                   d(4) when s = "100" else
                   d(5) when s = "101" else
                   d(6) when s = "110" else
                   d(7) when s = "111";
      end multiplexador 8x1 arch;
```

```
wait for time_3;
end process clock3;
wait for time_6;
end process clock6;
```

Compilação


Os códigos acima foram compilados para garantir seu funcionamento, através do compilador do Modelsim. Não apresentam erros de sintaxe;


```
H multiplexador_8x1_t...  
VHDL 1 02/25/2022 11:48:52 ...
H multiplexador_8x1.v...  
VHDL 0 02/25/2022 11:20:04 ...

# Compile of multiplexador_8x1.vhd was successful.

# Compile of multiplexador_8x1 tb.vhd was successful.
```

Simulação





Análise

Os valores dos vetores de entrada D e S mudam conforme os clocks definidos. Nesse caso, os vetores S são aqueles que definem qual componente do vetor D será a resposta da saída Y.

Notamos que durante até o instante 256 ns, a saída é o vetor d(0), cujo valor varia entre 0 e 1 ao decorrer do tempo (o clock usado para esse vetor foi de 2 ns).

O mesmo acontece conforme os outros vetores vão variando de sinal.

Conclusão

Nesse experimento conseguimos com êxito descrever o multiplexador 8X1. As simulações se comportaram da maneira esperada e não foram encontrados erros de sintaxe no código.

Questão 2

Introdução

Foi solicitado a implementação de uma entidade com uma entrada A de 4 bits e uma saída Y com 16 bits que implementem um decodificador 4x16.

Teoria

As entradas do vetor A são as responsáveis por definir qual dos componentes do vetor Y será diferente de zero.

Código

Os códigos foram programados no ambiente de desenvolvimento integrado Visual Studio Code, na linguagem VHDL e compilados pelo software do ModelSim. As figuras 1, 2 e 3 é referente a implementação da entidade e arquitetura do multiplexador, enquanto as demais imagens são do teste.

```
library ieee;
use ieee.std_logic_1164.all;
          A: in std_logic_vector (3 downto 0);
          Y: out std logic vector (15 downto 0)
               Y(\theta) \le '1' \text{ when "0000"},
               Y(1) \le '1' \text{ when "0001"},
               Y(2) <= '1' when "0010",
'0' when others;
               Y(3) <= '1' when "0011", '0' when others;
               Y(4) \le '1' \text{ when "0100"},
               Y(5) <= '1' when "0101",
'0' when others;
               Y(6) <= '1' when "0110".
```

```
Y(6) <= '1' when "0110",
       Y(7) <= '1' when "0111",
'0' when others;
     Y(8) <= '1' when "1000",
'0' when others;
     Y(9) <= '1' when "1001",
'0' when others;
      Y(10) <= '1' when "1010",
'0' when others;
      Y(11) <= '1' when "1011",
'0' when others;
with A select

Y(12) <= '1' when "1100",

'0' when others;
     Y(13) <= '1' when "1101",
'0' when others;
with A select

Y(14) <= '1' when "1110",


'0' when others;
      Y(15) <= '1' when "1111",
```


Compilação


Os códigos acima foram compilados para garantir seu funcionamento, através do compilador do Modelsim. Não apresentam erros de sintaxe;

```
# Compile of decodificador_4x16.vhd was successful.
# Compile of decodificador_4X16_tb.vhd was successful.
```

Simulação







Análise

Os valores da entrada "A" mudam conforme o clock definido, o que reflete em qual saída do vetor Y será diferente de zero.

Podemos observar na imagem 1 da simulação, o valor do vetor A era "0001", o que fazia com que a saída Y fosse "0000 0000 0000 0010".

Enquanto que no tempo 3.8 ns, no qual o vetor A correpondia a "0011", a saída Y também foi modificada para "0000 0000 1000"

A cada 16 ns o ciclo se repete completamente, com os valores da entrada indo de "0000" até "1111".

Conclusão

Nesse experimento conseguimos com êxito descrever o decodificador 4x16. As simulações se comportaram da maneira esperada e não foram encontrados erros de sintaxe no código.