


FPGA FAST特征提取实现总体框架



$$\text{score} = \max \left(\sum_{x \in S_{\text{bright}}} |I_{p \rightarrow x} - I_p| - t, \sum_{x \in S_{\text{dark}}} |I_p - I_{p \rightarrow x}| - t \right) \quad (1)$$

整个FAST特征提取模块分为FAST候选角点处理和非极大值抑制(NMS)两个部分. 其中FAST候选角点处理包含6个行buffer(ram0~ram5), 一个7x7的patch, 阈值处理模块, score函数和连续性判断模块. 非极大值抑制包含2个行buffer和一个3x3的patch.

阈值处理模块

第一拍计算 $rmc = I_{p \rightarrow x} - I_p$ 和 $cmr = I_p - I_{p \rightarrow x}$, 第二拍计算 $rmct = rmc - t$ 和 $cmr = cmr - t$, 第三拍通过比较 rmc 和 cmr 的正负可以判断连续性条件.

score函数

使用4拍计算16个 rmc 和 cmr 的相加, 第5拍输出结果.

```
1  always @(posedge clk) begin
2      s0d<=resize(unsigned(i0d), s0d'length)+resize(unsigned(i1d), s0d'length);
3      s1d<=resize(unsigned(i2d), s1d'length)+resize(unsigned(i3d), s1d'length);
4      s2d<=resize(unsigned(i4d), s2d'length)+resize(unsigned(i5d), s2d'length);
5      s3d<=resize(unsigned(i6d), s3d'length)+resize(unsigned(i7d), s3d'length);
6      s4d<=resize(unsigned(i8d), s4d'length)+resize(unsigned(i9d), s4d'length);
7      s5d<=resize(unsigned(i10d), s5d'length)+resize(unsigned(i11d), s5d'length);
8      s6d<=resize(unsigned(i12d), s6d'length)+resize(unsigned(i13d), s6d'length);
9      s7d<=resize(unsigned(i14d), s7d'length)+resize(unsigned(i15d), s7d'length);
10
11     ss0d<=resize(unsigned(s0d), ss0d'length)+resize(unsigned(s1d), ss0d'length);
12     ss1d<=resize(unsigned(s2d), ss1d'length)+resize(unsigned(s3d), ss1d'length);
13     ss2d<=resize(unsigned(s4d), ss2d'length)+resize(unsigned(s5d), ss2d'length);
14     ss3d<=resize(unsigned(s6d), ss3d'length)+resize(unsigned(s7d), ss3d'length);
15
16     sss0d<=resize(unsigned(ss0d), sss0d'length)+resize(unsigned(ss1d), sss0d'length);
17     sss1d<=resize(unsigned(ss2d), sss1d'length)+resize(unsigned(ss3d), sss1d'length);
18
19     sum_all_d<=resize(unsigned(sss0d), sum_all_d'length)+resize(unsigned(sss1d), sum_all_
20 end
```

连续性判断

通过查找表判断连续性是否满足.

```

1  if std_match(input_b, "11111111-----") then
2      contig_b<='1';
3  elsif std_match(input_b, "-11111111-----") then
4      contig_b<='1';
5  elsif std_match(input_b, "--11111111-----") then
6      contig_b<='1';
7  elsif std_match(input_b, "---11111111-----") then
8      contig_b<='1';
9  elsif std_match(input_b, "----11111111----") then
10     contig_b<='1';
11  elsif std_match(input_b, "-----11111111--") then
12     contig_b<='1';
13  elsif std_match(input_b, "-----11111111-") then
14     contig_b<='1';
15  elsif std_match(input_b, "-----11111111") then
16     contig_b<='1';
17  elsif std_match(input_b, "1-----11111111") then
18     contig_b<='1';
19  elsif std_match(input_b, "11-----111111") then
20     contig_b<='1';
21  elsif std_match(input_b, "111-----11111") then
22     contig_b<='1';
23  elsif std_match(input_b, "1111-----1111") then
24     contig_b<='1';
25  elsif std_match(input_b, "11111-----1111") then
26     contig_b<='1';
27  elsif std_match(input_b, "111111-----111") then
28     contig_b<='1';
29  elsif std_match(input_b, "1111111-----11") then
30     contig_b<='1';
31  elsif std_match(input_b, "11111111-----1") then
32     contig_b<='1';
33  else
34     contig_b<='0';
35  end if;

```

代码讲解


`cmr0 <= signed("00" & center) - signed("00" & in0);`, 其中 `center`, `in0` 为8bit变量, "00" 在vhdl中表示二进制串, `signed("00" & center)` 表示将`center`与2个bit "00" 进行位拼接, 这里之所以是两个bit而不是8个bit是因为, 在vhdl中16进制的二进制串的为: `x"00"`, 然后将9bit的结果转为有符号数, 需要注意的是, 对于有符号数, 是按照补码进行存储的.

`resize(unsigned(i0b), s0b'length)`, 按照 `s0` 的长度对 `i0b` 进行符号扩展. 这个函数只能针对 `unsigned` 和 `signed` 类型.


bug

当 input_fifo.vhd 中的 address_generator 进程中的 address_write<=to_unsigned(1, 10); 设置 address_write 的初值为1时, 会存在初始状态少输入一个数据的bug. 这里设WA的初始值为1, 可以把多写进去的data_in的初始值0给去掉.

要写入的数据为 18 18 18 19 18 18 17 16 15 15 15 15 , 可以看到, 首先第一个数据写入了ram0的第2个位置, 而在第2拍时, 应该向第三个位置写入的 18 , 仍然写入的是第二个位置, 覆盖了第一拍写入的 18 .



上诉分析有错误, 最终移位寄存器, 会存储到那个18. 但如果address_write的初始值为0的话, 那就是真的丢失了一个数据了.



问题2: 7patch在更新新的一行时,一开始至少需要等待7个clk才能实现后续每一个clk计算一个patch.