
FPGA FAST特征提取实现总体框架



整个FAST特征提取模块分为FAST候选角点处理和非极大值抑制(NMS)两个部分. 其中FAST候选角点处理包含6个行buffer(ram0~ram5), 一个7x7的patch, 阈值处理模块, score函数和连续性判断模块. 非极大值抑制包含2个行buffer和一个3x3的patch.

阈值处理模块

第一拍计算 $rmc=I_{p\to x}-I_p$ 和 $cmr=I_p-I_{p\to x}$,第二拍计算rmct=rmr-t和cmr=cmr-t,第三拍通过比较rmc和cmr的正负可以判断连续性条件.

score函数

使用4拍计算16个rmc和cmr的相加,第5拍输出结果.

```
always @(posedge clk) begin
1
         s0d<=resize(unsigned(i0d), s0d'length)+resize(unsigned(i1d), s0d'length);</pre>
2
         s1d<=resize(unsigned(i2d), s1d'length)+resize(unsigned(i3d), s1d'length);</pre>
3
         s2d<=resize(unsigned(i4d), s2d'length)+resize(unsigned(i5d), s2d'length);</pre>
4
         s3d<=resize(unsigned(i6d), s3d'length)+resize(unsigned(i7d), s3d'length);</pre>
5
         s4d<=resize(unsigned(i8d), s4d'length)+resize(unsigned(i9d), s4d'length);</pre>
6
         s5d<=resize(unsigned(i10d), s5d'length)+resize(unsigned(i11d), s5d'length);</pre>
7
         s6d<=resize(unsigned(i12d), s6d'length)+resize(unsigned(i13d), s6d'length);</pre>
8
         s7d<=resize(unsigned(i14d), s7d'length)+resize(unsigned(i15d), s7d'length);</pre>
9
10
         ss0d<=resize(unsigned(s0d), ss0d'length)+resize(unsigned(s1d), ss0d'length);</pre>
11
         ss1d<=resize(unsigned(s2d), ss1d'length)+resize(unsigned(s3d), ss1d'length);</pre>
12
         ss2d<=resize(unsigned(s4d), ss2d'length)+resize(unsigned(s5d), ss2d'length);</pre>
13
         ss3d<=resize(unsigned(s6d), ss3d'length)+resize(unsigned(s7d), ss3d'length);</pre>
14
15
         sss0d<=resize(unsigned(ss0d), sss0d'length)+resize(unsigned(ss1d), sss0d'length);</pre>
16
         sss1d<=resize(unsigned(ss2d), sss1d'length)+resize(unsigned(ss3d), sss1d'length);</pre>
17
18
         sum_all_d<=resize(unsigned(sss0d), sum_all_d'length)+resize(unsigned(sss1d), sum_all_</pre>
19
    end
20
```

连续性判断

通过查找表判断连续性是否满足.

```
if std_match(input_b, "111111111-----") then
1
         contig_b<='1';</pre>
2
    elsif std_match(input_b, "-1111111111-----") then
3
         contig_b<='1';
4
    elsif std_match(input_b, "--1111111111----") then
5
         contig_b<='1';</pre>
6
    elsif std_match(input_b, "---1111111111----") then
7
         contig_b<='1';
8
    elsif std_match(input_b, "----1111111111---") then
9
         contig_b<='1';</pre>
10
    elsif std_match(input_b, "----111111111--") then
11
         contig_b<='1';</pre>
12
     elsif std_match(input_b, "-----111111111-") then
13
         contig_b<='1';</pre>
14
    elsif std_match(input_b, "-----111111111") then
15
         contig_b<='1';</pre>
16
    elsif std_match(input_b, "1-----11111111") then
17
         contig_b<='1';
18
    elsif std_match(input_b, "11-----1111111") then
19
         contig_b<='1';
20
    elsif std_match(input_b, "111-----111111") then
21
         contig_b<='1';</pre>
22
    elsif std_match(input_b, "1111-----11111") then
23
         contig_b<='1';
24
    elsif std_match(input_b, "11111-----1111") then
25
         contig_b<='1';
26
    elsif std_match(input_b, "111111-----111") then
27
         contig_b<='1';</pre>
28
    elsif std_match(input_b, "1111111-----11") then
29
         contig_b<='1';
30
    elsif std_match(input_b, "11111111-----1") then
31
         contig_b<='1';</pre>
32
33
    else
         contig_b<='0';
34
    end if;
35
```

代码讲解


cmr0 <= signed("00" & center) - signed("00" & in0); ,其中 center , in0 为8bit变量, "00" 在 vhdl中表示二进制串, signed("00" & center) 表示将center与2个bit "00" 进行位拼接,这里之所以是两个bit而不是8个bit是因为,在vhdl中16进制的二进制串的表示为: x"00" ,然后将9bit的结果转为有符号数,需要注意的是,对于有符号数,是按照补码进行存储的.

resize(unsigned(i0b), s0b'length),按照 S0 的长度对 i0b 进行符号扩展. 这个函数只能针对 unsigned 和 signed 类型.


bug

当 input_fifo.vhd 中的address_generator进程中的 address_write<=to_unsigned(1, 10); 设置 address_write的初值为1时, 会存在初始状态少输入一个数据的bug. 这里设WA的初始值为1, 可以把多写进去的data_in的初始值0给去掉.

要写入的数据为 18 18 18 18 18 18 17 16 15 15 15 15 15 ,可以看到,首先第一个数据写入了ram0的第 2个位置,而在第2拍时,应该向第三个位置写入的 18,仍然写入的是第二个位置,覆盖了第一拍写入的 18.



上诉分析有错误, 最终移位寄存器, 会存储到那个18. 但如果address_write的初始值为0的话, 那就是真的丢失了一个数据了.



问题2: 7patch在更新新的一行时, 一开始至少需要等待7个clk才能实现后续每一个clk计算一个patch.