

Disseny i Implementació d'un Sistema SCADA per a la Gestió de Tercer Nivell d'una Micro-xarxa DC Ciber-Física

Guillem Castillo

Arnau Coronado

Escola d'Enginyeria de Barcelona Est (EEBE)

Universitat Politècnica de Catalunya (UPC)

Processament i Gestió Electrònica d'Energia Elèctrica (PGE3)

1 de juny de 2026

Resum

Aquest document presenta el disseny, implementació i validació d'un ecosistema de control jeràrquic per a una micro-xarxa híbrida de corrent continu. El projecte integra una planta física basada en l'ESP32 amb un model de simulació dinàmica en temps real gestionat des d'un centre de control superior (SCADA) desenvolupat en Python. Es detalla la implementació de polítiques de control de tercer nivell per a la gestió del balanç energètic, utilitzant control proporcional per al suport de xarxa elèctrica i *load shedding* intel·ligent per a la preservació de càrregues crítiques. L'arquitectura permet tres nivells de validació: simulació pura, *Hardware-in-the-Loop* (HIL) i operació real. Els resultats demostren la robustesa del filtrat digital per mediana en el firmware i l'estabilitat del bus de tensió de 40V davant de perturbacions intermitents en la generació renovable.

1 Introducció i Objectius

La transició cap a les *Smart Grids* imposa el repte de gestionar fonts de generació distribuïdes i intermitents. En aquest context, la gestió de tercer nivell és vital per optimitzar els fluxos d'energia a gran escala. Aquest projecte té com a objectiu implementar una arquitectura ciber-física capaç de gestionar una micro-xarxa DC híbrida.

Els objectius tecnològics definits són:

- Implementar un simulador físic basat en el mètode d'Euler que modeli el comportament d'un bus de tensió.
- Desenvolupar un firmware per a ESP32 que actui com a capa d'adquisició i actuació de temps real.
- Dissenyar una lògica de control (*The Brain*) que garanteixi el subministrament a la càrrega crítica mitjançant el suport dinàmic de la xarxa i la desconnexió selectiva de consumidors no prioritaris.
- Crear una interfície SCADA que permeti la monitorització i el diagnòstic del sistema en mode híbrid.

2 Arquitectura del Sistema

La micro-xarxa s'ha dissenyat per emular els elements fonamentals d'un sistema elèctric:

1. **Generació:** S'utilitzen dues sortides DAC de l'ESP32 per emular fonts de corrent controlades per tensió (Solar i Xarxa).
2. **Emmagatzematge:** Un condensador electrolític de 4700 μ F actua com a element de filtrat i reserva d'energia, definint la constant de temps del bus.
3. **Consum:** Tres branques LED (Roig, Blau, Verd) controlades mitjançant transistors NPN en configuració d'emissor comú (*low-side switches*), permetent el control del corrent via PWM.

2.1 Interfície de Maquinari i Mapeig de Pins

El microcontrolador ESP32 gestiona la capa física mitjançant el següent mapeig:

- **Entrades ADC (12 bits):** Pin 34 (Voltatge de Bus), Pin 35 (Monitorització FV), Pin 32 (Monitorització Grid). S'utilitzen divisors resistius per adaptar el bus de 0-50V al rang de l'ADC de 0-3.3V.
- **Sortides DAC (8 bits):** Pin 25 (Font FV), Pin 26 (Font Grid).
- **Actuadors PWM (1kHz):** Pins 2, 4 i 5 per a la gestió de les càrregues.

3 Firmware i Processament de Senyal (uControl_0.py)

L'ESP32 executa un bucle a 100Hz amb dues tasques crítiques: el filtratge de soroll i la gestió del protocol de comunicació.

3.1 Robustesa davant el Soroll: El Filtre de Mediana

Donat que les commutacions dels PWM a les càrregues generen un soroll elèctric significatiu en el bus, una mitjana simple seria vulnerable a *spikes*. S'ha implementat un filtratge per mediana d'alt rendiment:

```
1 def read_stable(adc):
2     samples = []
3     for _ in range(15):
4         samples.append(adc.read())
5     samples.sort()
6     return samples[7] # Valor central
```

Aquest mètode elimina els *outliers* sense introduir el retard de fase que produiria un filtre passa-baix analògic o una mitjana mòbil gran.

3.2 Protocol de Comunicació

Es defineix un protocol sèrie basat en caràcters de control ('A' per Solar DAC, 'B' per Grid DAC, 'R', 'L', 'G' per als consums) seguits d'un valor de 8 bits. L'ESP32 retorna una trama amb 9 valors ASCII que representen l'estat complet de la capa física.

4 Capa de Gestió Superior (SCADA)

El sistema de supervisió està dividit en tres mòduls que encapsulen la complexitat del control i la comunicació.

4.1 Abstracció de Hardware (control_esp32.py)

Aquest mòdul implementa la classe ESP32Controller. La innovació clau és la gestió del buffer de recepció. Per evitar el *lag* acumulat (un problema comú en SCADAs sobre Python), el programa buida tot el buffer pendent i només processa l'última línia rebuda:

```
1 if self.ser.in_waiting > 0:
2     raw_data = self.ser.read(self.ser.in_waiting).decode('utf-8', errors='ignore')
3     lines = raw_data.strip().split('\n')
4     # Processa només la darrera línia completa
5     for line in reversed(lines):
6         # Extracció de dades...
```

4.2 El Cervell de Control (brain.py)

És la unitat de decisió de tercer nivell. El mètode `process` rep els inputs del SCADA i les lectures de l'ADC per aplicar la política energètica:

1. **Control Proporcional del Suport de Xarxa:** Per mantenir el bus a 35V-40V, s'activa el Grid si la FV és insuficient:

$$P_{grid_auto} = \max(0, (V_{target} - V_{bus}) \cdot KP_{GRID}) \quad (1)$$

2. **Lògica de Shedding:** Es desconnecta la càrrega verda a 38V i la blava a 36V per assegurar la càrrega vermella (crítica).

3. **Safety Sink:** Si $V_{bus} > 45V$, es força el consum màxim del LED verd per dissipar l'excedent solar i protegir el maquinari.

4.3 Simulador de Física (simulation.py)

En absència de hardware o en mode híbrid, el sistema resol numèricament l'equació diferencial del bus:

$$V_{bus}(t + dt) = V_{bus}(t) + \frac{I_{solar} + I_{grid} - I_{cons} - I_{loss}}{C} \cdot dt \quad (2)$$

S'ha inclòs un terme de pèrdues $I_{loss} = V_{bus}/200$ per simular un comportament asimptòtic més proper a la realitat.

5 Modes d'Operació

El sistema ha estat validat mitjançant tres programes orquestradors diferenciats:

- **Mode Simulació (simulation.py):** Validació de la lògica de control matemàtica pura.
- **Mode Híbrid / HIL (hybrid.py):** Aquest mode tanca el bucle enviant el voltatge simulat al DAC de l'ESP32 i llegint-lo de tornada via ADC. Permet validar l'impacte de la quantificació de 12 bits i els retards de comunicació en l'estabilitat del laç de control.
- **Mode Real (main.py):** L'aplicació final que actua sobre la planta física real llegint el voltatge físic del condensador.

Taula 1: Comparativa tècnica de les capes de validació

Paràmetre	Simulació	Híbrid (HIL)	Real
Font VBus	Model Euler	DAC-ADC Loop	F
Control de Shedding	Software	Software + HW feedback	F
Soroll Elèctric	Ideal (0)	Digital (Quantificació)	C
Latència	Negligible	Sèrie + ADC/DAC	T

6 Anàlisi de Resultats i Validació Tècnica

L'ús d'un fitxer històric d'irradiància (`irradiancia.csv`) ha permès testear el sistema davant de cicles diaris realistes.

6.1 Eficiència del Load Shedding

S'ha validat que quan el sol desapareix i el condensador cau a 38V, la desconnexió de la càrrega verda atura la pendent de descàrrega de forma immediata ($< 100ms$), permetent que el suport de xarxa elèctrica entri en acció sense que el sistema col·lapsi.

6.2 Control Proporcional del Grid

L'ajust del guany $KP_{GRID} = 500.0$ ha demostrat un compromís òptim entre rapidesa i estabilitat. El bus s'estabilitza a 35V-40V amb un error en estat estacionari inferior al 2%, fins i tot amb canvis bruscs de consum manual realitzats des dels sliders de la GUI.

6.3 Seguretat via Safety Sink

En assajos de sobretenió forçada (generació PV màxima sense consum), s'ha observat com el voltatge de bus es limita als 45.2V en el moment que el *Brain* activa la càrrega verda al 100% i el DAC solar a 0, demostrant una protecció de hardware efectiva des del software SCADA.

7 Conclusions

El projecte ha permès dissenyar un sistema de control ciber-físic complet. La modularitat del codi (separació de *Brain*, *GUI* i *Hardware*) ha estat la clau per permetre un desenvolupament asíncron i una validació per etapes.

La complexitat tècnica resolta en aquest projecte inclou la mitigació de soroll elèctric real mitjançant filtratge digital per mediana, la gestió de la latència en comunicacions sèrie i la implementació de polítiques de *load shedding* que emulen el funcionament d'una *Smart Grid* industrial. L'arquitectura és escalable i permetria la substitució de l'ESP32 per un PLC industrial mantenint el mateix nucli de decisió.

[ANNEX: Es recomana incloure el gràfic de Balanç de Potències del mode Hardware Real i la fotografia del muntatge físic amb els divisors de tensió]

Bibliografia

- [1] Robert Piqué, *Control de Micro-xarxes DC*, UPC EEBE, 2026.
- [2] Guia de Referència del Microcontrolador ESP32, Espressif Systems.
- [3] Documentació Oficial de PyQt5 i Pyqtgraph per a Sistemes SCADA.