Entwicklung differenzieller Tastköpfe für den Lehrbetrieb

Bachelorarbeit

zur Erlangung des akademischen Grades

“Bachelor of Science in Engineering”

Studiengang:

Mechatronik, Design & Innovation

MCI | Die Unternehmerische Hochschule®

Betreuende/r:

Thomas Gadner, BSc MSc

Verfasser/-in:

Leo Maier

52315857

Eidesstattliche Erklärung

„Ich, Leo Maier, erkläre hiermit an Eides statt, dass ich die vorliegende Bachelorarbeit selbständig angefertigt habe. Die aus fremden Quellen direkt oder indirekt übernommenen Gedanken sind als solche kenntlich gemacht.

Ich habe nur die erlaubten und dokumentierten Hilfsmittel benutzt und den Einsatz generativer KI-Systeme, wie vom Studiengang gefordert, offengelegt. Ich verantworte die Auswahl, Übernahme und sämtliche Ergebnisse des von mir verwendeten KI-generierten Outputs vollumfänglich selbst.

Die Arbeit wurde bisher weder in gleicher noch in ähnlicher Form einer anderen Prüfungsbehörde vorgelegt und auch noch nicht veröffentlicht. “

Ort, Datum	Unterschrift

Erklärung zur Nutzung von KI-Tools

Ich, Leo Maier, erkläre hiermit, dass ich im Rahmen dieser Abschlussarbeit die KI basierten Tools

- Gemini 3.1 Pro

in begrenztem Umfang verwendet habe.

Die Tools wurden für folgende Zwecke eingesetzt:

- Sprachliche Überarbeitung und Stilverbesserung: Grammatik, Formulierungen, akademischer Ton und Übersetzung
- Strukturierung: Strukturierung von Absätzen für einen klareren Textfluss
- Literaturrecherche: Unterstützung bei der Suche nach geeigneter Literatur; alle zitierten Quellen wurden von mir gelesen und überprüft

Die Interpretation der Ergebnisse und die wissenschaftliche Argumentation stammen ausschließlich von der Autorin / dem Autor selbst. Es wurden keine KI-Tools verwendet, um experimentelle Daten, Abbildungen, Statistiken oder Ergebnisse zu generieren oder zu verfälschen. Von KI erzeugte Inhalte wurden kritisch überprüft, auf ihre Richtigkeit geprüft und überarbeitet. Die Tools wurden nicht als Autoren eingesetzt, und ihre Rolle beschränkt sich auf die oben beschriebene Unterstützung.

Kurzfassung

In der modernen Leistungs- und Hochfrequenzelektronik gewinnen steile Signalflanken und hohe Taktfrequenzen stetig an Bedeutung. Dies ist Insbesondere durch den zunehmenden Einsatz schnell schaltender Halbleiterbauelemente der Fall. Die Erfassung hochfrequenter differenzieller Signale erfordert in der Regel kostenintensive Messtechnik. Ziel dieser Bachelorarbeit war die Entwicklung einer kosteneffizienten, aktiven differenziellen Messspitze mit einem teilungsverhältnis von 150:1 und einer angestrebten Bandbreite von $250\,\mathrm{MHz}$. Die theoretische Auslegung der Eingangsnetgzwerke, Pufferstufen und Ausgangsnetze erfolgte auf Basis analythischer Bauteilbewertungen (Figure of Merit) und wurde durch SPICE-gestützte Simulationen validiert. Anschließend wurde das ausgearbeitete Konzept auf einer impedanzkontrollierten 4-Lagen-leiterplatte realisiert.

Die messtechnische Charakterisierung des Prototyps bestätigt ein gutes statisches Symmetrieverhalten im Gleichspannungs- und unteren Hochfrequenzbereich. Durch einen manuellen Hardware-Abgleich konnte eine Gleichtaktunterdrückung (CMRR) von $54\,\mathrm{dB}$ bis $40\,\mathrm{dB}$ bei einer Frequenz von $10\,\mathrm{MHz}$ erreicht werden. Dieser Wert stimmt mit dem prognostizierten Limit der Simulation überein. Im Frequenzbereich über $50\,\mathrm{MHz}$ limitieren parasitäre LC-Resonanzen die nutzbare $-3\,\mathrm{dB}$-Bandbreite des Gesamtsythems auf etwa $150\,\mathrm{MHz}$. Zudem zeigte sich bei hochfrequenten Messungen mit geringen Eingangsamplituden das physikalische Rauschlimit des 150:1-Spannungsteilers, was den Einsatz von mathematischem Signal-Averaging erforderte. Zusammenfassend liefert die Arbeit einen Proof of Concept und demonstriert, dass in der Hochfrequenztechnik die Kontrolle parasitärer Layout- und Verbindungseffekte ebenso erfolgskritisch ist wie das fundamentale Schaltungsdesign.

Schlagwörter: Aktiver Differenztastkopf, Gleichtaktunterdrückung (CMRR), Hochfrequenztechnik, Leiterplattendesign, Parasitäre Effekte, SPICE-Simulation

Abstract

Measuring high frequency differential signals normally requires expensive measurment equipment. The goal of this bachelor's thesis was to develop a cost-effective, active differential probe with a division ratio of 150:1 and a target bandwidth of $250\,\mathrm{MHz}$. The theoretical design and evaluation of the input networks, buffer stages and output networks was based on component evaluations (Figure of Merit) and SPICE-based simulations. The concept was then implemented on an impedance-controlled 4-layer printed circuit board.

The measurements of the prototype confirm good static symmetry in the DC and lower high-frequency ranges. Through manual hardware adjustment a common-mode rejection ratio (CMRR) of $54\,\mathrm{dB}$ to $40\,\mathrm{dB}$ at a frequency of $10\,\mathrm{MHz}$ was achieved. This value corresponds with the predicted lower limit of the simulation. In the frequency range above $50\,\mathrm{MHz}$, parasitic LC resonances limit the usable $-3\,\mathrm{dB}$-bandwidth of the overall system to approximately $150\,\mathrm{MHz}$. Furthermore, the high-frequency measurements with low input amplitudes revealed the physical noise limit of the system. Therefore a mathematical signal averaging was required.

In summary, this work provides a successful proof of concept. It also demonstrates that in high-frequency engineering, the control of parasitic effects in layout and connections is just as critical to success as the circuit design.

Keywords: Active Differential Probe, Common-Mode Rejection Ratio (CMRR), High-Frequency Engineering, PCB Design, Parasitic Effects, SPICE Simulation

Inhaltsverzeichnis

1 Einleitung **1**

1.1 Motivation 1
1.2 Zielsetzung 1
1.3 Aufbau der Arbeit 1
1.4 Stand der Technik 2

2 Theoretische Grundlagen und Schaltungsbeschreibung **4**

2.1 Übertragungsleitung 4
2.2 Frequenzkompensierter Spannungsteiler 5
2.3 Hochfrequenzverhalten der SMD Bauteile 7
2.4 Architektur zur Differenzsingalverstärkung 8
2.5 Rauscharme Spannungsversorgung 11

3 Auslegung der Schaltung **13**

3.1 Dimensionierung des kaskadierten Eingangsnetzwerkes 13
3.2 Dimensionierung der Versorgungsbeschaltung 15
3.3 Bauteilauswahl 17
3.3.1 Auswahl der aktiven Bauteile 17
3.3.2 Auswahl der Passiven Bauteile 19

4 Simulation und Validierung **21**

4.1 Frequenzgang und Bandbreite (AC-Analyse) 21
4.2 Großsignalverhalten (Transienten-Analyse) 23
4.3 Gleichtaktunterdrückung (Monte-Carlo-Analyse) 24

5 Leiterplattendesign **26**

5.1 Floorplan und Layoutstrategie 26
5.2 Stackup und Impedanzkontrolle 27

6 Testplan und Inbetriebnahme **30**

6.1 Vorbereitende Prüfung 30
6.2 DC-Charakterisierung der Schaltung 30
6.3 Mittelpunkteinstellung und DC-Kalibrierung 31
6.4 Dynamischer Abgleich im Zeitbereich 31
6.5 Methodik der Frequenzbereichanalyse 31

7 Ergebnisse und Diskussion **32**
7.1 Ergebnisse 32
7.1.1 DC-Charakterisierung der Schaltung 32
7.1.2 Mittelpunkteinstellung und DC-Kalibrierung 32
7.1.3 Dynamischer Abgleich im Zeitbereich 32
7.1.4 Frequenzbereichanalyse 37
7.2 Diskussion der Ergebnisse 40
7.2.1 DC-Eigenschaften und Statische Symmetrie 40
7.2.2 Zeitbereichanalyse 40
7.2.3 Amplitudengang 40
7.2.4 Gleichtaktunterdrückung und Messtechnische Hürden 41
7.2.5 Anpassung der Kompensationskapazitäten 42

8 Fazit und Ausblick **43**
8.1 Zusammenfassung und Fazit 43
8.2 Ausblick 44

Literaturverzeichnis **VIII**

Abbildungsverzeichnis **X**

Tabellenverzeichnis **XI**

Symbolverzeichnis **XII**

Abkürzungsverzeichnis **XIII**

1 Einleitung

1.1 Motivation

Die zunehmende Digitalisierung und Miniaturisierung der modernen Elektronik führt zu immer höheren Taktfrequenzen und Datenraten. Um Integrität der Signale bei der Übertragung zu gewährleisten werden heutzutage in der Regel Differentielle Signale verwendet, da Sie deutlich Robuster gegenüber Gleichtaktstörungen sind. Für die Fehlersuche und Analyse solcher Schaltungen im Hochfrequenten Bereich, ist man bei der Verwendung von Oszilloskopen auf aktive, differentielle Tastköpfe angewiesen. Im Gegenteil zu herkömmlichen passiven Messpitzen, welche schon im höheren Megaherz-Bereich folglich ihrer parasitären Effekten an Genauigkeit verlieren, bieten aktive Messpitzen die nötige Eingangsimpedanz und Bandbreite. Ein zentrales Einsatzgebiet solcher aktiven Tastköpfe liegt insbesondere in der modernen Leistungselektronik, wo steile Spannungstransienten und hohe Gleichtaktspannungen auftreten [1] [2].

1.2 Zielsetzung

Aktive Differentielle Messpitzen stellen ein wichtiges Werkzeug in jedem modernen Labor dar. Ein limitierender Faktor der am Markt erhältlichen Geräte ist deren Preis. Markengeräte kosten im Schnitt mehrere hundert bis tausend Euro. Kosteneffiziente Optionen schließen meist den Kompromiss mit schwacher Signalbandbreite oder allgemeiner Störungsanfälligkeit. Ziel ist es ein voll funktionsfähiges, Kostenefizientes Messgerät zu entwickeln und dessen Leistungsfähigkeit Messtechnisch nachzuweisen.

1.3 Aufbau der Arbeit

Um dieses Ziel zu erreichen, ist diese Arbeit in die folgenden Kapitel gegliedert: Kapitel 2 setzt sich mit den theoretischen Grundlagen der Differentialmessung sowie mit dem Hochfrequenzverhalten verschiedenster elektrischer Bauteile auseinander. Ein Verständnis dieser theoretischen Grundlagen ist essenziell, um eine funktionierende Schaltung zu entwerfen. Kapitel 3 befasst sich mit der konkreten Schaltungsauslegung

und der Auswahl der kritischen Bauteile. Kapitel 4 beschäftigt sich mit der computergestützten Simulation zur Validierung des Systems. Kapitel 5 widmet sich dem hardwarenahen Leiterplattendesign (PCB-Design), einschließlich des Lagenaufbaus und der hochfrequenzgerechten Platzierung der Bauteile. In Kapitel 6 wird der systematische Testplan zur sicheren Inbetriebnahme des Prototyps beschrieben. Kapitel 7 präsentiert im Anschluss die finalen Messergebnisse aus dem Labor, bevor die Arbeit in Kapitel 8 mit einer Zusammenfassung der Erkenntnisse und einem Ausblick auf zukünftige Optimierungen abschließt.

1.4 Stand der Technik

Um die Technischen Anforderungen des eigenen Tastkopfs festzulegen wurde im Vorfeld eine Marktrecherche aktueller, kommerziell erhältlicher aktiver Differenzialtastköpfe durchgeführt.
Im professionellen Sektor dominieren etablierte Hersteller wie Tektronix (TDP-Serie) oder Keysight. Diese Systeme bieten erstklassige Spezifikationen, vor allem in Hinsicht auf Bandbreite, Rauschverhalten und Gleichtaktunterdrückung. Der wesentliche Nachteil solcher Systeme liegt jedoch bei den Anschaffungskosten die meist im mittleren vierstelligen Bereich liegen. Weiters setzen die Meisten Hersteller mittlerweile auf Herstellerproprietäre Schnittstellen. Dies beschränkt entweder die Nutzung in einem Labor oder die Auswahl der Systeme in der Anschaffung. Im unterschied zu den bereits genannten Herstellern fokussieren sich Firmen wie Micsig oder Pintek auf ein mittleres Preissegment. Diese Tastköpfe nutzen meist normale BNC Anschlüsse ohne proprietären Kommunikations-Protokollen. Um die Versorgung der Tastköpfe unabhängig vom verwendeten Oszilloskop zu realisieren, wird in dieser Klasse an Geräte meist auf Batteriebetrieb oder auf eine Versorgung mittels externem USB Netzteil gesetzt. Bei höheren Frequenzen verliert das Signal an Integrität und das Rausch wird prominent. Aus den Verglichenen Produkten der Marktrecherche in Tabelle 1.1 wurden daher folgende Schlüsselparameter für das eigene Design erarbeitet:

- **Bandbreite:** $> 250\,\mathrm{MHz}$ (um auch schnelle Schaltflanken moderner Halbleiter verzerrungsfrei abzubilden).
- **Teilungsverhältnis:** 150:1 (abgeleitet aus der Anforderung, Spannungen bis zu $150\,\mathrm{V}$ sicher messen zu können).
- **Eingangsimpedanz:** Hochohmig ($1\,\mathrm{M\Omega} \parallel 3{,}5\,\mathrm{pF}$) um die Schaltung unter Test nicht zu belasten.
- **Schnittstelle:** Standard-BNC mit separater, rauscharmer LDO-Spannungsversorgung für universelle Kompatibilität.

Tabelle 1.1: Übersicht gängiger differenzieller Tastköpfe am Markt und deren Spezifikationen

Modell	**Hersteller**	**Bandbreite**	**Teiler**	**Max. Spannung**	**Impedanz**	**Schnittstelle**
TDP0500 [3]	Tektronix	$500\,\mathrm{MHz}$	1:1, 10:1	$42\,\mathrm{V}$	$1\,\mathrm{M\Omega} \parallel 1\,\mathrm{pF}$	TekVPI
SAP2500D [4]	Siglent	$2{,}5\,\mathrm{GHz}$	10:1	$20\,\mathrm{V}$	$200\,\mathrm{k\Omega} \parallel 1\,\mathrm{pF}$	SAPBus
ZD200 [5]	Teledyne LeCroy	$200\,\mathrm{MHz}$	10:1	$20\,\mathrm{V}$	$1\,\mathrm{M\Omega} \parallel 3{,}5\,\mathrm{pF}$	ProBus
MDP1505 [6]	Micsig	$500\,\mathrm{MHz}$	50:1, 500:1	$1500\,\mathrm{V}$	$16\,\mathrm{M\Omega} \parallel 0{,}5\,\mathrm{pF}$	BNC (USB-C)
DP0011A [7]	Keysight	$500\,\mathrm{MHz}$	17:1, 85:1	$42\,\mathrm{V}$	$1{,}7\,\mathrm{M\Omega} \parallel 1{,}5\,\mathrm{pF}$	AutoProbe
N2818A [8]	Keysight	$200\,\mathrm{MHz}$	10:1	$20\,\mathrm{V}$	$1\,\mathrm{M\Omega} \parallel 3{,}5\,\mathrm{pF}$	AutoProbe
THDP0200 [9]	Tektronix	$200\,\mathrm{MHz}$	50:1, 500:1	$1500\,\mathrm{V}$	$10\,\mathrm{M\Omega} \parallel 2\,\mathrm{pF}$	TekVPI
RT-ZD02 [10]	Rohde & Schwarz	$200\,\mathrm{MHz}$	10:1	$20\,\mathrm{V}$	$1\,\mathrm{M\Omega} \parallel 3{,}5\,\mathrm{pF}$	R&S Interface
DP0012A [11]	Keysight	$1\,\mathrm{GHz}$	17:1, 85:1	$42\,\mathrm{V}$	$1{,}7\,\mathrm{M\Omega} \parallel 1{,}5\,\mathrm{pF}$	AutoProbe
AD2201 [12]	Pico Technology	$200\,\mathrm{MHz}$	10:1	$20\,\mathrm{V}$	$1\,\mathrm{M\Omega} \parallel 7\,\mathrm{pF}$	BNC (USB)

2 Theoretische Grundlagen und Schaltungsbeschreibung

Die Erfassung hochfrequenter Signale, stellt in dieser Arbeit und auch in der modernen Messtechnik eine der größten Herausforderungen dar. Bei jener Art von Signalen spielt bei der Messung jeder kleinste Effekt eine Rolle. Parasitäre Kapazitäten oder Induktivitäten passiver Bauelemente, sowie auch physikalische Grenzen integrierter Schaltungen können in einer Schaltung zu maßgeblicher Verfälschung des zu messenden Signals führen. Aus diesem Grund ist eine detaillierte Literaturrecherche grundlegend um banale Fehler vorzubeugen und eventuelle physikalische Störungseffekte schon im Designprozess ausschließen zu können.

2.1 Übertragungsleitung

In der klassischen Gleichstromtechnik wird eine elektrische Verbindung als idealer Leiter betrachtet, durch welchen Signale ohne Verluste oder Verzerrung Übertragen werden können. In der Hochfrequenztechnik verliert diese Annahme jedoch ihre Gültigkeit. Sobald die physikalische Länge einer Leitung, relativ zur Wellenlänge der höchsten Frequenzkomponente signifikant wird, muss jene Verbindung als Übertragungsleitung modelliert werden. Vor allem bei steilflankigen Signalen ist diese Differenzierung notwendig da die gemäß der Fourier-Analyse ein breites Spektrum von hochfrequenten Harmonischen Signalen aufweisen.
Folglich können bei solchen Signalen Leitungseffekte bereits bei Distanzen von wenigen Zentimetern auftreten.
Um dieses Verhalten Mathematisch zu beschreiben, wird die Leitung durch eine Serieninduktivität (L') und eine Parallelkapazität (C') modelliert (siehe Abbildung 2.1). Für eine verlustfreie Übertragungsleitung ergibt sich daraus der reelle Wellenwiderstand Z_0:

$$Z_0 = \sqrt{\frac{L'}{C'}} \tag{2.1}$$




Abbildung 2.1: Ersatzschaltbild einer Übertragungsleitung mit verteilter Serieninduktivität (L') und Parallelkapazität (C') [13].

Sobald sich ein Signal als elektromagnetische Welle in einem Leiter fortbewegt, reagiert es sensibel auf jegliche Änderungen des Wellenwiderstands entlang des Leiters. Trifft die Signalwelle auf eine fehlangepasste Last (die Lastimpedanz Z_L entspricht folglich nicht dem Wellenwiderstand Z_0), wird ein Teil der Signalwelle in Richtung ihere Quelle reflektiert. In der Hochfrequenztechnik wird dieses Maß der Reflexion durch den Reflexionsfaktor Γ beschrieben:

$$\Gamma = \frac{Z_L - Z_0}{Z_L + Z_0} \tag{2.2}$$

Ein idealer Abschluss mit der exakten Wellenimpedanz ($Z_L = Z_0$) führt demnach zu einem Reflexionsfaktor von $\Gamma = 0$. Dies garantiert eine nahezu reflexionsfreie und formtreue Signalübertragung [14] [15] [13].

2.2 Frequenzkompensierter Spannungsteiler

Die primäre Aufgabe einer Oszilloskopmesspitze ist es die zu messende Schaltung elektrisch gesehen so wenig wie möglich zu belasten und das zu verarbeitende Signal auf eine geeignete Spannung zu senken. Dies Erfordert am Messeingang Hochohmige Widerstände. Ein solcher hochohmiger rein resistiver Spannungsteiler trifft bei hohen Frequenzen auf seine physikalischen Grenzen. Die parasitäre Kapazität der Widerstände übernimmt und das Teileungsverhältnis des Spannungsteilers wird verfälscht.
Durch das gezielte Parallelschalten von Kompensations-Kapazitäten entsteht ein zweispaltiges Übertragungsverhalten (siehe Abbildung 2.2). Die komplexe Übertragungsfunktion des Spannungsteilers $\underline{H}(j\omega)$ (siehe Gleichung 2.4) ergibt sich aus dem Span-

nungsteiler der beiden komplexen Impedanzen Z_1 und Z_2, wlche sich jeweils aus einer parallel geschalteten Kapazität und einem Widerstand zusammensetzen:

$$Z_1 = \frac{R_1}{1 + j\omega R_1 C_1}, \quad Z_2 = \frac{R_2}{1 + j\omega R_2 C_2} \tag{2.3}$$




Abbildung 2.2: Prinzipschaltbild eines frequenzkompensierten Spannungsteilers [16].

Setzt man diese Impedanz in die allgemeine Spannungsteilerregle ein, erhällt man die Übertragungsfunktion des kompensierten Spannungsteilers:

$$\underline{H}(j\omega) = \frac{U_{out}}{U_{in}} = \frac{Z_2}{Z_1 + Z_2} = \frac{R_2}{R_1 + R_2} \cdot \frac{1 + j\omega R_1 C_1}{1 + j\omega (R_1 \parallel R_2)(C_1 + C_2)} \tag{2.4}$$

Bei Gleichstrom ($\omega = 0$) dominiert der ohmsche Pfad ($R_2/(R_1 + R_2)$), während bei sehr hohen Frequenzen die Reaktanz der Kondesatoren sinkt und das kapazitive Teilungsverhältnis ($C_1/(C_1 + C_2)$) dominierend wird.
Für eine stabile Übertragung (Amplitude und Phase) über das gesammte Frequenzspektrum, muss der Pol und die Nullstelle der Übertragungsfunktion mathematisch gleichen. Dieser ideale Zustand ist dann erreicht, wenn die Zeitkonstanten τ beider Teilerzweige identisch sind, wie in Gleichung (2.5) beschrieben.

$$R_1 C_1 = R_2 C_2 \tag{2.5}$$

Verfehlt das Design diese Gleichgewichtsbedingung, wird dies direkt im Zeitbereich durch Verzerrung sichtbar. Eine Unterkompensation Rundet das Signal ab während eine Überkompensation zu Überschwingen führt [16].

2.3 Hochfrequenzverhalten der SMD Bauteile

Die Theorie eins unkompensierten idealen Spannungsteiler trifft in der Praxis auf das reale Hochfrequenzverhalten der verwendeten SMD Bauteile. Für eine präzise Modellierung eines SMD-Widerstands im mehrstelligen Megaherz-Bereich müssen zwingend die parasitäre Parallelkapazität (C_P) und eine äquivalente Sereieninduktivität (ESL) in das Model mit einbezogen werden (siehe Abbildung 2.3). Die komplexe Impedanz Z_{SMD} dieses realen Bauteils lässt sich demnach wie folgt beshcreiben:

$$Z_{SMD}(j\omega) = j\omega L_{ESL} + \frac{R}{1 + j\omega R C_p} \tag{2.6}$$




Abbildung 2.3: Hochfrequenzersatzschaltbild eines SMD-Widerstands mit parasitärer Parallelkapazität (C_P) und Serieninduktivität (L_{ESL}).

Diese parasitären Werte resultieren aus physikalischen Limitierungen und der bestimmten Bauform der Komponenten. Speziell bei hochohmigen Widerstandswerten (über $10\,\mathrm{k\Omega}$) führt die Parallelkapazität C_P zu einem Einbruch der effektiven Impedanz. Dies kann bei moderaten Frequenzen bereits auftreten, da der kapazitive Blindwiderstand den Ohmschen Widerstand zunehmend kurzschließt.
Neben den rein elektrischen Kennwerten, spielt auch die Geometrie und die Platzierung der Bauteile eine große Rolle. Hochfrequente Rückströme suchen sich stets den Weg der geringsten Impedanz. Der räumliche Abstand zwischen dem Signalpfad im Widerstand und der darunterliegenden Massefläche der Leiterplatte, spannt eine unsichtbare Leiterschleife auf. Dern Fläche bestimmt direkt die parasitäre Induktivität (ESL).
Terminierungsformen wie Flip-Chip-Widerstände (Resistor-Down-Montage) siehe Abbildung 2.4, minimieren diesen Abstand drastisch im Vergleich zu den normalen Wrap-

Around-Kontakten. Sie bieten somit eine deutlich überlegene Leistung im im hochfrequenten Bereich.
Darüber hinaus wird das Rausch- und Temperaturverhalten maßgeblich durch die Fertigungstechnologie der Komponente beeinflusst. Grundsetzlich lassen sich SMD-Widerstände zwischen Dickschicht- (Thick-Film) und Dünnschichttechnologie (Thin-Film) unterscheiden. Dickschichtwiderstände weisen dabei aufgrund ihrer heterogenen Materialstruktur ein deutlich höheres thermisches Eigenrauschen auf. Dünnschichtwiderstände hingegen, besitzen eine sehr homogene aufgedampfte Metallschicht. Dies führt zu einem geringeren Temperaturdrift (TCR) und minimiertem Rauschen [17] [18] [19].




Abbildung 2.4: Vergleich der Terminierungsformen: Herkömmlicher Wraparound-SMD-Widerstand (links) und Flip-Chip-Widerstand (rechts) [19].

2.4 Architektur zur Differenzsingalverstärkung

Den Technologischen Kern einer aktiven differentiellen Messpitze bildet der Verstärker. Dieser macht es möglich schwebende Spannungsdifferenzen zwischen zwei beliebigen Messpunkten aufzunehmen, zu verarbeiten und schließlich als asymmetrisches single ended Signal (bezogen auf das Massepotential) auszugeben. Das Ignorieren identischer Störsignale, also jener Spannungen die auf beiden Messpunkten anliegen (Gleichtaktspannungen), ist hierbei von zentraler Bedeutung. Wie gut solche Störsignale verdrückt werden wird bei herkömmlichen Messspitzen und Schaltungen als Common-Mode Rejection Ratio (CMRR) in Dezibel angegeben und berechnet sich nach Gleichung (2.7).

$$\mathrm{CMRR}_{\mathrm{dB}} = 20 \cdot \log_{10}\left(\frac{A_d}{A_{cm}}\right) \tag{2.7}$$

Hierbei repräsentiert A_d die erwünschte Differenzverstärkung und A_{cm} den unerwünschten durchgriff des Gleichtaktsignals (Gleichtaktverstärkung). Je hoher dieser Dezibel-Wert ist, desto weniger greift das Gleichtaktsignal durch.

Für die topologische Umsetzung dieser Anforderungen bieten sich verschiedenste Ansätze an. Der klassische Differenzverstärker besteht aus einem Operationsverstärker mit einem Widerstandsnetzwerk wie in Abbildung 2.5 zu sehen ist. Die Ausgangsspannung U_{out} ergibt sich aus der Überlagerung der beiden Eingangsspannungen. Unter annahme eines idealen Operationsverstärkers lautet die volständige Übertragungsfunktion:

$$U_{out} = U_{IN+} \cdot \frac{R_4}{R_3 + R_4} \cdot \left(1 + \frac{R_2}{R_1}\right) - U_{IN-} \cdot \frac{R_2}{R_1} \tag{2.8}$$

Wird das Widerstandsnetzwerk symmetrisch dimensioniert ($R_1 = R_3$ und $R_2 = R_4$), vereinfacht sich die Gleichung zur idealen Differenzverstärkung A_d:

$$U_{out} = \frac{R_2}{R_1} \cdot (U_{IN+} - U_{IN-}) \quad \Rightarrow \quad A_d = \frac{R_2}{R_1} \tag{2.9}$$

In der Realität führen jedoch bereits kleinste Bauteiltoleranzen zu einer Asymmetrie im Teilungsverhältnis. Dadurch streicht sich der Gleichtaktanteil nicht vollständig heraus ($A_{cm} \neq 0$) und das CMRR bricht ein. Ein weiterer Nachteil dieser Architektur ist die niedrige Eingangsimpedanz.
Für präzise oder Messtechnische Anwendungen hat sich daher der 3-OPV-Instrumentenverstärker als Standard Etabliert (siehe Abbildung 2.6). In dieser Anordnung wird das Signal durch zwei hochohmige Pufferschaltungen vom Differenzverstärker entkoppelt. Dies hilft jeglichem Loading Effekt entgegenwirken. Die Leistungsfähigkeit dieser Anordnung wird in der Praxis jedoch nicht nur durch die Bauteiltoleranzen und parasitären Effekte limitiert, sondern auch bei hohen Frequenzen durch die dynamischen Eigenschaften der Operationsverstärker begränzt. Hierzu zählen das Verstärkungs-Bandbreiten-Produkt (GBW) und die Slew-Rate (SR), welche die physikalisch maximal mögliche Flankensteilheit des Ausgangssignals definiert:

$$SR = \left| \frac{dU_{out}}{dt} \right| \tag{2.10}$$

Übersteigt die Frequenz oder Amplitude des zu messenden Signals diese Anstiegsgeschwindigkeit der Operationsverstärker, kann es zu verzerrungen des Ausgangssignals führen [20] [21] [22] [23].




Abbildung 2.5: Klassische Differenzverstärker-Topologie [23].




Abbildung 2.6: Schaltungsarchitektur eines 3-OPV-Instrumentenverstärkers mit hochohmiger Eingangsentkopplung [23].

2.5 Rauscharme Spannungsversorgung

Selbst die verbesserte Verstärkerstruktur kann ihr vollständiges Potential nicht entfalten wenn die Versorgungspannung mit Störungen belastet ist. Da Parameter wie die Versorgungsspannungsdurchgriffsdämpfung (PSRR) von Operationsverstärkern mit zunehmender Frequenz physikalisch bedingt stark abnimmt, ist die Wahl einer Rauscharmen Versorgung für die Integrität des Signals essentiell.
Die Unterdrückung von Störungen auf der Eingangsspannung wir durch das PSRR in Dezibel spezifiziert:

$$PSRR_{dB} = 20 \cdot \log_{10}\left(\frac{\Delta U_{in}}{\Delta U_{out}}\right) \tag{2.11}$$

Zur Bereitstellung eines sauberen Versorgungspotetials fällt die Wahl daher meist auf Low Noise LDO's (Low Dropout Regler). Sie erzeugen eine stabile, saubere Spannung durch lineares Herabsetzen einer Eingangsspannung und benötigen hierfür meist nur eine kleine Spannungsdifferenz. Moderne rauscharme LDO's verbessern das klassische Konzept, indem sie die Spannungsreferenz durch eine präzise Stromquelle I_{SET}

in Kombination mit einem Spannungsfolger ersetzen (siehe Abbildung 2.7). Die Ausgangsspannung U_{out} wird folglich bei dieser Architektur nur über einen Extrenen Widerstand R_{SET} am SET-Pin definiert:

$$U_{out} = I_{SET} \cdot R_{SET} \tag{2.12}$$




Abbildung 2.7: Ersatzschaltbild eines Low Noise LDOs [24].

Diese Kombination ermöglicht es das Eigenrauschen des Reglers zu minimierne und die Versorgungsspannungsdurchgriffsdämpfung (PSRR) auf ein sehr hohes Niveau zu bringen. Da Differenzverstärker zur bipolaren Messung eine symmetrische Spannungsversorgung benötigen existieren zu den positiven LDOs auch ihr Pendant, welche mittels gleicher funktionsweise für negative Potentiale agieren.
Die Überschüssige Elektrische Leistung wird bei LDOs vollständig in Wärme umgewandelt. Diese Verlustleistung P_V berechnet sich aus der Differenz zwischen Ein- und Ausgangsspannung multipliziert mit dem Laststrom I_{Load}:

$$P_V = (U_{in} - U_{out}) \cdot I_{load} \tag{2.13}$$

Eine zu hohe Eingangsspannung oder ein schlechtes thermisches Layout führt mit sicherheit zur Überhitzung des Bauteils [24].

3 Auslegung der Schaltung

Basierend auf den ermittelten Schlüsselparametern beschreibt dieses Kapiteldie konkrete hardwaretechnische Umsetzung des differentiellen Tastkopfes. Die Kernarchitektur des Systems lässt sich Grundsätzlich in vier Hauptblöcken aufteilen: Den Hochohmigen kompensierten Spannungsteiler, die Eingangspuffer, den eigentlichen Differenzverstärker und die Rauscharme Versorgung wie in Abbildung 3.1 zu sehen.




Abbildung 3.1: Blockschaltbild der Kernarchitektur der aktiven differentiellen Messspitze.

3.1 Dimensionierung des kaskadierten Eingangsnetzwerkes

Um das geforderte Teilungsverhältnis von 150:1 zu erzielen und das zu messende Signal so wenig wie möglich zu belasten wurde ein Hochohmiger Spannungsteiler implementiert. Das Übertragungsverhältnis im Gleichstrombetrieb (DC) lässt sich durch die allgemeine Spannungsteiler Regel (3.1) berechnen.

$$\frac{U_{out}}{U_{in}} = \frac{R_{low}}{R_{high} + R_{low}} \tag{3.1}$$

Um die Spannungsfestigkeit des Eingangs zu garantieren wurde der High-Arm des Teilers Kaskadiert. Statt eines einzigen Großen Widerstands, wurden drei $330\,\mathrm{k\Omega}$ Widerstände in reihe geschlossen. Somit wird die potenziell hohe Eingangsspannung nicht nur auf mehrere Bauteile aufgeteilt sondern es werden auch die parasitären Effekte des Teilers minimiert. Die Widerstände am High-Arm ergeben einen Gesamtwiderstand von $R_{high} = 990\,\mathrm{k\Omega}$. Dieser Widerstand bildet in Kombination mit einem Widerstand von $6{,}65\,\mathrm{k\Omega}$ im Low-Arm rechnerisch (Gleichung 3.1) ein exaktes Teilungsverhältnis von 149,87:1.
Ein kritischer Design Punkt im hochfrequenten Bereich stellt die Kompensierung des Spannungsteilers dar. Wie bereits in der Theorie (Kapitel 2.2) erläutert, übernehmen bei hohen Frequenzen die parasitären Kapazitäten der Widerstände. Um im Hochfrequenten betrieb eine möglichst große Eingangsimpedanz aufzuweisen wurde die Eingangskapazität des Systems auf $3{,}5\,\mathrm{pF}$ festgelegt. Da beim Spannungsteiler eine Kas-

kadierung vorliegt berechnen sich die nötigen Kompensationskondensatoren $C_{comp,high}$ nach der Regel für Kapazitäten in reihe:

$$\frac{1}{C_{ges}} = \frac{1}{C_1} + \frac{1}{C_2} + \frac{1}{C_3} \tag{3.2}$$

Aus dieser Formel (3.2), ergibt sich somit für die Simulation ein idealer Kapazitätswert von $10{,}5\,\mathrm{pF}$ pro Kondensator im High-Arm. Um die resultierende Kompensierungs-Kapazität des Low-Arms zu berechnen wurde folglich die Zeitkonstanten-Gleichung (Gleichung 2.5) eingesetzt, woraus sich rechnerisch eine Kapazität von $521\,\mathrm{pF}$ ergibt.

Die errechneten Idealwerte bilden die Grundlage der SPICE-Simulation, sind jedoch teilweise nicht als Standartbauteile verfügbar. Abbildung 3.2 und 3.3 zeigen die strukturelle Anpassung der idealen Simulation zum realen Hardware-Design.




Abbildung 3.2: Idealisiertes SPICE-Simulationsmodell des kaskadierten Eingangsnetzwerkes.




Abbildung 3.3: Reale Hardware-Umsetzung des Eingangsnetzwerkes.

Wie in der Stückliste (Tabelle 3.4) und der Abbildung (Abbildung 3.3) ersichtlich, wurde der theoretische Widerstandswert von $6{,}65\,\mathrm{k\Omega}$ in der Praxis durch ein dreiteiliges Seriennetzwerk realisiert: Einem $6{,}49\,\mathrm{k\Omega}$-Dünnschichtwiderstand, einem $21{,}5\,\Omega$-Festwiderstand und einem $300\,\Omega$.
Im kapazitiven Netzwerk wurden für den High-Arm genormte $10\,\mathrm{pF}$-C0G-Kondensatoren bestückt. Der Low-Arm wurde mit einem $510\,\mathrm{pF}$-Kondensator versehen und parallel um einen variablen Drehtrimmer ($4{,}5\,\mathrm{pF}$ bis $20\,\mathrm{pF}$) erweitert (Abbildung 3.3).

3.2 Dimensionierung der Versorgungsbeschaltung

Die Einstellung der Ausgangsspannung der beiden LDO's erfolgt wie in den Datenblättern der Hersteller spezifiziert, über einen einzelnen Set-Widerstand. Da der LT3045 mit einer internen Präzisions-Stromquelle von exakt $100\,\mu\mathrm{A}$ arbeitet, lässt sich der benötigte Widerstand für eine Zielspannung von $3{,}3\,\mathrm{V}$ nach dem ohmschen Gesetz (Gleichung 3.3) berechnen.

$$U = R \cdot I \tag{3.3}$$

Dies resultiert in einem Einstellwiderstand von $33\,\mathrm{k\Omega}$. Wie aus der Stückliste (Tabelle 3.4) ersichtlich, wurde in der Praxis ein $33{,}2\,\mathrm{k\Omega}$ Dünnschicht-Widerstand bestückt. Analog dazu wurde der Widerstand für den invertierenden LDO (LT3094) dimensioniert. Ähnlich wie beim Eingangsnetzwerk unterscheidet sich das reale hardwaredesign (siehe Abbildung 3.5) von der idealen Simulationsbeschaltung (3.4). Neben der reinen Spannungsregelung wurde die Schaltung der LDO's um Schutz- und Bedienfunktionen erweitert. Um die Regler vor potenziellen Rückströmen oder Verpolungen im Labor zu schützen, wurden am Eingang Shotky-Dioden verbaut. Zudem wurde die Schaltung um einen mechanischen Schalter am Enable-Pin erweitert welcher die LDO's abschaltet und somit die Batterielaufzeit verlängert. Zur Kontrolle der Betriebsspannung wurden des weiteren zwei Status-LEDs vorgesehen.




Abbildung 3.4: Idealisierte Simulationsbeschaltung der bipolaren LDO-Spannungsregler.




Abbildung 3.5: Reale Hardware-Umsetzung der bipolaren LDO-Spannungsregler.

3.3 Bauteilauswahl

3.3.1 Auswahl der aktiven Bauteile

Um das gedämpfte Signal nicht durch Leckströme und parasitäre Effekte zu verfälschen, erfordert die Eingangsstufe zingend FET-Operationsverstärker. Zur systemitschen Evaluierung potenzieller Bauteile wurde eine Figure of Merit (FoM) definiert. Diese FoM bewertet die Bandbreiten-Effizienz der Operationsverstärker. Dafür wird die $-3\,\mathrm{dB}$-Bandbreite des OPVs ins Verhältnis zu seinem nominalen Ruhestrom I_q gesetzt. Die Bewertung der Bauteile erfolgte nach folgender Formel:

$$\mathrm{FoM}_{\mathrm{OPV}} = \frac{BW_{-3\mathrm{dB}}}{I_q} \tag{3.4}$$

Wie der Vergleich in Tabelle 3.1 zeigt, liefert der ADA4817 den besten Kompromiss für die gewollte Anwendung. Er zeichnet sich durch einen sehr niedrigen Eingangsruhestrom von $2\,\mathrm{pA}$ aus und bietet mit $410\,\mathrm{MHz}$ genügend Bandbreite dür das $250\,\mathrm{MHz}$ Ziel. Die finale Subtraktion wird zur Wahrung der Symmetrie mit dem Selben Model

durchgeführt. Für die Beschaltung des Differenzverstärkers viel die Wahl auf $400\,\Omega$ Widerstände. Grösere Widerstandswerte würden in Kombination mit den parasitären Eingangskapatitäten der Operationsverstärker zu Instabilität oder Überschwingen führen und die Bandbreite limitieren. Zudem wird durch die niederohmige Auslegung das thermische Rauschen der Widerstände im Signalpfad minimiert. Am ausgang Treibt der Differenzverstärker einen $49{,}9\,\Omega$ Widerstand als Abschlusslast, um die Impedanz des Ausgangs wie in Kapitel 2.1 erleutert, auszugleichen. Um das System mit einer möglichst rauscharmen Spannungs zu versorgen, wurde auch hier eine FoM zur Evaluierung aktueller LDO-Regler herangezogen. Diese berücksichtigt die maximale Stromlieferfähigkeit I_{max} gegenüber der Abfall-Spannung V_{drop} und dem effektiven Ausgangsrauschen e_{RMS}.

$$\mathrm{FoM_{LDO}} = \frac{I_{\mathrm{max}}}{V_{\mathrm{drop}} \cdot e_{\mathrm{RMS}}} \tag{3.5}$$

Wie Tabelle 3.2 aufweist, dominiert der LT3045 (positive versorgung) in kombination mit dem LT3094, seinem negativen Gengenstück, den Vergleich. Beide Regler dämpfen Rauschen der Spannungsversorgung im $1\,\mathrm{MHz}$ Bereich um ca. $76\,\mathrm{dB}$ (Faktor 6300), und wiesen ein sehr niedriges Eigenrauschen von $0{,}8\,\mu\mathrm{V_{RMS}}$ auf, bevor sie die Operationsverstärker erreichen.

Tabelle 3.1: Vergleich potenzieller Operationsverstärker anhand der Bandbreiten-Effizienz (FoM)

Bauteil	**Eingangs-Typ**	**-3 dB BW ($G=1$, MHz)**	**Spannungs-rauschen (nV/$\sqrt{\mathrm{Hz}}$)**	**Strom-rauschen (fA/$\sqrt{\mathrm{Hz}}$)**	**Ruhestrom I_q (mA)**	**Preis ($\sim$1k, €)**	**FoM_{OPV} (MHz/mA)**
ADA4817-1 [25]	FET	1050	4,0	2,5	19,0	5,45	55,26
ADA4897-1 [26]	Bipolar	230	1,0	2800,0	3,0	3,80	76,67
LTC6268 [27]	FET	500	4,3	5,0	16,5	4,10	30,30
OPA656 [28]	FET	500	7,0	1,3	14,0	4,85	35,71
OPA810 [29]	FET	140	6,3	5,0	3,7	3,95	37,84

Tabelle 3.2: Vergleich rauscharmer LDO-Spannungsregler anhand des Performance Index (FoM)

Bauteil	**Typ**	**I_{max} (mA)**	**Rauschen ($\mu\mathrm{V_{RMS}}$)**	**PSRR @1 MHz (dB)**	**V_{dropout} (mV)**	**Preis ($\sim$1k, €)**	**FoM_{LDO}**
LT3045 [30]	Positiv	500	0,8	76	260	4,95	2403,85
LT3094 [31]	Negativ	500	0,8	74	235	5,25	2659,57
ADM7150 [32]	Positiv	800	1,6	$\sim$60	600	3,85	833,33
TPS7A4700 [33]	Positiv	1000	4,0	50	320	4,15	781,25
TPS7A3301 [34]	Negativ	1000	16,0	45	800	4,40	78,13
LT1964 [35]	Negativ	200	30,0	$\sim$40	340	2,85	19,61

3.3.2 Auswahl der Passiven Bauteile

Während die aktiven Bauelemente die Bandbreite und das Rauschverhalten des Systems definieren, wird die Messgenauigkeit sowie die Gleichtaktunterdrückung maßgeblich von den passiven Bauteilen bestimmt. Für den Aufbau des Spannungsteilers und des Kompensationsnetzwerkes gelten deshalb weitaus strengere regeln als in klassischen Digitalschaltungen. Der Hochohmige Spannungsteiler spielt im System eine sehr wichtige rolle. Kleinste Abweichungen im Widerstands- sowie auch im Kapazitätswert verschlächtern das Teilungsverhältnis und die Gleichtaktunterdrückung massiv. In der mathematischen Auslegung der Schaltung (siehe Kapitel 3.1) ergeben sich exakte Werte, welche die theoretischen Zielvorgaben erfüllen (siehe Tabelle 3.3). Da diese Bauteilwerte in der Realität nicht immer exakt existieren, mussten für das Hardware-Design die nächstgelegensten Standartwerte der E-Reihe verwendet oder kombiniert werden. Tabelle 3.4 fasst die final bestückten Bauteile zusammen.

Widerstände (Technologie, Toleranz und Drift): Wie im Theorieteil bereits erläutert, wurden für den Signalpfad ausschließlich Dünnschichtwiderstände verwendet. Um eine Asymmetrie so gut es geht zu vermeiden, kamen Komponenten mit extrem engen Fertigungstoleranzen von $0{,}1\,\%$ für den Spannungsteiler und $0{,}05\,\%$ für die Beschaltung des Differenzverstärkers zum Einsatz. Da sich das System im Betrieb unter anderem durch die Verlustleistung der LDOs und eigenerwärmund der Bauteile erwärmt, ist des Weiteren der Temperaturkoeffizient ausschlaggebend. Es wurden Bauteile mit einem geringen Temperaturdrift von maximal $10\,\mathrm{ppm}\,^{\circ}\mathrm{C}^{-1}$ bis $25\,\mathrm{ppm}\,^{\circ}\mathrm{C}^{-1}$ gewählt. Bei der Beschaltung des Differenzverstärkers wurde in der Praxis auf $499\,\Omega$ Widerstände zurückgegriffen. Dies hällt das Thermische Rauschen weiterhin gering, vereinfacht jedoch die beschaffung.

Kondensatoren (Dielektrikum): Für die Kompensation des Spannungsteilers im High- und Low-Arm ist die Stabilität der Kapazität erforderlich. Hierfür wurden ausschließlich Keramikkondensatoren mit einem C0G- oder NP0-Dielektrikum ausgewählt. Der Vorteil dieses Dielektrikums liegt darin, dass es keinen piezoelektrischen Effekt aufweist und ihre Kapazität völlig unabhängig von der anliegenden Gleichspannung (DC-Bias-Effekt) ist. Herkömmliche Kondensatoren wie X7R oder X5R können bei anliegender Nennspannung bis zu $50\,\%$ ihrer Kapazität verlieren, was folglich den Frequenzabgleich des Tastkopfes unmöglich machen würde. Diese Art von Kondensatoren (X7R) wurden bei der Versorgungschaltung verwendet.

Feinabgleich und Layoutanpassung: Um für die nicht vorhersehbaren parasitären Kapazitäten der Leiterplatte und der Operationsverstärker-Eingänge sowie auch der re-

ellen Bauteilwerte auszugleichen, wurde das Layout wie schon in Kapitel 3.1 erwähnt, mit variablen SMD-Trimmbauteile erweitert. Im Low-Arm des Spannungsteilers ermöglicht ein variabler Trimmkondesator den Pol-Nullstellen-Abgleich. Damit kann eine mögliche Über- oder Unterkompensation boheben werden.
Ein SMD-Trimmwiderstand im Low-Arm ermöglicht die Anpassung des Mittelpunkts des Spannungsteilers. Um das Frequenzverhalten zu optimieren, wurden alle passiven Bauteile im Signalpfad in kompakten SMD-Bauformen (Surface-Mounted Device) primär in 0603 oder 0402 ausgeführt. Dies Entspricht einer Bauteilgröße von $1{,}6\,\mathrm{mm} \times 0{,}8\,\mathrm{mm}$ bzw. $1{,}0\,\mathrm{mm} \times 0{,}5\,\mathrm{mm}$.

Tabelle 3.3: Spezifikation der idealisierten passiven Bauelemente aus der AC-Simulation

Funktion im Signalpfad	**Simulierter Idealwert**	**Theoretische Annahme**
High-Arm Teiler (R_{high})	$3 \times 330\,\mathrm{k\Omega}$	ideal / parasitärfrei
Low-Arm Teiler (R_{low})	$6{,}65\,\mathrm{k\Omega}$	ideal / parasitärfrei
Differenz-Netzwerk (R_{diff})	$400\,\Omega$	ideal / parasitärfrei
HF-Kompensation ($C_{comp,high}$)	$10{,}5\,\mathrm{pF}$	ideal / parasitärfrei
LF-Kompensation ($C_{comp,low}$)	$521\,\mathrm{pF}$	ideal / parasitärfrei

Tabelle 3.4: Vollständige Spezifikation der bestückten passiven und elektromechanischen Bauelemente

Wert / Typ	**Hersteller**	**Technologie / Dielektrikum**	**Toleranz & Drift**	**Bauform**
		Festwiderstände (SMD)		
$330\,\mathrm{k\Omega}$	Yageo [36]	Dünnschicht	$0{,}1\,\%$ $25\,\mathrm{ppm\,°C^{-1}}$	0603
$100\,\mathrm{k\Omega}$	Vishay [37]	Dünnschicht	$0{,}1\,\%$ $25\,\mathrm{ppm\,°C^{-1}}$	0603
$33{,}2\,\mathrm{k\Omega}$	KOA Speer [38]	Dünnschicht	$0{,}05\,\%$ $5\,\mathrm{ppm\,°C^{-1}}$	0603
$10\,\mathrm{k\Omega}$	Vishay [39]	Dünnschicht	$0{,}1\,\%$ $5\,\mathrm{ppm\,°C^{-1}}$	0603
$6{,}49\,\mathrm{k\Omega}$	Yageo [36]	Dünnschicht	$0{,}1\,\%$ $15\,\mathrm{ppm\,°C^{-1}}$	0603
$1{,}2\,\mathrm{k\Omega}$	Yageo [40]	Dickschicht	$1{,}0\,\%$ $100\,\mathrm{ppm\,°C^{-1}}$	0402
$499\,\Omega$	Susumu [41]	Dünnschicht	$0{,}05\,\%$ $10\,\mathrm{ppm\,°C^{-1}}$	0402
$49{,}9\,\Omega$	Susumu [41]	Dünnschicht	$0{,}05\,\%$ $10\,\mathrm{ppm\,°C^{-1}}$	0603
$21{,}5\,\Omega$	Yageo [36]	Dünnschicht	$1{,}0\,\%$ $50\,\mathrm{ppm\,°C^{-1}}$	0603
		Kondensatoren (SMD MLCC)		
$22\,\mu\mathrm{F}$ ($16\,\mathrm{V}$)	Taiyo Yuden [42]	Keramik (X7R)	$\pm 20\,\%$	1206
$4{,}7\,\mu\mathrm{F}$ ($25\,\mathrm{V}$)	TDK [43]	Keramik (X7R)	$\pm 10\,\%$	0805
$0{,}1\,\mu\mathrm{F}$ ($25\,\mathrm{V}$)	TDK [43]	Keramik (X7R)	$\pm 10\,\%$	0402
$510\,\mathrm{pF}$ ($50\,\mathrm{V}$)	Murata [44]	Keramik (C0G / NP0)	$\pm 1{,}0\,\%$	0402
$10\,\mathrm{pF}$ ($50\,\mathrm{V}$)	KEMET [45]	Keramik (C0G / NP0)	$\pm 0{,}25\,\mathrm{pF}$	0402
		Trimmer & Elektromechanik		
$300\,\Omega$	Bourns [46]	Cermet-Trimmerwiderstand	$\pm 25\,\%$	SMD
$4{,}5\,\mathrm{pF}$ bis $20\,\mathrm{pF}$	Knowles [47]	Dreh-Trimmkondensator	-	SMD
BNC Jack PCB	Würth Elektr. [48]	RF-Koaxialsteckverbinder (Right Angle)	$50\,\Omega$ Impedanz	THT
DPDT Schalter	Würth Elektr. [49]	Schiebeschalter (Power ON/OFF)	-	SMD

4 Simulation und Validierung

Die computergestützte Vorab-Analyse erfolgte mit LTspice (Analog Devices). Obwohl LTspice kostenfrei ist gilt es weithin als Industriestandart. Besonders für Bauteile des Herstellers Analog Devices, bietet LTspice extrem detaillierte, vom Hersteller verifizierte SPICE-Modelle. Durch optimierte Algorithmen ist LTspice schnell und stabil bei der Simulation steiler Rechtecksignale was für den Abgleich des Tastkopfes unabdingbar ist. Die Simulation an sich wurde nicht nur zur Funktionsprüfung genutzt sondern auch Großteils als Modellierung des realen Labor-Verhaltens. Der Simulationsaufbau ist in Abbildung 4.1 zu sehen. Dabei wurden drei Analysen durchgeführt.




Abbildung 4.1: Vollständiger LTspice-Simulationsaufbau des Signalpfades der differentiellen Messspitze.

4.1 Frequenzgang und Bandbreite (AC-Analyse)

Zur Ermittlung der Bandbreite wurde eine logarithmische AC-Analyse durchgeführt. Das resultierende Bode-Diagramm zeigt das Amplituden- und Phasenverhalten des Systems. Eingespeist wurde das System mit $150\,\mathrm{V}$ am V2 und $100\,\mathrm{V}$ am V1.




Abbildung 4.2: Simuliertes Bode-Diagramm (AC-Analyse) zur Bestimmung des Amplituden- und Phasengangs bei einer Bandbreite von bis zu $250\,\mathrm{MHz}$.

Der Amplitudengang weist in Abbildung 4.2 einen sehr flachen Verlauf bei $-9{,}5\,\mathrm{dB}$ auf. Dies ergibt sich aus einer Spannungsdiferenz von $50\,\mathrm{V}$ die durch den hundertfünfzigfachen Teiler abgeschwächt wird. Bei einer Frequenz von $240\,\mathrm{MHz}$ sinkt die Amplitude lediglich auf $-11{,}25\,\mathrm{dB}$ ab. Da die Grenzfrequenz eines Systems durch den $-3\,\mathrm{dB}$-Punkt definiert ist (in diesem Fall bei $-12{,}5\,\mathrm{dB}$), überschreitet die simulierte Bandbreite die Spezifikation von $250\,\mathrm{MHz}$. Der Phasengang bleibt bis ca. $1\,\mathrm{MHz}$ stabil bei $0°$ und fällt anschließend auf $-200°$ bei $250\,\mathrm{MHz}$ ab. Dies kann zur Folge einer zeitlichen Verzögerung des Signals im Frequenzbereich auftreten.

4.2 Großsignalverhalten (Transienten-Analyse)

Um das Zeitbereichsverhalten des Systems zu analisieren, wurde eine Transienten-Simulation durchgeführt. Als Eingang diente ein differentielles Sinussignal mit hohem Gleichtaktanteil. Am nichtinvertierendem Eingang wurde eine Amplitude von $150\,\mathrm{V}$ eingespeist, währen am invertierenden Eingang eine Amplitude von $100\,\mathrm{V}$ eingespeist wurde. Die Signale wurden mit einer Frequenz von $250\,\mathrm{MHz}$ betrieben.




Abbildung 4.3: Transienten-Analyse des Großsignalverhaltens bei Anregung durch ein $250\,\mathrm{MHz}$-Sinussignal.

Wie in Abbildung 4.3 zu sehen ist, wurde das simulierte Ausgangssignal um einen Faktor von 150 skaliert, um es optisch direkt mit dem Eingangssignal vergleichen zu können. Die Schaltung zeigt eine gute Nachbildung der Spannungsdifferenz mit leichter Phasenverschiebung und Abschwächung des erwarteten Ausgangssignals.

Die gleiche Vorgehensweise wurde auch für ein Rechtecksignal mit einer Frequenz von $10\,\mathrm{MHz}$, $100\,\mathrm{V}$ am nichtinvertierenden und $50\,\mathrm{V}$ am invertierenden Eingang durchgeführt.




Abbildung 4.4: Transienten-Analyse des Großsignalverhaltens bei Anregung durch ein $10\,\mathrm{MHz}$-Rechtecksignal.

Wie in Abbildung 4.4 zu sehen, zeigt das Ausgangssignal eine leichte abschwächung vom erwarteten Wert. Wegen der etwas tieferen Frequenz ist das Ausgangssignal weniger verzögert. Trotzdem scheint es ein leichtes Überschwingen zu haben.

4.3 Gleichtaktunterdrückung (Monte-Carlo-Analyse)

Um das Absinken der Gleichtaktunterdrückung bei hohen Frequenzen unter dem Einfluss realer Fertigungstoleranzen zu analysieren, wurde eine Monte-Carlo-Analyse mit 100 Durchgängen durchgeführt. Dabei wurden die Bauteilwerte innerhalb der in Kapitel 3.3 beschriebenen Widerstands- und Kapazitätstoleranzen variiert. Das Messystem wurde mit einem Gleichtaktsignal versorgt. Die Berechnung des CMRR erfolgte in der SPICE-Simulation exakt nach der im Theorieteil definierten Gleichung 2.7, indem die ideale Differenzverstärkung der Schaltung (A_d) ins Verhältnis zur simulierten, durch die Toleranzen fehlerbehafteten Gleichtaktverstärkung (A_{cm}) gesetzt wurde.




Abbildung 4.5: Monte-Carlo-Analyse der Gleichtaktunterdrückung bei hohen Frequenzen.

Wie in Abbildung 4.5 zu sehen ist, bleibt die schlechteste simulierte Gleichtaktunterdrückung (CMRR) im niederfrequenten Bereich stabil bei einem Wert von ungefähr $52\,\mathrm{dB}$. Ab einer Frequenz von ca. $2\,\mathrm{kHz}$ beginnt das CMRR aufgrund der modellierten Bauteiltoleranzen abzufallen und pendelt sich im hochfrequenten Bereich (bis $250\,\mathrm{MHz}$) bei durchschnittlich $26\,\mathrm{dB}$ ein.

5 Leiterplattendesign

Der Übergang vom idealen Schaltplan zur physischen Leiterplatte stellt einen kritischen Schritt dar. Parasitäre Effekte der Leiterbahnen können Signalintegrität maßgeblich beeinträchtigen. Daher erfolgt das Layout der Platine unter Berücksichtigung von Hochfrequenz-Designrichtlinien.

5.1 Floorplan und Layoutstrategie

Die Platzierung der Bauteile auf der Leiterplatte folgt strikt dem Signalfluss . Das Messsignal durchläuft die Schaltung von der Spitze über den Spannungsteiler zu den Puffer-Operationsverstärkern und schließlich in den Differenzverstärker (siehe Abbildung 5.2). Diese Anordnung minimiert die Länge der Signalpfade und verhindert auch Signalreflexion. Es wurde dabei auch darauf Geachtet die Abstände zwischen den Bauteilen auf beiden Eingangsarmen (IN+ und IN-) sowie auch die Leiterlängen gleich lang zu halten. Im Bereich der Eingangsbeschaltung wurden entsprechende Isolationsabstände eingehalten um Spannungsüberschläge zu vermeiden.
Besonderer Fokus wurde auf die Räumliche Trennung der Signalverarbeitung und der Spannungsversorgung gelegt. Dies schließt eine thermische Beeinflussung des Signalpfades durch die Spannungsregler aus. Das Routing der LDO's selbst wurde nach den Evaluierungs-Beispiellayouts der Hersteller ausgeführt um das bestmögliche PSRR und Wärmemanagement in der Praxis zu garantieren. In Abbildung 5.1 ist der Lagenaufbau der Leiterplatte dargestellt.




Abbildung 5.1: Darstellung der Kupferebenen des 4-Lagen-Designs (Oberseite, GND-Innenlage, PWR-Innenlage und Unterseite).




Abbildung 5.2: Floorplan und Layoutstrategie zur räumlichen Trennung von analoger Signalverarbeitung und Energieversorgung.

5.2 Stackup und Impedanzkontrolle

Für die Fertigung der Platine fiel die Wahl auf einen vordefinierten Lagenaufbau (Stackup) des Herstellers, wie im Auszug aus Altiums Stackupmanager in Tabelle 5.1 zu sehen ist. Durch die Verwendung eines definierten Mehrlagenaufbaus konnten Masse- und Versorgungsflächen direkt unter den Signalpfaden platziert werden. Dabei befindet sich die GND-Fläche auf der oberen Innenlage und folglich die Versorgungsflächen auf der darunterliegenden Ebene wie in Abbildung 5.1zu sehen ist. Die

GND-Flächen bieten eine Abschirmung gegen externe Störfelder. Da das Ausgangssignal des Differenzverstärkers an ein Oszilloskop übertragen werden muss, wurde die entsprechende Leiterbahn als impedanzkontrollierte Leitung ausgeführt. Basierend auf dem Dielektrikum und den vorgegeben Lagenabstand des Stackups, wurde die Leiterbahn mittels einer Funktion von Altium so berechnet, dass sie einen exakten Wellenwiderstand von $50\,\Omega$ aufweist. Dadurch wurde das Risiko an Reflexion in der Übertragung zum Oszilloskop über die BNC-Kabel deutlich minimiert. In Abbildung 5.3 ist ein 3D-Rendering der Leiterplatte dargestellt.




Abbildung 5.3: Rendering der 3D-Ansicht des finalisierten Leiterplatten-Layouts.

Tabelle 5.1: Lagenaufbau (Layer-Stackup) der 4-Lagen-Leiterplatte inklusive Materialspezifikationen

Schicht (Name)	**Typ**	**Gewicht**	**Material**	**Dicke**	ε_r **(Dk)**
Top-Overlay	Bestückungsdruck	-	-	-	-
Top-Solder	Lötstopplack	-	Solder Resist	$0{,}010\,\mathrm{mm}$	3,5
L1: Top-Layer	Signal	$1\,\mathrm{oz}$	Kupfer	$0{,}035\,\mathrm{mm}$	-
Dielectric 4 & 5	Prepreg $(2\times)$	-	PP-006	$0{,}142\,\mathrm{mm}$	4,1
L2: L2_GND	Masse	$0{,}5\,\mathrm{oz}$	CF-004	$0{,}035\,\mathrm{mm}$	-
Dielectric 1	Kern (Core)	-	FR-4	$1{,}200\,\mathrm{mm}$	4,6
L3: L3_PWR	Versorgung	$0{,}5\,\mathrm{oz}$	CF-004	$0{,}035\,\mathrm{mm}$	-
Dielectric 6 & 7	Prepreg $(2\times)$	-	PP-006	$0{,}142\,\mathrm{mm}$	4,1
L4: Bottom-Layer	Signal	$1\,\mathrm{oz}$	Kupfer	$0{,}035\,\mathrm{mm}$	-
Bottom-Solder	Lötstopplack	-	Solder Resist	$0{,}010\,\mathrm{mm}$	3,5
Bottom-Overlay	Bestückungsdruck	-	-	-	-

6 Testplan und Inbetriebnahme

Nach der Fertigstellung und Bestückung der Komponenten wurde der Prototyp einem strukturiertem Inbetriebnahme- und Testprozess unterzogen. Ziel des Testplans war es, die entwickelte Schaltung auf ihre Grundfunktionalität zu überprüfen, die benötigten Kalibrierungen durzuführen und die Messungen für die finale Charakterisierung des Systems zu vollziehen.

6.1 Vorbereitende Prüfung

Bevor die aktive Schaltung an ihre Spannungsquelle angeschlossen wird, erfolgt eine grundlegende Überprüfung der Schaltung mittels Mutimeter. Dabei wird die Schaltung vorerst auf Kurzschlüsse (zu folgen des Lötprozesses) untersucht, um beschädigungen der LDO's beim ersten Anschalten zu vermeiden.

6.2 DC-Charakterisierung der Schaltung

Im ersten Stromversorgten Testschritt wird die Schaltung auf ihr Gleichspannungsverhalten überprüft. Die Versorgung der Platine erfolgt dabei über ein Strombegrenztes Labornetzteil welches $\pm 3{,}7\,\mathrm{V}$ liefert. Um den Offset und die Symmetrie des Differenzverstärkers zu überprüfen, werden drei dedizierte Messungen durchgeführt:

- **DC-Offset:** Beide Eingänge (IN+ und IN-) werden mit der Schaltungsmasse Kurzgeschlossen. Die ideale Ausgangsspannung beträgt $0\,\mathrm{V}$. Der gemessene Wert liefert die Schaltungsinterne Offsetspannung.
- **Differenzielle DC-Verstärkung:** Um das Konkrete Teilungsverhältniss der Schaltung zu prüfen, wird eine Gleichspannung von $10\,\mathrm{V}$ an den nichtinvertierenden Eingang der Schaltung angelegt, während der Invertierende Eingang auf Masse liegt. Anschließend werden die Anschlüsse getauscht. Die Kreuzmessung zeigt die Asymetrie der Schaltung und liefert den realen Teilungsfaktor der Schaltung.
- **Statische Gleichtaktunterdrückung:** Zur überprüfung der Statischen Gleichtaktunterdrückung werden beide Eingänge mit der selben Gleichspannung $(10\,\mathrm{V})$ versorgt und das Ausgangssignal gemessen.

6.3 Mittelpunkteinstellung und DC-Kalibrierung

Um einer möglichen Asymmetrie der Schaltung entgegenzuwirken, wird der auf der Platine Vorgesehene Trimmwiderstand manuell justiert, bis die Ausgangsspannung für beide Eingänge übereinsstimmte. Dies stellt die Grundlage für eine hohe Gleichtaktunterdrückung dar.

6.4 Dynamischer Abgleich im Zeitbereich

Nach dem erfolgreichen DC-Abgleich wird das Dynamische Verhalten der Schaltung Überprüft. Dieser Test dient Hauptsächlich der Justierung und Überprüfung der kapazitiven Frequenzkompensation des Spannungsteilers. Hierfür wird ein Frequenzgenerator (Keysight 33210A) mit einem symmetrischen Rechtecksignal ($1\,\mathrm{MHz}$, Amplitude $10\,\mathrm{V}$, Duty Cycle $50\,\%$, Offset $0\,\mathrm{V}$) verwendet. Der Generator wird in einen Hohen Ausgangsimpedaz-Modus (High-Z) konfiguriert. Das Testsignal wird abwächseld an IN+ und IN- angelegt. Das Ausgangssignal wird auf Kanal 2 des Oszilloskops (Keysight DSOX2014A) überwacht. Das Ziel der Messung ist es, die Trimkondesatoren so zu konfigurieren, dass das Ausgangssignal den Eingang flach und ohne signifikatem Überschwingen (Überkompensation) oder Abrundung (Unterkompensation) folgt.

6.5 Methodik der Frequenzbereichanalyse

Um die finalen Schlüsselparameter der Schaltung zu verifiezieren (Bandbreite und dynamische Gleichtaktunterdrückung), werden folgende Testaufbauten definiert.

- **Bodeplot (Bandbreitenmessung):** Zur bestimmung des Frequenzganges wird ein Hochfrequenz-Signalgenerator (Marconi IFR 2024 RF Signal Generator $2{,}4\,\mathrm{GHz}$) verwendet. Durch manuelles durchgehen der Frequenzen von $10\,\mathrm{kHz}$ bis $250\,\mathrm{MHz}$ (Frequency Sweep) wird die Spitze-Spitze-Spannung des Ein- und Ausgangs sowie deren Phasenverschiebung mittels Oszilloskop (Keysight MSOS254A) gemessen.
- **AC-Gleichtaktunterdrückung:** Ähnlich dem DC-Test werden beide Eingänge der Schaltung kurzgeschlossen und mit dem selben Eingangssignal, wie schon in der Bandbreitenmessung verwendet wird, versorgt. Gemessen wird dabei das Durchgreifen des Gleichtaktsignals in Abhängigkeit der Frequenz mittels Oszilloskop (Keysight MSOS254A). Zusätzlich wird eine weitere Messung durchgeführt in Welcher ein $10\,\mathrm{V}$ Sinus-Signal des vorherigen Generators (Keysight 33210A) verwendet wird. Dieser Generator ist auf $10\,\mathrm{MHz}$ begrenzt. Die Messung dient der Überprüfung der Gleichtaktunterdrückung höherer Spannungen.

7 Ergebnisse und Diskussion

In diesem Kapitel werden die Ergebnisse der durchgeführten Messungen präsentiert und im Anschluss einer Diskussion unterzogen. Die Diskussion verknüpft hierbei die gemessenen Daten des realen Aufbaus mit den theoretischen Erwartungen und evaluiert die Grenzen der verwendeten Messtechnik.

7.1 Ergebnisse

7.1.1 DC-Charakterisierung der Schaltung

- **DC-Offset:** Bei kurzgeschlossenen Eingängen (IN+ und IN- auf Masse) konnte am Ausgang eine Spannung von $0{,}63\,\mathrm{mV}$ gemessen werden.
- **Differenzielle DC-Verstärkung:**Die Einspeisung von $10\,\mathrm{V}$ am Eingang IN+ ergab am Ausgang eine Spannung von $67{,}4\,\mathrm{mV}$. Bei vertauschten Anschlüssen ($10\,\mathrm{V}$ an IN-) resultierte eine Ausgangsspannung von $67{,}4\,\mathrm{mV}$.
- **Statische Gleichtaktunterdrückung:** Bei der Einspeisung von $10\,\mathrm{V}$ an beiden Eingängen (IN+ und IN-) wurde am Ausgang eine Restspannung von $0{,}65\,\mathrm{mV}$ gemessen.

7.1.2 Mittelpunkteinstellung und DC-Kalibrierung

Um der in Kapitel 6.2 beschriebenen Asymmetrie entgegenzuwirken, wurde der Trimmwiderstand im Low-Arm des Spannungsteilers manuell angepasst. Der Abgleich erfolgte itterativ, bis die Ausgangsspannung bei abwechselnder Erregung exakt übereinstimmte.

7.1.3 Dynamischer Abgleich im Zeitbereich

Durch die Justierung der Trimmkondesatoren konnte der Spannungsteiler final abgeglichen werden. Die Oszilloskopaufnahmen in Abbildungen 7.1, 7.2, 7.3, 7.4, 7.5, 7.6, 7.7 und 7.8 dokumentiern das Signalverhalten im Detail:

- **Sinusanregung bei $500\,\mathrm{kHz}$:** Das Ausgangssignal folgt dem Eingangssignal nahezu deckungsgleich. Bei der Einspeisung an IN+ (Abbildung 7.1) zeigt sich das Signal Invertiert, während es an IN- (Abbildung 7.2) Phasengleich mit einem Minimalen Überschwingen verläuft.
- **Sinusanregung bei $10\,\mathrm{MHz}$:** Bei der Höheren Frequenz von $10\,\mathrm{MHz}$ zeigt sich an beiden Eingängen (IN+ und IN-) eine leichtes, zu erwartendes Überschwingen sowie ein minimaler Phasenversatz (siehe Abbildung 7.3 und 7.4).
- **Rechteckanregung bei $500\,\mathrm{kHz}$:** Die Rechteckantwort wiest ein leichtes Überschwingen auf (siehe Abbildung 7.5 und 7.6).
- **Rechteckanregung bei $10\,\mathrm{MHz}$:** In den Abbildungen 7.7 und 7.8 ähnelt das Signal zunehmend der Sinus-Grundschwingung. Die Schaltung dämpft die steileren Kanten des Eingangs, wodurch am Ausgand das Signal schwächer, nicht exakt Formtreu, aber dennoch erkennbar ist. Das Ausgangssignal ist entsprechend invertiert (IN+) bzw. phasengleich (IN-).




Abbildung 7.1: Sinus Signal an IN+ mit $500\,\mathrm{kHz}$.




Abbildung 7.2: Sinus Signal an IN- mit $500\,\mathrm{kHz}$.




Abbildung 7.3: Sinus Signal an IN+ mit $10\,\mathrm{MHz}$.




Abbildung 7.4: Sinus Signal an IN- mit $10\,\mathrm{MHz}$.




Abbildung 7.5: Rechteck Signal an IN+ mit $500\,\mathrm{kHz}$.




Abbildung 7.6: Rechteck Signal an IN- mit $500\,\mathrm{kHz}$.




Abbildung 7.7: Rechteck Signal an IN+ mit $10\,\mathrm{MHz}$.




Abbildung 7.8: Rechteck Signal an IN- mit $10\,\mathrm{MHz}$.

7.1.4 Frequenzbereichanalyse

Der gemessene Frequenzgang in Abbildung 7.9 zeigt bis ca. $10\,\mathrm{MHz}$ einen nahezu linearen Verlauf bei einer Verstärkung von $0\,\mathrm{dB}$ und einer Phasenverschiebung von nahezu $0°$. Bei $50\,\mathrm{MHz}$ steigt die Amplitude auf ca. $14\,\mathrm{dB}$ an, begleitet von einem abrupten Phasensprung auf $-120°$. Im weiteren Verlauf schwingt sich die Phase bei $20°$ ein während die Amplitude kontinuierich abfällt. Die Kritische $-3\,\mathrm{dB}$-Grenze wird bei ca. $150\,\mathrm{MHz}$ durchschritten. Bei der angestrebten Frequenz von $250\,\mathrm{MHz}$ pendelt sich die Verstärkung bei $-5\,\mathrm{dB}$ ein.
Zur Beurteilung der dynamischen Gleichtaktunterdrückung wurden zwie separate Messreihen aufgenommen. Die Berechnug der jeweiligen CMRR-Werte erfolgte auf Basis der in Kapitel 2.4 definierten Gleichung 2.7.

- **Großsignalanregung (**$10\,\mathrm{V}$ **bis** $10\,\mathrm{MHz}$**):** Die Schaltung weist bei niedrigen Frequenzen wie in Abbildung 7.10 zu sehen, einen CMRR-Wert von $54\,\mathrm{dB}$ auf. Mit zunehmender Frequenz sinkt dieser Wert annähernd exponentiell ab. Bei $10\,\mathrm{MHz}$ liegt der CMRR-Wert bei rund $40\,\mathrm{dB}$.
- **Kleinsignalanregung (**$1\,\mathrm{V}$ **bis** $250\,\mathrm{MHz}$**):** Im niederfrequenten Bereich bis $10\,\mathrm{MHz}$ weist das System einen stabilen Verlauf des CMRR bei $40\,\mathrm{dB}$ auf. In den fortlaufenden höheren Frequenzen sinkt der Wert kontinuierlich ab und pendelt sich bei $250\,\mathrm{MHz}$ bei $20\,\mathrm{dB}$ ein (siehe Abbildung 7.11).




Abbildung 7.9: Bodeplot der Schaltung.




Abbildung 7.10: CMRR-Messung der Schaltung mit $10\,\mathrm{V}$ Eingang von $10\,\mathrm{kHz}$ bis $10\,\mathrm{MHz}$.




Abbildung 7.11: CMRR-Messung der Schaltung mit $1\,\mathrm{V}$ Eingang von $10\,\mathrm{kHz}$ bis $250\,\mathrm{MHz}$.

7.2 Diskussion der Ergebnisse

7.2.1 DC-Eigenschaften und Statische Symmetrie

Die Grundlegende DC-Charakterisierung der Schaltung bestätigt die prinzipielle Funktionsfähigkeit der Verstärkerarchitektur. Die gemessene Gleichtaktunterdrückung von $0{,}65\,\mathrm{mV}$ entspricht fast exakt dem DC-Offset von $0{,}63\,\mathrm{mV}$. Die bei der Kreuzmessung ermittelte Asymmetrie ($67{,}4\,\mathrm{mV}$ Ausgangsspannung im Vergleich zum theoretischen Idealwert von $66{,}6\,\mathrm{mV}$) spiegelt die Theoretische Annahme der Bauteiltoleranzen wider. Durch den Trimmwiderstand konnte dieser fehler jedoch größtenteils ausgeglichen werden.

7.2.2 Zeitbereichanalyse

Die Messung im Zeitbereich zeigt das dynamische Verhalten der Schaltung als auch die physikalischen Grenzen der verwendeten Signalquellen.

- **Formtreue bei $500\,\mathrm{kHz}$:** Bei der Einspeisung des $500\,\mathrm{kHz}$ Rechtecksignals wurde ein leichtes Überschwingen festgestellt. Da dieses Überschwingen jedoch bereits am Eingangssignal des Frequenzgenerators sichtbar war, belegt dies die Formtreue Übertragung des Signals durch die Schaltung. Die Kompensation der Schaltung arbeitet hier fehlerfrei.
- **Signalverzerrung bei $10\,\mathrm{MHz}$:** Bei der Analyse des $10\,\mathrm{MHz}$ Rechtecksignals stieß der Messaufbau an seine Grenzen. Ein steilflankiges Rechtecksignal besteht aus einer Überlagerung hochfrequenter Harmonischer. Da der Frequenzgenerator diese hochfrequenten Harmonische nicht mehr treiben konnte, glich das Eingangssignal bereits einer Sinus-Grundschwingung. Parasitäre Kapazitäten führen zu einem Tiefpassverhalten welches die steilen Flanken des Eingangs dämpft. Am Ausgang tritt dadurch ein geschwächtes und verzerrtes Signal auf. Diese Messung verdeutlicht, dass die Integrität der Quelle grundlegend für die Beurteilung des Systems ist.

7.2.3 Amplitudengang

Das im Frequenzgang gemessene Verhalten erklärt die Dämpfungseffekte der Schaltung bei hohen Frequenzen. Bis ca. $10\,\mathrm{MHz}$ arbeitet die Schaltung nahezu linear. Die signifikante steigung in Resonanz bei $50\,\mathrm{MHz}$ und der anschließende einbruch der Amplitude auf $-120°$ lassen sich auf einen unbeabsichtigten LC-Schwingkreis zurückführen. In der Praxis weisen jegliche Leitungen, insbesondere Massekabel und BNC-Verbindungen, parasitäre Serieninduktivitäten auf. Diese bilden mit den parasitären Kapazitäten der Schaltung einen Schwingkreis. Bei $50\,\mathrm{MHz}$ gerät dieses parasitäre Netzwerk in Resonanz. Dadurch wird die Amplitude Verstärkt und es kommt zu dem

für LC-Schwingkreise charakteristischen Phasenabfall. Die $-3\,\mathrm{dB}$-Grenze bei $150\,\mathrm{MHz}$ definiert die nutzbare Bandbreite des Systems und weicht wegen der nicht berücksichtigten parasitären Induktivitäten von der idealen Simulierten Bandbreite ab.

7.2.4 Gleichtaktunterdrückung und Messtechnische Hürden

Die Evaluierung der Gleichtaktunterdrückung zeigte die Herausforderungen der Messung Hochfrequenter Kleinsignale.

- **Großsignal:** Im Bereich bis $10\,\mathrm{MHz}$ verhällt sich die Schaltung sehr robust und weist einen zu erwartenden exponentiellen Abfall des CMRR von $54\,\mathrm{dB}$ auf $40\,\mathrm{dB}$ auf. Dieser Startwert von $54\,\mathrm{dB}$ deckt sich mit der in Kapitel 4.3 durchgeführten Monte-Carlo-Analyse. Der Abfall des CMRR auf $40\,\mathrm{dB}$ bei $10\,\mathrm{MHz}$ ist im Vergleich zur Simulation mit einem schlechtesten Wert von $26\,\mathrm{dB}$ deutlich besser.
  Trotzdem liegt der gemessene CMRR-Wert im Vergleich zur Simulation leicht im unteren Bereich. Dies liegt vor allem an praxisbedingten Ursachen. Einerseits sind Reale Leiterbahnen nie absolut symmetrisch. Schon kleinste Unterschiede in der Länge Geometrie oder Kapazität verschlechtern das CMRR. Andererseits lassen sich Trimmbauteile händisch nie perfekt auf den idealen Nullpunkt einstellen. Dazu kommen auch minimale Längenunterschiede in der Zuleitung vom Frequenzgenerator zur Platine. Dadurch kommt das Gleichtaktsignal minimalst versetzt an und wird von der Schaltung fälschlicherweise als Differenzsignal verstärkt.
- **Kleinsignal und Rauschdominanz:** Da der genutzte Frequenzgenerator bei $250\,\mathrm{MHz}$ auf $1\,\mathrm{V}$ limitiert war, ergab sich ein massives Problem im Signal-Rausch-Verhältnis. Das bereits geringe Gleichtaktsignal wurde durch den 150:1 Teiler extrem Abgeschwächt. Da das Oszilloskop das Ausgangssignal des Systems rechnerisch mit einem faktor von 150 multipliziert domminiert das Rauschen des Oszilloskop-Eingangs über dem eigentlichen Druchlasssignal. Um das Signal dennoch extrahieren zu können, wurde ein Mathematischer Mittelwert über 1024 Erfassungen angewandt. Diese Methodik elliminiert das nicht konstante Rauschen und lässt das eigentliche Signal erkennen. Ein minimales zeitliches Zittern kann jedoch bei den 1024 Erfassungen nicht ausgeschlossen werden. Dieses Zittern führt zu einer minimalen Phasenverschiebung wodurch sich Signalanteile teilweise gegenseitig auslöschen. Daher ist davon auszugehen, dass die gemessenen CMRR-Werte bei $250\,\mathrm{MHz}$ vermutlich leicht geschönt sind. Hierbei muss jedoch berücksichtigt werden, dass der Tastkopf für eine Nennspannung bis $150\,\mathrm{V}$ ausgelegt wurde. Da im Labor keine Signalquellen existieren, die derart hohe Spannungen bei $250\,\mathrm{MHz}$ treiben können, musste auf $1\,\mathrm{V}$ ausgewichen werden. In einem realen Einsatzszenario bei $100\,\mathrm{V}$ bis $150\,\mathrm{V}$ läge das Durchlasssignal über dem Rauschen und es müsste nicht auf ein fehleranfälliges Avraging ausgewichen werden. Daher ist davon auszugehen, dass die CMRR-Werte bei Nennbedingungen deutlich besser ausfallen würden.

7.2.5 Anpassung der Kompensationskapazitäten

Während des Übergangs vom simulierten auf den realen Aufbau wurde der Wert der Kompensationskapazität am High-Arm von $10{,}5\,\mathrm{pF}$ auf $10\,\mathrm{pF}$ abgeändert. Eine Neuberechnung der Kompensationskapazität am Low-Arm blieb zu diesem Zeitpunkt noch aus. Im Zuge der Hardwarebestückung wurde jedoch festgestellt, dass die Schaltung ohne die Anpassung der Kompensationskapazität am Low-Arm mittels Gleichung 2.5 nicht korrekt funktionierte. Daher wurde die Kompensationskapazität am Low-Arm durch $470\,\mathrm{pF}$ ersetzt welche dem rechnerischen Ergebniss von $498{,}11\,\mathrm{pF}$ zusammen mit dem Trimmkondensator näher kommt.
Sämtliche dokumentierten Messungen basieren auf dieser finalen Hardwarekonfiguration.

8 Fazit und Ausblick

Das Abschliesende Kapitel fasst die wesentlichen Erkenntnisse der Arbeit zusammen. Dabei werden die erreichten Ergebnisse mit der definierten Zielsetzung abgeglichen. Zusätzlich wird ein Ausblick über mögliche zukünftige Weiterentwicklungen des Messsystems gegeben.

8.1 Zusammenfassung und Fazit

Ziel dieser Arbeit war die Entwicklung einer kosteneffizienten, aktiven differentiellen Messpitze. Die theoretische Auslegung der Eingangsnetzwerke sowie der Pufferstufe und dem Differenzverstärker wurde erfolgreich in SPICE simuliert. Anschließend erfolgte die Realisierung auf einer 4-Lagen Leiterplatte.
Die messtechnische Charakterisierung lieferte vielversprechende Ergebnisse im niederfrequenten, als auch im untern hochfrequenten Bereich. Der Hardware-Abgleich ermöglichte eine sehr gute statische Symetrie, was sich auch in der gemessenen Gleichtaktunterdrückung von $54\,\mathrm{dB}$ bis $40\,\mathrm{dB}$ bei einer Frequenz von $10\,\mathrm{MHz}$ widerspiegelt. Dieser Wert stimmt hervorragend mit der im Vorfeld durchgeführten SPICE-Simulation überein. Auch die Zeitbereichanalyse bestätigt durch die saubere Signalabbildung des $10\,\mathrm{MHz}$ Sinus-Signals die Qualität der kapazitiven Frequenzkompensation des Spannungsteilers.
Im hohen Frequenzbereich wurden die physikalischen Grenzen des Prototyps und der verwendeten Messtechnik deutlich. Eine unbeabsichtigte LC-Resonant bei $50\,\mathrm{MHz}$ begrenzte die nutzbare Bandbreite des Systems. Das angestrebte Ziel von $250\,\mathrm{MHz}$ konnte folglich in dieser Hardware-Iteration nicht erreicht werden. Zudem zeigte sich bei der CMRR-Messung, dass die Limitierung des verwendeten Signalgenerators in Kombination mit dem 150:1 Teiler der Schaltung zu massiven Signal-Rausch-Problemen führte. Da die Messspitze für weitaus höhere Nennspannungen (bis $150\,\mathrm{V}$) konzipiert ist, konnte das System in seinem idealen Arbeitsbereich nicht abschließend validiert werden.
Zusammenfassend stellt der entwickelte Prototyp einen erfolgreichen Proof of Concept dar. Die Arbeit liefert ein funktionierendes und kosteneffizientes Differenzmesssystem.

8.2 Ausblick

Auf basis der gewonnenen Erkenntnisse und der identifizierten Limitierungen ergeben sich für zukünftige Iterationen der Messspitze klare Optimierungspotentiale. Diese zielen primär darauf ab, die parasitären Effekte weiter zu minimieren und das System an seinem Leistungsmaximum von $250\,\mathrm{MHz}$ zu betreiben. Da die $50\,\mathrm{MHz}$-Resonanz maßgeblich durch die parasitäre Induktivität der BNC-Zuleitung und der Masseklemmen verusacht wurde, muss die Schnittstelle zum Prüfling überarbeitet werden. Die Verwendung von direkten Tastkopfspitzen oder einlötbaren verbindungen würde die parasitäre Induktivität am eingang reduzieren.
Die eingesetzten Trimmbauteile bieten zwar einen soliden Abgleich, bringen durch ihre Größe und Bauform jedoch zusätzliche parasitäre Effekte in das System ein. Ein Nachfolgedesign sollte auf abgeglichene Widerstandsnetzwerke oder digital steuerbare Bauteile setzen.
Um die Leistungsfähigkeit des Tastkopfes ohne die Verfälschung eines mathematischen Averagings zu validieren, ist zukünftig ein weiterer Testaufbau unerlässlich. Jener Testaufbau erfordert die Kombination eines Signalgenerators und einem dedizierten Breitband-HF-Leistungsverstärker, da die zu verfügung stehenden Frequenzgeneratoren bei $250\,\mathrm{MHz}$ keinen Spannungspegel im Bereich von $150\,\mathrm{V}$ liefern.
Für zukünftige Iterationen oder Nachbauten des Messsystems ist es empfehlenswert, die Kompensationskapazität am Low-Arm auf $470\,\mathrm{pF}$ zu setzen. Diese Anpassung wurde im Zuge der Hardwarebestückung vorgenommen und hat sich als notwendig erwiesen. Mit diesen gezielten Anpassungen bietet das ausgearbeitete Konzept eine solide Basis für ein professionelles und kosteneffizientes Messinstrument.

Literaturverzeichnis

[1] Rohde & Schwarz, “Understanding Differential Probes,” Oct. 2023. [Online]. Available: https://www.youtube.com/watch?v=WHWMbGcCppo

[2] G. Yin, D. Qiu, P. Ye, and Y. Zhou, “Digital Oscilloscope High-frequency Active Differential Probe Design,” in *2024 Academic Conference of China Instrument and Control Society (ACCIS)*. Chengdu, China: IEEE, Jul. 2024, pp. 606–612. [Online]. Available: https://ieeexplore.ieee.org/document/10948735/

[3] Tektronix, *TDP0500 Active Differential Probe Datasheet*. [Online]. Available: https://download.tek.com/datasheet/TDP1000-TDP0500-P6251-Probe-Datasheet-51W1999710.pdf

[4] Siglent, *SAP2500D Active Differential Probe Datasheet*. [Online]. Available: https://int.siglent.com/u_file/images/24_04_23/Probe_DataSheet_EN01E_.pdf

[5] Teledyne LeCroy, *ZD200 Active Differential Probe Datasheet*. [Online]. Available: https://www.mouser.at/datasheet/3/911/1/zd200-probe-datasheet.pdf

[6] Micsig, *MDP1505 High-Voltage Differential Probe*. [Online]. Available: https://www.micsig.com/MDP/

[7] Keysight, *DP0011A Differential Active Probe 500 MHz*. [Online]. Available: https://www.keysight.com/de/de/product/DP0011A/differential-active-probe-500-mhz.html

[8] ——, *N2818A 200 MHz 10:1 Differential Active Probe*. [Online]. Available: https://www.keysight.com/de/de/product/N2818A/200-mhz-10-1-differential-active-probe.html

[9] Tektronix, *THDP0200 High-Voltage Differential Probe Datasheet*. [Online]. Available: https://www.testequipmenthq.com/datasheets/TEKTRONIX-THDP0200-Datasheet.pdf

[10] Rohde & Schwarz, *RT-ZD02 Differenz-Tastkopf Manual*. [Online]. Available: https://allice.de/wp-content/uploads/2018/04/Rohde-Schwarz-RT-ZD02-Differenz-Tastkopf-Manual-Web.pdf

[11] Keysight, *DP0012A Differential Active Probe 1 GHz*. [Online]. Available: https://www.keysight.com/us/en/product/DP0012A/differential-active-probe-1-ghz.html

[12] Pico Technology, *AD2201 200 MHz Active Differential Probe*. [Online]. Available: https://www.picotech.com/accessories/active-differential-high-speed/ad2201-200-mhz-active-differential-probe

[13] “Wellenwiderstand.” [Online]. Available: https://www.elektronik-kompendium.de/sites/grd/0301036.htm

[14] “Introduction to Impedance Matching Using Transmission Line Elements - Technical Articles.” [Online]. Available: https://www.allaboutcircuits.com/technical-articles/introduction-to-impedance-matching-using-transmission-line-elements/

[15] “Understanding Impedance Matching in Transmission Lines.” [Online]. Available: https://resources.system-analysis.cadence.com/blog/msa2021-understanding-impedance-matching-in-transmission-lines

[16] D. Mercer and A. Miclaus, “StudentZone—November 2018, ADALM1000 SMU Training, Topic 11: Frequency Compensated,” 2018.

[17] T. Zedníček, “Thin Film and Metal Film Resistors,” Aug. 2018. [Online]. Available: https://passive-components.eu/metal-thin-film-foil-thick-film-and-carbon-resistors/

[18] “Thin Film vs. Thick Film Resistors: Which Should You Use?” [Online]. Available: https://jlcpcb.com/blog/thin-film-vs-thick-film-resistors

[19] Vishay Intertechnology, Inc., “Frequency Response of Thin Film Chip Resistors.” [Online]. Available: https://www.vishay.com/docs/60107/freqresp.pdf

[20] J. Karki, “Understanding Operational Amplifier Specifications,” 2018.

[21] Rohde & Schwarz, “Understanding Common Mode Rejection Ratio,” Oct. 2023. [Online]. Available: https://www.youtube.com/watch?v=xjFkwcELzwA

[22] P. P. Simmons, P. P. Simmons, and D. Harmon, “Common Mode Rejection Ratio.”

[23] S. C. Piraud, “Signal conditioning, differential to single-ended amplification.”

[24] A. P. Patel, “Noise Sensitive Applications Want Ultralow Noise LDO Regulators.”

[25] *ADA4817-1/ADA4817-2: Low Noise, 1 GHz FastFET Op Amps*, Analog Devices. [Online]. Available: https://www.analog.com/media/en/technical-documentation/data-sheets/ada4817-1_4817-2.pdf

[26] *ADA4897-1/ADA4897-2: 1 nV/vHz, Low Power, Rail-to-Rail Output Amplifiers*, Analog Devices. [Online]. Available: https://www.mouser.at/datasheet/3/1014/1/C88E7F6FCEF959EEC99544EB7B2D4300E5382F23B2407B025E595CD1DFE0CC81.pdf

[27] *LTC6268/LTC6269: 500MHz Ultra-Low Bias Current FET Input Op Amp*, Linear Technology / Analog Devices. [Online]. Available: https://www.mouser.at/datasheet/3/1014/1/62689f.pdf

[28] *OPA656: Wideband, Unity-Gain Stable, FET-Input Operational Amplifier*, Texas Instruments. [Online]. Available: https://www.ti.com/lit/ds/symlink/opa656.pdf

[29] *OPA810: 140-MHz, High-Voltage, FET-Input Operational Amplifier*, Texas Instruments. [Online]. Available: https://www.ti.com/lit/ds/symlink/opa810.pdf

[30] *LT3045: 20V, 500mA, Ultralow Noise, Ultrahigh PSRR Linear Regulator*, Linear Technology / Analog Devices. [Online]. Available: https://www.mouser.at/datasheet/3/1014/1/4A28523D630F849594BC02B403822D8DD239756F5AE17E3EEEAA24BD038ABC85.pdf

[31] *LT3094: 20V, 500mA, Ultralow Noise, Ultrahigh PSRR Negative Linear Regulator*, Analog Devices. [Online]. Available: https://www.analog.com/media/en/technical-documentation/data-sheets/LT3094.pdf

[32] *ADM7150: 800 mA Ultralow Noise, High PSRR, RF Linear Regulator*, Analog Devices. [Online]. Available: https://www.mouser.at/datasheet/3/1014/1/ADM7150.pdf

[33] *TPS7A4700: 36-V, 1-A, 4-uVRMS, RF LDO Voltage Regulator*, Texas Instruments. [Online]. Available: https://www.ti.com/lit/ds/symlink/tps7a47.pdf

[34] *TPS7A33: -36-V, 1-A, Ultralow-Noise Negative Linear Regulator*, Texas Instruments. [Online]. Available: https://www.ti.com/lit/ds/symlink/tps7a33.pdf

[35] *LT1964: 200mA, Low Noise, Low Dropout Negative Micropower Regulator*, Linear Technology / Analog Devices. [Online]. Available: https://www.analog.com/media/en/technical-documentation/data-sheets/1964fb.pdf

[36] *RT Series: High Precision - High Stability Thin Film Chip Resistors*, Yageo. [Online]. Available: https://www.mouser.at/datasheet/3/72/1/PYU_RT_1_TO_0_01_ROHS_L.pdf

[37] *TNPU e3: High Precision Thin Film Flat Chip Resistors*, Vishay Intertechnology. [Online]. Available: https://www.vishay.com/docs/28779/tnpue3.pdf

[38] *RN73H: High Heat Resistance, High Reliability Metal Film Chip Resistor*, KOA Speer Electronics. [Online]. Available: https://www.mouser.com/catalog/specsheets/KOA_Speer_RN73H_8_21_24.pdf

[39] *PTN: Precision Thin Film Chip Resistors*, Vishay Intertechnology. [Online]. Available: https://www.vishay.com/docs/60026/ptn.pdf

[40] *RP Series: Thick Film Chip Resistors*, Yageo. [Online]. Available: https://www.mouser.at/datasheet/3/508/1/PYu-RP_51_RoHS_L_3.pdf

[41] *Precision Thin Film Chip Resistors*, Susumu. [Online]. Available: https://www.mouser.at/datasheet/3/826/1/n_catalog_partition01_en.pdf

[42] *Multilayer Ceramic Capacitors*, Taiyo Yuden. [Online]. Available: https://www.mouser.at/datasheet/3/940/1/c_mlcc_C_e.pdf

[43] *Multilayer Ceramic Chip Capacitors: Automotive Grade, General*, TDK. [Online]. Available: https://product.tdk.com/system/files/dam/doc/product/capacitor/ceramic/mlcc/catalog/mlcc_automotive_general_en.pdf

[44] *GRT Series: Chip Monolithic Ceramic Capacitors for Infotainment*, Murata. [Online]. Available: https://pim.murata.com/asset/pim4/ceramicCapacitorSMD/GRT1555C1H511FA02-01A-EN_PDF_CERAMICCAPACITORSMD

[45] *C0G Dielectric, 10 - 250 VDC (Commercial Grade)*, KEMET. [Online]. Available: https://www.mouser.at/datasheet/3/72/1/KEM_C1003_C0G_SMD.pdf

[46] *TC33 Series - 3 mm SMD Trimming Potentiometer*, Bourns. [Online]. Available: https://www.mouser.at/datasheet/3/40/1/tc33.pdf

[47] *J Series: Half Turn Ceramic SMD Trimmer Capacitors*, Knowles Voltronics. [Online]. Available: https://www.mouser.com/catalog/specsheets/knowles_12132018_J%20Series%20Trim.pdf

[48] *Coaxial Connectors Datasheet 62101421021*, Würth Elektronik. [Online]. Available: https://www.we-online.com/components/products/datasheet/62101421021.pdf

[49] *WS-SLTV THT Mini Slide Switch*, Würth Elektronik. [Online]. Available: https://www.we-online.com/components/products/datasheet/452406020024.pdf

Abbildungsverzeichnis

2.1 Ersatzschaltbild einer Übertragungsleitung mit verteilter Serieninduktivität (L') und Parallelkapazität (C') [13]. 5
2.2 Prinzipschaltbild eines frequenzkompensierten Spannungsteilers [16]. . 6
2.3 Hochfrequenzersatzschaltbild eines SMD-Widerstands mit parasitärer Parallelkapazität (C_P) und Serieninduktivität (L_{ESL}). 7
2.4 Vergleich der Terminierungsformen: Herkömmlicher Wraparound-SMD-Widerstand (links) und Flip-Chip-Widerstand (rechts) [19]. 8
2.5 Klassische Differenzverstärker-Topologie [23]. 10
2.6 Schaltungsarchitektur eines 3-OPV-Instrumentenverstärkers mit hochohmiger Eingangsentkopplung [23]. 11
2.7 Ersatzschaltbild eines Low Noise LDOs [24]. 12

3.1 Blockschaltbild der Kernarchitektur der aktiven differentiellen Messspitze. 13
3.2 Idealisiertes SPICE-Simulationsmodell des kaskadierten Eingangsnetzwerkes. 14
3.3 Reale Hardware-Umsetzung des Eingangsnetzwerkes. 15
3.4 Idealisierte Simulationsbeschaltung der bipolaren LDO-Spannungsregler. 16
3.5 Reale Hardware-Umsetzung der bipolaren LDO-Spannungsregler. . . . 17

4.1 Vollständiger LTspice-Simulationsaufbau des Signalpfades der differentiellen Messspitze. 21
4.2 Simuliertes Bode-Diagramm (AC-Analyse) zur Bestimmung des Amplituden- und Phasengangs bei einer Bandbreite von bis zu $250\,\mathrm{MHz}$. 22
4.3 Transienten-Analyse des Großsignalverhaltens bei Anregung durch ein $250\,\mathrm{MHz}$-Sinussignal. 23
4.4 Transienten-Analyse des Großsignalverhaltens bei Anregung durch ein $10\,\mathrm{MHz}$-Rechtecksignal. 24
4.5 Monte-Carlo-Analyse der Gleichtaktunterdrückung bei hohen Frequenzen. 25

5.1 Darstellung der Kupferebenen des 4-Lagen-Designs (Oberseite, GND-Innenlage, PWR-Innenlage und Unterseite). 27
5.2 Floorplan und Layoutstrategie zur räumlichen Trennung von analoger Signalverarbeitung und Energieversorgung. 27
5.3 Rendering der 3D-Ansicht des finalisierten Leiterplatten-Layouts. 28

7.1 Sinus Signal an IN+ mit $500\,\mathrm{kHz}$. 33
7.2 Sinus Signal an IN- mit $500\,\mathrm{kHz}$. 34

7.3 Sinus Signal an IN+ mit $10\,\mathrm{MHz}$. 34
7.4 Sinus Signal an IN- mit $10\,\mathrm{MHz}$. 35
7.5 Rechteck Signal an IN+ mit $500\,\mathrm{kHz}$. 35
7.6 Rechteck Signal an IN- mit $500\,\mathrm{kHz}$. 36
7.7 Rechteck Signal an IN+ mit $10\,\mathrm{MHz}$. 36
7.8 Rechteck Signal an IN- mit $10\,\mathrm{MHz}$. 37
7.9 Bodeplot der Schaltung. 38
7.10 CMRR-Messung der Schaltung mit $10\,\mathrm{V}$ Eingang von $10\,\mathrm{kHz}$ bis $10\,\mathrm{MHz}$. 39
7.11 CMRR-Messung der Schaltung mit $1\,\mathrm{V}$ Eingang von $10\,\mathrm{kHz}$ bis $250\,\mathrm{MHz}$. 39

Tabellenverzeichnis

1.1 Übersicht gängiger differenzieller Tastköpfe am Markt und deren Spezifikationen 3

3.1 Vergleich potenzieller Operationsverstärker anhand der Bandbreiten-Effizienz (FoM) 18
3.2 Vergleich rauscharmer LDO-Spannungsregler anhand des Performance Index (FoM) 18
3.3 Spezifikation der idealisierten passiven Bauelemente aus der AC-Simulation 20
3.4 Vollständige Spezifikation der bestückten passiven und elektromechanischen Bauelemente 20

5.1 Lagenaufbau (Layer-Stackup) der 4-Lagen-Leiterplatte inklusive Materialspezifikationen 29

Symbolverzeichnis

Symbol	Bezeichnung	Einheit
A	Verstärkung	-
C	Kapazität	F
I	Stromstärke	A
L	Induktivität	H
P	Leistung	W
R	Widerstand	Ω
SR	Slew-Rate	$\mathrm{V/s}$
U	Spannung	V
Z	Impedanz	Ω
Γ	Reflexionsfaktor	-
ω	Kreisfrequenz	$\mathrm{rad/s}$

Abkürzungsverzeichnis

AC	Alternating Current (Wechselstrom)
BNC	Bayonet Neill-Concelman
CMRR	Common-Mode Rejection Ratio (Gleichtaktunterdrückung)
DC	Direct Current (Gleichstrom)
ESL	Equivalent Series Inductance (Äquivalente Serieninduktivität)
FET	Field-Effect Transistor (Feldeffekttransistor)
FoM	Figure of Merit
GBW	Gain-Bandwidth Product (Verstärkungs-Bandbreiten-Produkt)
LDO	Low Dropout (Regler)
MLCC	Multi-Layer Ceramic Capacitor
OPV	Operationsverstärker
PCB	Printed Circuit Board (Leiterplatte)
PSRR	Power Supply Rejection Ratio (Versorgungsspannungsdurchgriffs-dämpfung)
SMD	Surface-Mounted Device
SPICE	Simulation Program with Integrated Circuit Emphasis
TCR	Temperature Coefficient of Resistance
THT	Through-Hole Technology
USB	Universal Serial Bus