TABELAS DA VERDADE IMPLEMENTADAS COM MUX

O que é MULTIPLEXAÇÃO?



TABELAS DA VERDADE IMPLEMENTADAS COM MUX

Multiplexador (ou MUX): Seletor de dados
Seleciona uma de N fontes de entrada de dados
transmite os dados selecionados para a saída.



O controle de roteamento da entrada de dados desejada para a saída feito pelas entradas de SELECÃO referidas como entradas ENDEREÇO.

Código de entrada de SELEÇÃO determina qual entrada é transmitida à saída Z

TABELAS DA VERDADE IMPLEMENTADAS COM MUX

Exemplo: Multiplexador de 2 entradas (2 x 1):



$$Z = I_0 \bullet \bar{S} + I_1 \bullet S$$

S	Saída
0	$Z = I_0$
1	$Z = I_1$

TABELAS DA VERDADE IMPLEMENTADAS COM MUX

Exemplo: Multiplexador de 4 entradas (4 x 1):



TABELAS DA VERDADE IMPLEMENTADAS COM MUX

Exemplo: Multiplexador de 4 entradas (4 x 1)
Implementação com portas:



S_1	S_0	Saída
0	0	$Z = I_0$
0	1	$Z = I_1$
1	0	$Z = I_2$
1	1	$Z = I_3$

TABELAS DA VERDADE IMPLEMENTADAS COM MUX

Exemplo: Multiplexador de 8 entradas (8 x 1)
Implementação em TTL (c/ entrada de habilitação)



Entradas				Saídas	
$\bar{E}$	S_2	S_1	S_0	$\bar{Z}$	Z
H	X	X	X	H	L
L	L	L	L	$\bar{I}_0$	I_0
L	L	L	H	$\bar{I}_1$	I_1
L	L	H	L	$\bar{I}_2$	I_2
L	L	H	H	$\bar{I}_3$	I_3
L	H	L	L	$\bar{I}_4$	I_4
L	H	L	H	$\bar{I}_5$	I_5
L	H	H	L	$\bar{I}_6$	I_6
L	H	H	H	$\bar{I}_7$	I_7

TABELAS DA VERDADE IMPLEMENTADAS COM MUX

Exemplo: Multiplexador de 8 entradas (8 x 1)
Implementando tabela da verdade de 3 entradas:



C	B	A	Z
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

TABELAS DA VERDADE IMPLEMENTADAS COM MUX

Exemplo: Multiplexador de 8 entradas (8 x 1)
Tabela da verdade de 3 entradas - Logisim:



C	B	A	Z
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

TABELAS DA VERDADE IMPLEMENTADAS COM MUX

Exemplo: Multiplexador de 8 entradas (8 x 1)
Tabela da verdade de 3 entradas - Logisim:



C	B	A	Z
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

6h

8h

TABELAS DA VERDADE IMPLEMENTADAS COM MUX

Exemplo: Multiplexador de 8 entradas (8 x 1)
Tabela da verdade de 3 entradas - Logisim+VHDL:



C	B	A	Z
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

6h

8h

TABELAS DA VERDADE IMPLEMENTADAS COM MUX

Implementação em VHDL

```vhdl
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY Mux_8_x_1_vhdl IS
  PORT (
    A       : IN  std_logic;     -- entrada A (LSB)
    B       : IN  std_logic;     -- entrada B
    C       : IN  std_logic;     -- entrada C (MSB)
    Z       : OUT std_logic      -- saída Z
    );
END Mux_8_x_1_vhdl;

ARCHITECTURE TypeArchitecture OF Mux_8_x_1_vhdl IS
signal abc: std_logic_vector(2 downto 0);
BEGIN
     abc(0) <= A;
     abc(1) <= B;
     abc(2) <= C;
     with abc select
          Z <= '0' when "000",
               '1' when "001",
               '1' when "010",
               '0' when "011",
               '0' when "100",
               '0' when "101",
               '0' when "110",
               '1' when "111",
               '0' when others;
END TypeArchitecture;
```

C	B	A	Z	
0	0	0	0	6h
0	0	1	1	
0	1	0	1	
0	1	1	0	
1	0	0	0	8h
1	0	1	0	
1	1	0	0	
1	1	1	1	