

Circuitos Digitais (Práticas)

Prática 6

Prof. Gortan

Contador Síncrono

Nesta experiência você desenvolverá e testará dois projetos:

1. Cronômetro digital idêntico ao da experiência anterior, porém síncrono.
2. Contador (também síncrono) seguindo uma sequência qualquer predeterminada.

Obs.: Os projetos poderão ser desenvolvidos exclusivamente em VHDL, tanto no Logisim-evolution como no Quartus. Não há necessidade de desenvolver circuitos com portas.

1ª Parte: Cronômetro Síncrono

Desenvolva e teste um bloco VHDL no Logisim-evolution com as mesmas entradas e saídas do cronômetro da experiência anterior:

Entradas:

- clk – período de 1 s.
- start-stop – ativa / para a contagem
- ud – low → ascendente, high → descendente
- z – reseta o contador e suspende a contagem

Saídas:

- Acionamento de dois displays 7 segmentos

Detalhe: a mudança de sentido u/d só deverá ocorrer com a tecla z acionada.

1ª Parte: Cronômetro Síncrono

Exporte o arquivo VHDL desenvolvido no Logisim-evolution e crie um projeto no Quartus, para ser testado no kit epm 240 com os seguintes detalhes adicionais:

- clk de entrada será de 50 MHz do kit – será dividido internamente para chegar ao clk de 1 s.
- Tecla start-stop passando por circuito de anti-repique. Use o divisor do item anterior para obter também um clock de 10 ms. para esse fim.
- Deverão ser utilizados subcircuitos para o divisor de clock, circuito anti-repique e função de conversão binário/7 segmentos, declarados em um package específico para essa aula.
.
- O package e os subcircuitos deverão ser acomodados em um subdiretório da prática chamado *Componentes*.

1ª Parte: Cronômetro Síncrono

Compare o desenvolvimento, o desempenho e a utilização de recursos de hw entre o Cronômetro Síncrono que você desenvolveu e aquele baseado em contadores assíncronos da experiência anterior.

As saídas do cronômetro síncrono desenvolvido no Quartus são síncronas com qual relógio?

O que é preciso fazer para que sejam síncronas com o clk de 50 MHz do kit?

2ª Parte: Sequência qualquer

Desenvolva um bloco VHDL no Logisim-evolution com:

Entradas:

- clk de 1 s.
- tecla start

Saídas:

- Acionamento de dois displays 7 segmentos

2ª Parte: Sequência qualquer

Operação desejada:

- Inicialmente o dígito mais significativo do display (MSD) estará apagado e o menos significativo (LSD) mostrará um hífen (-).
- Ao se pressionar brevemente a tecla start o contador mostrará a seguinte sequência:
 - MSD – mostrará ora J (RA ímpar) ou P (RA par) ora apagado.
 - LSD – mostrará:
– 1 2 3 4 5 6 7 – 7 6 5 4 3 2 1 –
sendo que as duas sequências numéricas deverão conter os sete últimos dígitos do RA do aluno, primeiro na ordem direta, depois a mesma sequência invertida.
- Após mostrar toda sequência acima o contador voltará ao repouso, até novo pressionamento de start. Veja um vídeo ilustrativo da operação no link fornecido no Moodle.

2ª Parte: Sequência qualquer

Últimos 7 dígitos do RA (ordem direta e invertida)

P (RA par) ou J (RA ímpar)

