ICLab Final Project Checklist:

G18 謝霖泳、劉亦傑、林暄傑

Checklist

Design Stage	Description	Fin	Comment
Software	image_preprocess.py	У	image_preprocess.py 產生 tb 和 golden
(/SW)	gaussian.py med.py		gaussian.py, med.py 驗證 gaussian filter和
Coffuero	. ,		median filter 的算法及產生小 module 的 tb
Software (/SW)	Test pattern	У	flower_638_482.jpg 是原圖 noise_638_482.txt 是加入雜訊的電路 input
RTL implementation			med_of_med_636_480.txt 是測 median
(/RTL)			filter 的小 tb
			gaussian_denoise_636_480.txt 是測
			Gaussian filter 的小 tb
			denoise_hog_with_sqrt_636_480.txt 是我們
			在 median filter + HOG + sqrt 的 input
			gaussian_hog_with_sqrt_636_480.txt 是我
			們在 Gaussian filter + HOG + sqrt 的 input
	Source file	У	
DTI implementation	<verilog (*.v)="" file=""></verilog>		\ht \\ \
RTL implementation (/RTL)	Simulation file <testbench (*.v)<="" td=""><td>У</td><td>請詳見 misc.txt</td></testbench>	У	請詳見 misc.txt
Synthesis (/SYN)	ncverilog.log, mist.txt>		
	Spyglass report	у	
	<spyglass.rep></spyglass.rep>		
	DC (t) (t)	У	report_area_top.out => area report
	<pre>< netlist (*.v), synthesis scripts(*.tcl),</pre>		report_timing_top.out => timing report report_power_top.out => power report
	synthesis log(*.log),		syn.log => synthesis log file
	reports(*.rep),misc.txt>		其餘細節請詳見 misc.txt
Place and Route	ICC	у	icc_output.log => P&R log
(/APR)	<netlist (*.v),="" delay<="" td=""><td></td><td>CHIP_layout.sdf => delay file(放在/APR)</td></netlist>		CHIP_layout.sdf => delay file(放在/APR)
	(*.sdf)		*.rep => 包含 area, power, timing,
	P&R log (*.log), reports (*.rep), DRC&LVS		DRC&LVS 其餘細節請見 misc.txt
	results (*.rep)>		
P&R	Post-Simulation	у	請見 misc.txt
(/APR)	< testbench (*.v)		
DoD	ncverilog.log>		At Design for
P&R (/APR)	Power Analysis <pt_power.rep,< td=""><td>У</td><td>請見 misc.txt</td></pt_power.rep,<>	У	請見 misc.txt
pdf document.	scripts(*.tcl)>		
(/)	1.放入這份	У	
	G18_Checklist.pdf,		
	G18_finalproject.pdf		

Software Usage

在 SW 底下,共有三個.py 檔,主要依靠 image_preprocess.py 來對輸入圖片進行加入雜訊、產生 golden pattern、testbench 的功能。而在設計過程會需要進行另外兩個 filter 的驗證,因此額外有 gaussian.py 和 med.py 分別去驗證我們的算法。

Test pattern 的部分,noise_638_482.txt 會於 testbench 作為我們的 top module input,而 golden 對比上則共分為四個.txt 檔如下:

- 1. med_of_med_636_480.txt 測試至 median filter 的階段結果
- 2. gaussian denoise 636 480.txt 測試至 Gaussian filter 的階段結果
- 3. denoise_hog_with_sqrt_636_480.txt 測試 median filter 含 HOG 的結果
- 4. gaussian_hog_with_sqrt_636_480.txt 測試 Gaussian filter 含 HOG 的結果

在 Simulation 的部分,我們皆於 sim 資料夾下完成,目錄下共有兩個 testbench,test_top.v 會包含 pre-sim 和 gate-sim,test_CHIP.v 則包含 posim。

詳細指令整理如下

median filter:

pre-sim: ncverilog -f sim.f +define+MED --> presim_MED_ncverilog.log
gate-sim: ncverilog -f gatesim.f +define+MED -> gate_sim_MED_ncverilog.log
postsim: ncverilog -f postsim.f +define+MED -> postsim_MED_ncverilog.log

Gaussian filter:

pre-sim: ncverilog -f sim.f +define+GAUSS -> gate_sim_MED_ncverilog.log
gate-sim: ncverilog -f gatesim.f +define+GAUSS -> gate_sim_GAUSS_ncverilog.log
postsim: ncverilog -f postsim.f +define+GAUSS -> postsim_guassian_ncverilog.log

Project path

Our Project Path: /home/u107/u107061246/ICLAB/final

Filetree

我們的 project folder 名稱為 final

hdl: 放置 RTL 檔案

top.v: 最後完成電路的 top module

denoise.v: median filter

median.v: median 運算電路

Gaussian.v: Gaussian filter

MUX.v: 選擇 mode (median or Gaussian)

HOG.v: HOG 電路

hog_counter.v: 輔助 HOG 的 counter 電路

sqrt.v: square root 電路

spyglass_final_project.rpt: spyglass report

sim: 放置模擬的檔案 (Note: 模擬所需的 test pattern 放在 sim 的 golden, pix)

test_top.v 主要模擬 pre-sim & gate-sim 的 testbench

test_CHIP.v 主要模擬 posim 的 testbench

sim.f: 由 test_top.v 使用 (可選 mode)

gatesim.f: 由 test_top.v 使用 (可選 mode)

postsim.f 由 test_CHIP.v 使用 (可選 mode)

golden: 放置 golden pattern

denoise_hog_with_sqrt_636_480.txt

med_of_med_636_480.txt

gaussian_denoise_636_480.txt

gaussian_hog_with_sqrt_636_480.txt

pix: 放置含 noise 的 pattern

noise_638_482.txt

*.fsdb 為產生的波型檔

syn:放置 DC 產生的檔案

*.tcl: 跑 synthesis 的檔案

report: 包含 timing, area, power report

netlist: 包含 DC 產生的 top_syn.v, top_syn.sdc, top_syn.sdf (for gate-sim)

apr_0.7: (我們嘗試了很多版本的 APR,最後請助教於 apr_0.7 資料夾查看最終結果)

io_pin.tdf: I/O pin assignment 檔案

run.tcl: 跑所有 APR 的 script (包含 0~6)

CHIP_syn.v: 拿去跑 APR 的 synthesis netlist

CHIP_syn.sdc: 拿去跑 APR 的 synthesis constraint

post_layout:

CHIP.gds: layout file

CHIP_layout.v: APR 產生的 netlist

CHIP_layout.sdf: delay file 用於 post-sim

CHIP_layout.sdc: constraint file, 用於 power analysis

CHIP_layout.max.gz: SPEF file,用於 power analysis

Primetime:

presim_wv: 針對 pre-sim fsdb 進行 power analysis

postsim_wv: 針對 post-sim fsdb 進行 power analysis