

Universidad Nacional Autónoma De México

Facultad de Ingeniería

Proyecto Parcial 1

Integrantes:

Aquino Martínez Alexis Emmanuel

Camacho Pérez Frida Sofía

Toledo Hidalgo Javier Alejandro

León Gómez Yael Humeberto

Profesor:

Oscar Francisco Fuentes Casarubias

Materia:

Diseño Digital Moderno

Fecha:

11 de octubre del 2026

Objetivo del Sistema

Diseñar, construir y comprobar una unidad lógica combinacional de 2 bits usando únicamente circuitos integrados de lógica digital, sin microcontrolador, FPGA ni software. El sistema recibe dos números binarios de 2 bits, A y B (de 0 a 3), y un selector S1S0 que elige entre cuatro operaciones: suma, XOR, AND y máximo. El resultado se muestra en un display de 7 segmentos, un decoder 2 a 4 enciende un LED que indica la operación activa y una entrada ENABLE permite habilitar o apagar la salida.

Diagrama de bloques





Tabla de especificaciones de entradas y salidas

ALU de 2 bits con salida a display de 7 segmentos

Hoja de especificaciones (datasheet) · Sistema combinacional de 4 operaciones: SUMA, AND, XOR y MAX ·

1. DIAGRAMA DE BLOQUES



2. ENTRADAS Y SALIDAS

Señal	Tipo	Bits	Descripción
$A_1\ A_0$	Entrada	2	Operando A (A_0 = LSB), valores 0 a 3
$B_1\ B_0$	Entrada	2	Operando B (B_0 = LSB), valores 0 a 3
$S_1\ S_0$	Entrada	2	Selección de operación (S_0 = LSB)
EN	Entrada	1	ENABLE (1 = display encendido)
$s_2\ s_1\ s_0$	Salida	3	Resultado binario (s_0 = LSB), de 0 a 6
a – g	Salida	7	Segmentos del display (activos en alto)

3. TABLA DE SELECCIÓN S_1S_0

S_1	S_0	Operación	Resultado	Rango
0	0	SUMA	A + B	0 – 6
0	1	AND	bit a bit	0 – 3
1	0	XOR	bit a bit	0 – 3
1	1	MAX	mayor de A y B	0 – 3

4. COMPORTAMIENTO DE ENABLE

EN	BI′/RBO′ (pin 4)	Display
1	1 (nivel alto)	Muestra el resultado (dígito 0 a 6)
0	0 (nivel bajo)	Apagado: todos los segmentos off

EN se conecta a la entrada de apagado BI′/RBO′ del 74LS48. Con EN = 0 solo se apaga el display: el circuito sigue calculando y $s_2s_1s_0$ permanecen disponibles. LT′ y RBI′ van a +5 V para que el 0 se muestre. No dejar EN flotante (usar interruptor con resistencia pull-up).

5. RANGO DE OPERACIÓN

Parámetro	Valor
Alimentación V_{CC} (74LS)	4.75 – 5.25 V (nominal 5 V)
Operandos A y B	0 a 3 (2 bits cada uno)
Resultado	0 a 6 (SUMA); 0 a 3 (las demás)

6. ALIMENTACIÓN

- +5 V DC regulada (fuente o regulador 7805); GND común para CIs y cátodo del display.
- Valores de operación: familia 74LS comercial (confirmar en hoja del fabricante).

7. LISTA DE CIs Y COMPONENTES

Cant.	Componente	Función
1	74LS153	Doble MUX 4:1 (s_0 y s_1)
1	74LS48	Decodificador BCD a 7 segmentos
1	Display cátodo común	7 segmentos, muestra el resultado
1	74LS86	4 XOR (se usan 3)
3	74LS08	4 AND c/u (se usan 9 de 12)
2	74LS32	4 OR c/u (se usan 5 de 8)
1	74LS04	6 NOT (se usan 4)
2	DIP switch 4 pos.	$A_1\ A_0\ B_1\ B_0\ S_1\ S_0$ EN

Asignación de compuertas: XOR ×3 ($A_0⊕B_0$, $A_1⊕B_1$ y suma con acarreo); AND ×9 (A_0B_0, A_1B_1, acarreo·($A_1⊕B_1$), 4 de MAX y 2 de s_2); OR ×5 (s_2 de SUMA, MAX s_1 y 3 de MAX s_0); NOT ×4 ($\overline{A_1}$, $\overline{B_1}$, $\overline{S_1}$, $\overline{S_0}$).


8. PINOUT DE LOS CIs DE 14 PINES (vista superior)


CI	Pines
74LS08 / 32 / 86	1A 1 · 1B 2 · 1Y 3 · 2A 4 · 2B 5 · 2Y 6 · **GND 7** 3Y 8 · 3A 9 · 3B 10 · 4Y 11 · 4A 12 · 4B 13 · **V_{CC} 14**
74LS04	1A 1 · 1Y 2 · 2A 3 · 2Y 4 · 3A 5 · 3Y 6 · **GND 7** 4Y 8 · 4A 9 · 5Y 10 · 5A 11 · 6Y 12 · 6A 13 · **V_{CC} 14**


10. NOTAS DE CONEXIÓN

- Cátodo común del display a GND; cada segmento a–g del 74LS48
- D (pin 6 del 74LS48) a GND: solo llegan valores de 0 a 6.
- 1G′ y 2G′ del 74LS153 a GND: ambos MUX siempre habilitados.
- Entradas no usadas de las compuertas a GND o +5 V; no dejarlas flotantes.

9. PINOUT Y CONEXIONES







Desarrollo de las cuatro operaciones

1. Planteamiento

Entradas: **A = A_1A_0** y **B = B_1B_0** (A_0 y B_0 son los bits menos significativos). Salidas: **$S_2S_1S_0$**, con s_0 el menos significativo y s_2 el más significativo.

- **SUMA:** A + B (resultado de 0 a 6, usa los 3 bits).
- **AND y XOR:** bit a bit ($s_1 = A_1$ op B_1, $s_0 = A_0$ op B_0), por lo que $s_2 = 0$.
- **MAX:** devuelve el mayor de A y B (de 0 a 3), por lo que $s_2 = 0$.
- Cada minitérmino se numera como m = $A_1A_0B_1B_0$ en decimal. En los mapas, las filas son A_1A_0 y las columnas B_1B_0, en código Gray (00, 01, 11, 10).

2. Tabla de verdad

m	A1 A0 B1 B0	A	B	SUMA s2 s1 s0	AND s2 s1 s0	XOR s2 s1 s0	MAX s2 s1 s0
0	00 00	0	0	0 0 0	0 0 0	0 0 0	0 0 0
1	00 01	0	1	0 0 1	0 0 0	0 0 1	0 0 1
2	00 10	0	2	0 1 0	0 0 0	0 1 0	0 1 0
3	00 11	0	3	0 1 1	0 0 0	0 1 1	0 1 1
4	01 00	1	0	0 0 1	0 0 0	0 0 1	0 0 1
5	01 01	1	1	0 1 0	0 0 1	0 0 0	0 0 1
6	01 10	1	2	0 1 1	0 0 0	0 1 1	0 1 0
7	01 11	1	3	1 0 0	0 0 1	0 1 0	0 1 1
8	10 00	2	0	0 1 0	0 0 0	0 1 0	0 1 0
9	10 01	2	1	0 1 1	0 0 0	0 1 1	0 1 0
10	10 10	2	2	1 0 0	0 1 0	0 0 0	0 1 0
11	10 11	2	3	1 0 1	0 1 0	0 0 1	0 1 1
12	11 00	3	0	0 1 1	0 0 0	0 1 1	0 1 1
13	11 01	3	1	1 0 0	0 0 1	0 1 0	0 1 1
14	11 10	3	2	1 0 1	0 1 0	0 0 1	0 1 1
15	11 11	3	3	1 1 0	0 1 1	0 0 0	0 1 1

3. Mapas de Karnaugh y expresiones mínimas

Las celdas con 1 aparecen sombreadas. Cada implicante indica los minitérminos que cubre.

Operación: SUMA

SUMA s_0

$A_1A_0 \setminus B_1B_0$	00	01	11	10
00	0 m0	1 m1	1 m3	0 m2
01	1 m4	0 m5	0 m7	1 m6
11	1 m12	0 m13	0 m15	1 m14
10	0 m8	1 m9	1 m11	0 m10

Grupos (implicantes):
- $A_0\,\overline{B_0}$ (m4, m6, m12, m14)
- $\overline{A_0}\,B_0$ (m1, m3, m9, m11)

Expresión mínima (suma de productos):

$s_0 = A_0\,\overline{B_0} + \overline{A_0}\,B_0$

Forma simplificada con XOR:

$s_0 = A_0 \oplus B_0$

SUMA s_1

$A_1A_0 \setminus B_1B_0$	00	01	11	10
00	0 m0	0 m1	1 m3	1 m2
01	0 m4	1 m5	0 m7	1 m6
11	1 m12	0 m13	1 m15	0 m14
10	1 m8	1 m9	0 m11	0 m10

Grupos (implicantes):
- $A_1\,\overline{B_1}\,\overline{B_0}$ (m8, m12)
- $\overline{A_1}\,\overline{A_0}\,B_1$ (m2, m3)
- $\overline{A_1}\,A_0\,\overline{B_1}\,B_0$ (m5)
- $\overline{A_1}\,B_1\,\overline{B_0}$ (m2, m6)
- $A_1\,A_0\,B_1\,B_0$ (m15)
- $A_1\,\overline{A_0}\,\overline{B_1}$ (m8, m9)

Expresión mínima (suma de productos):

$s_1 = A_1\,\overline{B_1}\,\overline{B_0} + \overline{A_1}\,\overline{A_0}\,B_1 + \overline{A_1}\,A_0\,\overline{B_1}\,B_0 + \overline{A_1}\,B_1\,\overline{B_0} + A_1\,A_0\,B_1\,B_0 + A_1\,\overline{A_0}\,\overline{B_1}$

Forma simplificada con XOR:

$s_1 = A_1 \oplus B_1 \oplus A_0B_0$

SUMA s_2

$A_1A_0 \setminus B_1B_0$	00	01	11	10
00	0 m0	0 m1	0 m3	0 m2
01	0 m4	0 m5	1 m7	0 m6
11	0 m12	1 m13	1 m15	1 m14
10	0 m8	0 m9	1 m11	1 m10

Grupos (implicantes):
- $A_1\,A_0\,B_0$ (m13, m15)
- $A_0\,B_1\,B_0$ (m7, m15)
- $A_1\,B_1$ (m10, m11, m14, m15)

Expresión mínima (suma de productos):

$s_2 = A_1\,A_0\,B_0 + A_0\,B_1\,B_0 + A_1\,B_1$

Forma simplificada con XOR:

$s_2 = A_1B_1 + A_0B_0(A_1 \oplus B_1)$

Operación: AND

AND s_0

A_1A_0 \ B_1B_0	00	01	11	10
00	0 m0	0 m1	0 m3	0 m2
01	0 m4	1 m5	1 m7	0 m6
11	0 m12	1 m13	1 m15	0 m14
10	0 m8	0 m9	0 m11	0 m10

Grupos (implicantes):
- $A_0\ B_0$ (m5, m7, m13, m15)

Expresión mínima (suma de productos):

$s_0 = A_0\ B_0$

AND s_1

A_1A_0 \ B_1B_0	00	01	11	10
00	0 m0	0 m1	0 m3	0 m2
01	0 m4	0 m5	0 m7	0 m6
11	0 m12	0 m13	1 m15	1 m14
10	0 m8	0 m9	1 m11	1 m10

Grupos (implicantes):
- $A_1\ B_1$ (m10, m11, m14, m15)

Expresión mínima (suma de productos):

$s_1 = A_1\ B_1$

AND s_2

A_1A_0 \ B_1B_0	00	01	11	10
00	0 m0	0 m1	0 m3	0 m2
01	0 m4	0 m5	0 m7	0 m6
11	0 m12	0 m13	0 m15	0 m14
10	0 m8	0 m9	0 m11	0 m10

Todas las celdas valen 0.

Expresión mínima:

$s_2 = 0$

Operación: XOR

XOR s_0

$A_1A_0 \setminus B_1B_0$	00	01	11	10
00	0 m0	1 m1	1 m3	0 m2
01	1 m4	0 m5	0 m7	1 m6
11	1 m12	0 m13	0 m15	1 m14
10	0 m8	1 m9	1 m11	0 m10

Grupos (implicantes):
- $A_0 \overline{B_0}$ (m4, m6, m12, m14)
- $\overline{A_0} B_0$ (m1, m3, m9, m11)

Expresión mínima (suma de productos):

$s_0 = A_0 \overline{B_0} + \overline{A_0} B_0$

Forma simplificada con XOR:

$s_0 = A_0 \oplus B_0$

XOR s_1

$A_1A_0 \setminus B_1B_0$	00	01	11	10
00	0 m0	0 m1	1 m3	1 m2
01	0 m4	0 m5	1 m7	1 m6
11	1 m12	1 m13	0 m15	0 m14
10	1 m8	1 m9	0 m11	0 m10

Grupos (implicantes):
- $A_1 \overline{B_1}$ (m8, m9, m12, m13)
- $\overline{A_1} B_1$ (m2, m3, m6, m7)

Expresión mínima (suma de productos):

$s_1 = A_1 \overline{B_1} + \overline{A_1} B_1$

Forma simplificada con XOR:

$s_1 = A_1 \oplus B_1$

XOR s_2

$A_1A_0 \setminus B_1B_0$	00	01	11	10
00	0 m0	0 m1	0 m3	0 m2
01	0 m4	0 m5	0 m7	0 m6
11	0 m12	0 m13	0 m15	0 m14
10	0 m8	0 m9	0 m11	0 m10

Todas las celdas valen 0.

Expresión mínima:

$s_2 = 0$

Operación: MAX

MAX s_0

$A_1A_0 \setminus B_1B_0$	00	01	11	10
00	0 m0	1 m1	1 m3	0 m2
01	1 m4	1 m5	1 m7	0 m6
11	1 m12	1 m13	1 m15	1 m14
10	0 m8	0 m9	1 m11	0 m10

Grupos (implicantes):
- $B_1\ B_0$ (m3, m7, m11, m15)
- $A_1\ A_0$ (m12, m13, m14, m15)
- $\overline{A_1}\ B_0$ (m1, m3, m5, m7)
- $A_0\ \overline{B_1}$ (m4, m5, m12, m13)

Expresión mínima (suma de productos):

$$s_0 = B_1\ B_0 + A_1\ A_0 + \overline{A_1}\ B_0 + A_0\ \overline{B_1}$$

MAX s_1

$A_1A_0 \setminus B_1B_0$	00	01	11	10
00	0 m0	0 m1	1 m3	1 m2
01	0 m4	0 m5	1 m7	1 m6
11	1 m12	1 m13	1 m15	1 m14
10	1 m8	1 m9	1 m11	1 m10

Grupos (implicantes):
- A_1 (m8, m9, m10, m11, m12, m13, m14, m15)
- B_1 (m2, m3, m6, m7, m10, m11, m14, m15)

Expresión mínima (suma de productos):

$$s_1 = A_1 + B_1$$

MAX s_2

$A_1A_0 \setminus B_1B_0$	00	01	11	10
00	0 m0	0 m1	0 m3	0 m2
01	0 m4	0 m5	0 m7	0 m6
11	0 m12	0 m13	0 m15	0 m14
10	0 m8	0 m9	0 m11	0 m10

Todas las celdas valen 0.

Expresión mínima:

$$s_2 = 0$$

4. Resumen de expresiones

Operación	Salida	Suma de productos mínima	Con compuertas XOR
SUMA	s_2	$A_1\,A_0\,B_0 + A_0\,B_1\,B_0 + A_1\,B_1$	$A_1B_1 + A_0B_0(A_1 \oplus B_1)$
SUMA	s_1	$A_1\,\overline{B_1}\,\overline{B_0} + \overline{A_1}\,\overline{A_0}\,B_1 + \overline{A_1}\,A_0\,\overline{B_1}\,B_0 + \overline{A_1}\,B_1\,\overline{B_0} + A_1\,A_0\,B_1\,B_0 + A_1\,\overline{A_0}\,\overline{B_1}$	$A_1 \oplus B_1 \oplus A_0B_0$
SUMA	s_0	$A_0\,\overline{B_0} + \overline{A_0}\,B_0$	$A_0 \oplus B_0$
AND	s_2	0	0
AND	s_1	$A_1\,B_1$	(igual)
AND	s_0	$A_0\,B_0$	(igual)
XOR	s_2	0	0
XOR	s_1	$A_1\,\overline{B_1} + \overline{A_1}\,B_1$	$A_1 \oplus B_1$
XOR	s_0	$A_0\,\overline{B_0} + \overline{A_0}\,B_0$	$A_0 \oplus B_0$
MAX	s_2	0	0
MAX	s_1	$A_1 + B_1$	(igual)
MAX	s_0	$B_1\,B_0 + A_1\,A_0 + \overline{A_1}\,B_0 + A_0\,\overline{B_1}$	(igual)

Notas: el símbolo ⊕ es la compuerta XOR. Una rayita sobre una variable indica negación (NOT). En SUMA, $A_0 \oplus B_0$ es la suma de los bits bajos y A_0B_0 es su acarreo; por eso $s_1 = A_1 \oplus B_1 \oplus$ acarreo, y s_2 es el acarreo final (sumador completo). "(igual)" indica que la suma de productos ya es la forma más simple: AND y MAX no ganan nada con XOR.

Diagramas de compuertas lógicas


Operaciones SUMA, AND, XOR y MAX sobre A = $A_1\ A_0$ y B = $B_1\ B_0$




Salida: $s_2\ s_1\ s_0$ (s_0 es el bit menos significativo). Los cruces de cables sin punto no están conectados; un punto marca una derivación. En SUMA y XOR se usan las formas simplificadas con compuertas XOR. En AND y MAX se usa la suma de productos mínima. Cuando la salida vale siempre 0 se conecta a tierra lógica (0).

Operación: SUMA (A + B)


s_0 = $A_0 \oplus B_0$



s_1 = $A_1 \oplus B_1 \oplus A_0B_0$




s_2 = $A_1B_1 + A_0B_0(A_1 \oplus B_1)$




Operación: AND (bit a bit)


$s_0 = A_0B_0$



$s_1 = A_1B_1$




$s_2 = 0$




Operación: XOR (bit a bit)

$s_0 = A_0 \oplus B_0$



$s_1 = A_1 \oplus B_1$




$s_2 = 0$




Operación: MAX (el mayor de A y B)

$s_0 = A_1A_0 + B_1B_0 + A_0\overline{B_1} + \overline{A_1}B_0$



$s_1 = A_1 + B_1$




$s_2 = 0$



Diagrama general: operaciones y multiplexores

Entradas A = A_1A_0 y B = B_1B_0, selección de operación **Op_1Op_0** y salida $s_2s_1s_0$. Cada bit de salida pasa por un MUX 4:1. Colores: s_0, s_1, s_2. En el MUX de s_2 solo SUMA aporta (las otras operaciones siempre dan 0 en ese bit).



Descripción de la implementación del MUX

Para elegir qué operación llega a la salida usamos multiplexores 4:1, uno por cada bit del resultado (s_0, s_1 y s_2). Como cada circuito integrado 74LS153 trae dos multiplexores, ocupamos dos chips y utilizamos tres de los cuatro MUX disponibles.

Los tres MUX comparten las mismas líneas de selección, S1 y S0, que vienen del segundo DIP switch. Según el valor de S1S0, cada MUX deja pasar una de sus cuatro entradas de datos. Con 00 pasa la suma, con 01 el XOR, con 10 el AND y con 11 el máximo. Las cuatro operaciones se calculan todo el tiempo y en paralelo, y el MUX solo decide cuál de esos resultados sale.

En el MUX de s_2 solo la suma aporta información. El XOR, el AND y el máximo de dos números de 2 bits nunca pasan de 3, así que su bit más significativo siempre vale 0. Por eso las entradas I1, I2 e I3 de ese MUX van conectadas a tierra y solo I0 recibe el acarreo final de la suma.

Descripción de la implementación del Decoder

Para cumplir con el requerimiento de indicar visualmente mediante LEDs qué operación está seleccionada, se implementó un decodificador de 2 a 4 líneas. Las terminales de entrada del decodificador se conectaron en paralelo a las señales de selección S1 y S0 provenientes del DIP switch, las cuales también controlan el MUX. Dado que las salidas de estos decodificadores operan en lógica negativa (activas en bajo), se conectaron los cátodos de cuatro LEDs a los pines de salida correspondientes. Los ánodos de los LEDs se conectaron a la línea de alimentación de 5V a través de resistencias limitadoras de 470 ohms. De esta forma, al seleccionar una operación con S1 y S0, el decodificador envía un cero lógico (GND) a una sola salida, cerrando el circuito y encendiendo exclusivamente el LED de la operación activa, ya sea SUMA, AND, XOR o MAX. Decodificador BCD a 7 Segmentos (74LS48)

Descripción de ENABLE

ENABLE funciona como un interruptor general de la salida. Con ENABLE = 1 el sistema trabaja normal y el display muestra el resultado. Con ENABLE = 0 el display se apaga por completo, sin importar lo que estén calculando las operaciones o los MUX.


Elegimos deshabilitar la salida apagando el display mediante el pin BI (Blanking Input) del decoder 74LS48, que es el pin 4 del chip. Esta entrada trabaja con lógica negativa: con un 1 el display funciona normalmente y con un 0 se apagan todos los segmentos. Así no necesitamos compuertas adicionales, porque aprovechamos una función que el chip ya trae.

ENABLE es una de las posiciones del segundo DIP switch. Un lado del switch va a 5 V y la señal tiene una resistencia pull-down de 1 kΩ a tierra, de modo que la entrada siempre tiene un nivel definido: 5 V con el switch cerrado y 0 V con el switch abierto. Esa señal va directo al pin 4 del 74LS48.

En términos lógicos, cada segmento del display queda como: segmento = ENABLE · (valor que pide el decoder para ese segmento). Si ENABLE vale 0, el segmento se apaga sin importar el número. Si vale 1, el segmento enciende solo cuando el número lo necesita.

Para que el chip se comporte bien, conectamos a 5 V los pines LT (3) y RBI (5), que son activos en bajo y no deben quedar flotando. La entrada D (pin 6) va a tierra, porque el resultado máximo es 6 y solo ocupamos tres bits. Los LEDs de operación no dependen de ENABLE, así que siguen mostrando la operación seleccionada, aunque el display esté apagado.

Esquemático final



Fotografía del montaje.




Tabla de pruebas aleatorias y resultado

#	A	B	S1S0	Operación	ENABLE	Esperado	Observado
1	01	10	00	SUM	1	3	3
2	11	11	00	SUM	1	6	6
3	00	00	00	SUM	1	0	0
4	10	11	01	XOR	1	1	1
5	11	11	01	XOR	1	0	0
6	11	10	10	AND	1	2	2
7	01	10	11	MAX	1	2	2
8	11	00	11	MAX	1	3	3
9	11	11	00	SUM	0	Display apagado	Display apagado
10	01	10	11	MAX	0	Display apagado	Display apagado

Conclusiones, errores y correcciones

Con este proyecto logramos construir una unidad lógica de 2 bits que suma, hace XOR, AND y calcula el máximo de dos números, y que muestra el resultado en un display de 7 segmentos con un LED indicando la operación activa. Lo más útil fue ver cómo una misma estructura (operaciones en paralelo, un MUX que elige y un decoder que muestra) se puede escalar sin cambiar la idea.

Errores que tuvimos a lo largo del desarrollo:

- Fallo en las operaciones al implementar el MUX: Al integrar el multiplexor al circuito, las operaciones aritméticas y lógicas dejaron de reflejar los resultados correctos en la salida. La corrección consistió en verificar y reordenar el cableado, asegurando que las salidas de cada bloque de operación entraran a los canales correctos del MUX y que los selectores correspondieran a la tabla de verdad diseñada.

- Caída de voltaje en los protoboards: Se experimentó una falta de voltaje en el sistema debido a que las líneas de alimentación se puentearon en serie de una tablilla a otra. Esto provocó una caída de tensión progresiva, causando que los circuitos integrados más alejados de la fuente no recibieran los 5V necesarios para operar. Se solucionó cambiando la topología de alimentación a un arreglo en paralelo, llevando líneas directas desde la fuente a cada sección del ensamble.

- Mala conexión de resistencias pull-down y fallo de componentes: Se registraron estados lógicos indefinidos en las entradas porque las resistencias pull-down estaban mal conectadas al DIP switch. Sumado a esto, el DIP switch original era de baja calidad y

presentaba falsos contactos internos. La solución fue reemplazar el interruptor por uno de mejor calidad y reconstruir el arreglo pull-down respetando el diagrama esquemático, asegurando un cero lógico estable.

- Falta de tierra común: Al distribuir la lógica combinacional en distintos protoboards, no se interconectaron todas las líneas negativas, por lo que el sistema carecía de una tierra común. Esto provocó que los circuitos tuvieran distintos niveles de referencia de voltaje y generaran errores de lectura. Se corrigió colocando puentes físicos para unificar todos los nodos de GND del sistema en una sola red.

- Entradas flotantes en compuertas no utilizadas: Se omitió conectar los pines de entrada de las compuertas que quedaban libres dentro de los circuitos integrados. En la tecnología TTL, dejar estos pines al aire ocasionaba que captaran ruido electromagnético del ambiente, provocando oscilaciones, inestabilidad general en el circuito y variaciones en la salida. La corrección se realizó conectando directamente a tierra (GND) todas las entradas sobrantes para forzar un estado lógico definido.

- **Limitaciones del diseño**: El sistema solo trabaja con números sin signo de 2 bits, así que el resultado máximo es 6 y un solo display es suficiente. No tiene resta ni indicador de overflow. ENABLE solo apaga el display; internamente la lógica sigue calculando y los LEDs de operación siguen encendidos. Además, como las entradas se cambian con switches a mano, hay que armar cada caso de prueba manualmente. Una mejora sería sustituir los DIP switches por un registro para poder cargar los datos de forma controlada.

El desarrollo de este proyecto resultó ser un reto bastante complejo y nos demandó mucho más tiempo del que esperábamos. Durante el proceso de armado y diseño, nos encontramos con que desconocíamos muchos detalles técnicos y prácticos sobre el comportamiento de los circuitos integrados y las conexiones físicas. Debido a esto, investigar, leer y aprender conceptos por nuestra cuenta fue una pieza clave para poder avanzar. Sin ese esfuerzo autodidacta, no habríamos logrado identificar el origen de nuestras fallas ni entender cómo integrar correctamente las compuertas, el multiplexor y los decodificadores. A pesar de los constantes contratiempos, tener que resolver estos problemas por nosotros mismos nos permitió comprender realmente cómo se aplica la lógica combinacional en la práctica y lograr un sistema final totalmente funcional.